JP2005517203A - フォトマスクおよびプロトタイプ仕様を用いたその資格づけ方法 - Google Patents

Abstract

フォトマスクおよびプロトタイプの仕様を用いたその資格づけ方法が開示される。その方法は、フォトマスク上のパターン層に形成された多数のダイサイトをプロトタイプの仕様と比較することを含む。もし少なくとも１個のダイサイトがプロトタイプの仕様に適合するなら、そのフォトマスクは半導体製造プロセスにおいて用いるために選択される。

Description

本発明は、一般的にフォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）に関し、特に、フォトマスク（ｐｈｏｔｏｍａｓｋ）およびプロトタイプ仕様（ｐｒｏｔｏｔｙｐｅ ｓｐｅｃｉｆｉｃａｔｉｏｎ）を用いたその資格づけ（ｑｕｌｉｆｉｃａｔｉｏｎ）方法に関する。

半導体部品製造業者がより小型の部品を生産し続けるとともに、それらの部品の組み立てにおいて用いられるフォトマスクに対する要求は厳しくなってきている。レチクルまたはマスクとして知られているフォトマスクは、典型的にはサブストレート上に形成された吸収層（例えばクロム）を備えるサブストレート（例えば、高純度の水晶またはガラス）から構成される。その吸収層は、リソグラフィシステムにおいて、半導体ウエハー上に投影される回路イメージを示すパターンを有する。半導体部品のフィーチャーサイズが小さくなるとともに、フォトマスク上の対応する回路イメージもまたより小さくそしてより複雑化する。その結果、マスクの質は強固で信頼性のある半導体製造プロセスにおいて最も重要な要素となった。

集積回路（ＩＣ）を組み立てる前に、半導体製造業者は、典型的にはプロトタイプのフォトマスクを用いて回路設計をテストする。進歩したデザイン（例えば、典型的には０．１８ミクロンの大きさのフィーチャーサイズ）を有するプロトタイプを製造するコストは、フォトマスクの製造コストが急激に増加するため、フォトマスク製造業者にとって懸念事項となっている。プロトタイプのフォトマスクの製造コストに影響を与える一つの要素は、フォトマスクブランクのレジスト層においてそのＩＣのイメージを転写するのに要するサイクルタイムである。近年、ＩＣの多数のインスタンスが１個のフォトマスクに置かれ、各インスタンスは典型的な製造プロセスに関する生産物仕様の規格を満たさなければならない。例えば、１個のフォトマスクが２０個のダイを有し、１９個のダイしか製造仕様の規格を満たさなければ、フォトマスク全体が拒絶され、フォトマスクデザインを製造するプロセスは最初からスタートする。

プロトタイプのフォトマスクに関する生産量は、フォトマスク上に含まれるＩＣのインスタンスの数を減らすことによって増加する。この例では、フォトマスク上に形成されたＩＣの数を減らすことによって生じたスループットの減少は、生産の改善とマスク製造プロセスにおけるサイクルタイムゲインによって相殺される。しかし、全てのＩＣサイトは生産物仕様の規格を満たさなければならず、少なくとも１つの欠陥のあるＩＣサイトを持つどんなフォトマスクも拒絶される。

本発明の教えるところによれば、プロトタイプのフォトマスクの製造に関する欠点や問題は実質的に減少するか消滅する。典型的な実施例においては、もしパターン層における複数のダイサイトのうち少なくとも１つがプロトタイプの仕様に適合するならば、フォトマスクは半導体製造プロセスにおいて用いられる。

本発明の一例によれば、フォトマスクをプロトタイプの仕様を用いて資格づけする方法は、フォトマスク上のパターン層において形成された複数のダイサイトを比較することを含む。もし少なくとも一つのダイサイトがそのプロトタイプの仕様に適合するなら、そのフォトマスクは半導体製造プロセスにおいて用いるために選択される。

本発明の別の実施例によれば、あるフォトマスクはサブストレートの少なくとも一部において形成されたパターン層を有する。そのパターン層は、１または複数のダイサイトを有する。そのフォトマスクは、もし少なくとも１つのダイサイトがプロトタイプの仕様に適合するなら、半導体製造において用いられる。

本発明の更なる実施例によれば、フォトマスクアセンブリは、薄膜フレームとそれに付着する薄膜フィルムによって形成される薄膜アセンブリを含む。あるフォトマスクは、薄膜フィルムに正対してその薄膜アセンブリに接続される。そのフォトマスクは、サブストレートの少なくとも一部において形成されたパターン層、そしてそのパターン層において形成された少なくとも１つのダイサイトを有する。そのフォトマスクは、もし少なくとも１つのダイサイトがプロトタイプの仕様に適合するなら半導体製造プロセスにおいて用いられる。

本発明のある実施例の重要な技術的利点は、フォトマスク製造プロセスにおける生産量を最適化するプロトタイプの仕様を含む。単一のダイの１または複数のインスタンスは、フォトマスク上に設置され、ダイサイトの重要なフィーチャーがそのプロトタイプの仕様と比較される。もしフォトマスク上の少なくとも１つのダイサイトがプロトタイプの仕様の要求を満たすならば、そのフォトマスクは半導体製造プロセスにおいて用いられ得る。フォトマスクが欠陥のあるダイサイトを持っていたとしても使用のために選択されることから、製造プロセスに関する算出量は改善する。

本発明のある実施例の別の重要な技術的利点は、プロトタイプのフォトマスク上のダイサイトの数を減らすプロトタイプの仕様を含む。そのフォトマスクは、もしフォトマスク上の１つのダイサイトがプロトタイプの仕様中の規格を満たすなら、半導体製造プロセスにおける使用に適合する。従って、そのフォトマスクは、より少ないダイサイトを有し、そのフォトマスクに書かれるパターンはより少なくてすむのでそのフォトマスクの製造に必要な時間を減少させる。

これら技術的利点の全て、いつくかは本発明の様々な実施例において存在し、また、存在しない場合もある。別の技術的利点は下記の図、記述そしてクレームから当業者にとってすぐに明らかになるであろう。

本発明の好適な実施例とその利点は、好適なそして関連する部分を示すのに適宜数字が用いられる図１から図３を参照することによってよく理解される。

フォトマスクはリソグラフィシステムの重要な要素である。なぜならそれはウエハー上の集積回路（ＩＣ）のような複雑なジオメトリを投影するテンプレートとして役立つからである。各ＩＣは複数の設計フィーチャーを有するパターンの組み合わせによって形成される。その設計フィーチャーの寸法が減少するとともに、そのフォトマスク製造に用いられるその製造プロセスの複雑さは増加する。ある場合は、そのフォトマスクはＩＣの複数のインスタンスを有する。従来のプロセスでは、もし１つのインスタンスが生産物仕様の規格を満たさなければ、そのフォトマスクは捨てられ、フォトマスクの製造プロセスは最初から開始される。本発明は、あるフォトマスクを、もしＩＣの１または全てより少ないインスタンスがプロトタイプの仕様中の規格を満たすなら半導体製造プロセスにおいて用いられるようにするプロトタイプ仕様を提供する。

図１は、プロトタイプ仕様に適合するフォトマスクアセンブリ１０の断面を示す。フォトマスクアセンブリ１０は、薄膜アセンブリ１４に接続するフォトマスク１２を備える。サブストレート１６とパターン層１８は、マスクまたはレチクルとして知られるフォトマスク１２を形成する。フォトマスク１２は、様々なサイズと形を有し、丸、長方形、または正方形を含むが、それらに限定されない。フォトマスク１２は、１回限りの原板、５インチのレチクル、６インチのレチクル、９インチのレチクルまたは半導体ウエハー上に回路パターンのイメージを投影するのに用いられる他の任意の適合するサイズのレチクルを含み、また、それらに限定されない任意のフォトマスクタイプである。フォトマスク１２は、さらに、バイナリマスク、位相シフトマスク（ＰＳＭ）、光学的近接効果補正マスク（ＯＰＣ）またはリソグラフィシステムにおいて用いるのに適した他の任意のタイプのマスクである。

フォトマスク１２は、サブストレート１６上に形成され、リソグラフィシステムにおける電磁エネルギーにさらされると半導体ウエハー（図示せず）の表面上にパターンを作成するパターン層１８を有する。サブストレート１６は水晶、人工水晶、融合シリカ、フッ化マグネシウム（ＭｇＦ_２）、フッ化カルシウム（ＣａＦ_２）のような透明な素材、または約１０ナノメートル（ｎｍ）と４５０ナノメートル（ｎｍ）の間の波長の入射光の少なくとも７５％を透過するのに適した他の任意の素材である。別の実施例においては、サブトレート１６は、シリコンのような反射素材または約１０ｎｍと４５０ｎｍの間の波長の入射光の約５０％より多くを反射するのに適した他の任意の素材である。

パターン層１８は、クロム、窒化クロム、金属酸化カーボニトライド（Ｍ−Ｏ―Ｃ−Ｎ）のような金属素材であり、その金属は、クロム、コバルト、鉄、亜鉛、モリブデン、ニオブ、タンタル、チタン、タングステン、アルミニウム、マグネシウム、シリコン、そして、紫外線（ＵＶ）のレンジ、深紫外線（ＤＵＶ）のレンジ、真空紫外線（ＶＵＶ）のレンジそして／または超紫外線のレンジ（ＥＵＶ）の波長を持った電磁エネルギーを吸収するのに適した他の任意の素材から選択される。別の実施例では、パターン層１８は、ＵＶ、ＤＵＶ、ＶＵＶ、そして／またはＥＵＶレンジ中において約１％から３０％の透過率を有するケイ化モリブデン（ＭｏSｉ）のような半透明素材である。別の実施例においては、パターン層１８は任意の数の素材である。その層達は、リソグラフィシステムの照射波長を透過しないか、部分的に透過するか、そして／または透過する。フレーム２０と薄膜フィルム２２は、薄膜アセンブリ１４を形成する。

フレーム２０はステンレススチール、プラスチック、そしてリソグラフィシステムにおける電磁エネルギーにさらされたときに減成または脱ガスしない他の適合素材によって形成され得るが、典型的には陽極酸化処理されたアルミニウムによって形成される。薄膜フィルム２２は、イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー製のＴＥＦＲＯＮ（登録商標）または旭硝子製のＣＹＴＯＰ（登録商標）のようなニトロセルロース、セルロースアセテート、アモルファスフルオロポリマーといった素材によって形成される薄膜フィルムまたはＵＶ、ＤＵＶ、ＥＵＶ、そして／またはＶＵＶのレンジの波長を実質的に透過するのに適した他のフィルムである。薄膜フィルム２２は、スピンキャスティングのような従来技術によって提供される。

薄膜フィルム２２は、フォトマスク１２を、汚染物質をフォトマスク１２から決められた距離だけ離しておくことによって、ほこり分子のような汚染物質から保護する。これは、リソグラフィシステムにおいて特に重要である。リソグラフィプロセスの間、フォトマスクアセンブリ１０は、リソグラフィシステム内のエネルギー源によって生成された電磁エネルギーにさらされている。その電磁エネルギーは、マーキュリーアークランプのＩラインとＧラインの間の波長のような様々な波長の光またはＤＵＶ、ＶＵＶまたはＥＵＶ光を含む。オペレーションにおいては、薄膜フィルム２２は、その電磁エネルギーの多くのパーセンテージが透過するように設計される。薄膜フィルム２２上に集められた汚染物質は、処理されているウエハーの表面で分散され、そのため、ウエハー上の感光イメージはクリアーになる。本発明の教えるところに従って形成される薄膜フィルム２２は、あらゆるタイプの電磁エネルギーとともに用いられ、それらは、この出願において記述されるような波長に限定されない。

フォトマスク１２は、標準的なリソグラフィプロセスを用いて、フォトマスクブランクから形成される。リソグラフィプロセスにおいては、パターン層１８用のデータを含むマスクパターンファイルがマスクレイアウトファイルから生成される。マスクレイアウトファイルは、集積回路用のトランジスタと電気回路を表すポリゴンを含む。マスクレイアウトファイル中のポリゴンは、さらに、半導体ウエハー上に組み立てられた時の集積回路の様々な層を表す。例えば、トランジスタは融解層とポリシリコン層によって半導体ウエハー上に形成される。従って、マスクレイアウトファイルは、融解層上に描かれた１または複数のポリゴンとポリシリコン層上に描かれた１または複数のポリゴンを含む。各層に対するポリゴンは、集積回路の１つの層を示すマスクパターンファイルに変換される。各マスクパターンファイルは、特定の層用のフォトマスクを生成するのに用いられる。

望ましいパターンは、レーザの、電磁ビームの、またはＸ線のリソグラフィシステムを用いて、フォトマスクブランクのレジスト層に投影される。１つの実施例においては、レーザリソグラフィシステムは、約３６４ナノメートル（ｎｍ）の波長を持つ光を照射するアルゴンイオンレーザを用いる。別の実施例においては、レーザリソグラフィシステムは、約１５０ｎｍから約３００ｎｍの波長の光を放射するレーザを用いる。フォトマスク１２は、パターンを作るためにレジスト層の感光領域を現像し、レジストによって覆われていないパターン層１８の部分をエッチングし、未現像のレジストを取り除いてサブストレート１６上にパターン層１８を生成することによって組み立てられる。

一旦パターン層１８がサブストレート１６上に形成されると、フォトマスク１２上の様々な重要なフィーチャーが仕様中の企画と比較される。その仕様は、半導体製造プロセスに関する設計ルールに対応する規格を有する。例えば、その仕様は、特定の半導体製造プロセスにおいて用いられる設計ルールに対する計測量、その設計ルールに対するレジストレーション許容量、ＩＣ中の部品にダメージを与えるフォトマスク上の欠陥サイズ、または半導体製造プロセスの重要な面を表すのに適した他の任意の規格を含む。１つの実施例においては、ダイサイトとしても知られる回路イメージの多様なインスタンスがパターン層１８において形成される。フォトマスク上のダイサイトは、半導体ウエハー上にＩＣを形成するのに用いられる特定の層（例えば、融解層、ポリシリコン層または金属層）中のフィーチャーを表す。従来の製造プロセスにおいては、回路イメージの各インスタンスが生産物仕様の規格を満たさねばならなかった。そのため、もしインスタンスの１つが生産物仕様における１または複数の規格に適合しなければ、フォトマスク全体が欠陥となり、捨てられる。

しかし、あるプロトタイプの仕様は、ダイサイトのある数（１と全ての間）のインスタンスがプロトタイプの仕様の規格を満たすことだけを要求する。上述した生産物仕様と同様に、プロトタイプの仕様は重要な計測量、レジストレーション許容量そして欠陥サイズに対する規格を含む。プロトタイプの仕様を満たさなければならないインスタンスの数は、フォトマスクの製造業者または半導体の製造業者のいずれかによって決定される。ダイサイトの全てより少ない数のインスタンスがプロトタイプの仕様中の規格を満たすなら半導体製造プロセスにおいてフォトマスクを使用することを許容することによって、フォトマスク１２の生産量とサイクルタイムは増加する。さらに、フォトマスク１２の製造コストは、フォトマスク製造プロセスにおいて拒絶されるフォトマスクの数が減るため、減少する。

図２は、パターン層１８中に形成されたダイ２６の配列を有するフォトマスク１２の外観を示す。フレーム２９はその配列を囲み、スクライブ線２８はダイ２６を分割する。フォトマスク１２は、１または複数のマスクパターンファイルを処理し、生成することによって組み立てられる。１つの実施例においては、フレーム２９そしてダイ２６におけるパターンはマスクパターンファイル中に含められる。別の実施例においては、フォトマスク１２に対するマスクパターンファイルは、ダイ２６を含む部品パターンファイルとスクライブ線２８とフレーム２９を含むフレームパターンファイルとに分割される。

示された実施例では、フォトマスク１２のマスク領域は、３列４行のダイ２６のアレイを含む。別の実施例では、フォトマスク１２はプロトタイプの仕様によって特定される任意の適合する数の行と列を含む。フォトマスク１２のマスク領域は、リソグラフィシステムによってウエハーの表面に現像されるフォトマスク１２の領域である。任意の与えられたフォトマスクに対するマスク領域内にフィットするダイ２６の数は、ダイ２６の大きさによる。別の実施例においては、フォトマスク１２はそのマスク領域の部分を覆うのに適した任意の数の列と行のダイ２６を有する。ダイ２６は、マイクロプロセッサ、マイクロコントローラー、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、スタティックランダムアクセスメモリー（ＳＲＡＭ）またはダイナミックランダムアクセスメモリのようなメモリチップ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）またはフォトマスク１２上に配列された他の任意の部品である。１つの実施例においては、ダイ２６の各インスタンスは実質的に同一のフィーチャーを有する。別の実施例においては、その配列は１または複数の様々なタイプの集積回路を含む。

従来の生産物仕様がフォトマスクを特徴付けるのに用いられる場合、集積回路の各々のそして全てのインスタンスがそれぞれ生産物仕様中の規格を満たさなければならない。そのため、もし回路イメージの１つのインスタンスが生産物仕様中の規格を満たさなければ、そのフォトマスクは捨てられ、フォトマスク製造プロセスは最初から開始される。対象的に、もしプロトタイプの仕様がフォトマスク１２を特徴付けるのに用いられるならば、ダイ２６の１または複数のインスタンスがプロトタイプの仕様の規格を満たさなくても、フォトマスク１２は半導体製造プロセスにおいて用いられる。例えば、図２に示すように、フォトマスク１２は３掛ける４のダイ２６の配列を含む。もしそのプロトタイプの仕様がフォトマスク製造プロセスにおいて用いられるなら、１２個のダイ２６のインスタンスのうち１個はプロトタイプの仕様中の規格を満たさないかもしれない。別の実施例においては、１１個のダイ２６がプロトタイプの仕様中の規格を満たさないかもしれない。更なる実施例においては、少なくとも１個のしかし１２個より少ないダイ２６のインスタンスがプロトタイプの仕様中の規格を満たすかもしれない。上記実施例においては、半導体製造業者そして／またはフォトマスク製造業者は、フォトマスク１２が特定の半導体製造プロセスにおいて用いられるように、そのプロトタイプの仕様中の規格を満たさなければならないダイ２６の数を決めるであろう。

図３は、フォトマスク１２をプロトタイプの仕様に基づいて製造する方法のフローチャートを示す。一般的に、ダイの配列を含むフォトマスクは、従来の製造プロセスを用いて組み立てられる。そして、それぞれのダイのある特徴がプロトタイプの仕様中の規格と比較される。もしフォトマスク上の１または複数のダイがプロトタイプの仕様中の規格に適合するなら、そのフォトマスクは半導体製造業者によって半導体ウエハー上に回路イメージを投影するのに用いられる。

ステップ４０において、フォトマスク１２は従来のフォトマスク製造プロセスを用いて組み立てられる。そのフォトマスク製造プロセスは、回路設計ファイルからマスクパターンファイルを生成し、マスクパターンファイルからの回路フィーチャーをフォトマスクブランクのレジスト層に投影し、吸収層の一部を取るためにレジスト層の感光領域を現像し、レジストによって覆われていない吸収層の部分をエッチングしてパターン層１８を形成し、残ったレジスト層を取り除く。１つの実施例では、フォトマスク１２は位相シフトマスク、ＯＰＣマスクまたはウエハー上に半導体部品の重要な層を形成するために用いるのに適した任意の改良設計フォトマスクである。その重要な層は、フォトマスク上において位相シフトや光学的近接効果補正フィーチャーといった改良設計を必要とするフィーチャーの寸法を有する半導体部品の任意の層である。

ステップ４２において、フォトマスク１２に関する１または複数の特徴が、検査システムそして／または度量衡システムを用いることによって決定される。１つの実施例においては、フォトマスク１２は、ダイ２６の多数のインスタンスを有する。その検査システムそして／または度量衡システムは、ダイ２６の各インスタンスの特徴を取得する。例えば、度量衡システムはフォトマスク１２上に形成されたフィーチャーの重要な寸法を計測し、そして／または、フォトマスク１２に関するオーバーレイとして知られるレジストレーションを決定するのに用いられる。検査システムは、フォトマスク１２上の任意の欠陥のサイズを探知して、計測するのに用いられる。

半導体製造プロセスに対するプロトタイプの仕様がステップ４４において生成される。プロトタイプの仕様は、半導体製造プロセスに対する最小の、そして／または最大の規格を含む。１つの実施例においては、プロトタイプの仕様は、半導体製造プロセスに関する設計ルール、その設計ルールに対するレジストレーション許容量そして設計ルールにとって許容範囲内の欠陥サイズと欠陥の量に関係する重要な寸法を含む。プロトタイプの仕様はフォトマスク製造プロセスにおける任意のポイントにおいて生成される。

ステップ４６において、ダイ２６の各インスタンスに対して取得された特徴がプロトタイプの仕様中の規格と比較され、フォトマスク１２が半導体製造プロセスにおいて用いられるかが決定される。１つの実施例においては、フォトマスク１２は、ダイ２６の少なくとも１つのインスタンスが半導体部品の製造に適合すると判明したなら、そのプロトタイプの仕様中の規格を満たす。別の実施例においては、フォトマスク１２は、もしダイ２６の１つのインスタンスだけが半導体装置の製造に不適合であると判明したなら、そのプロトタイプの仕様中の規格を満たす。さらなる実施例においては、フォトマスク１２は、もしダイ２６の１個から全てより少ないインスタンスが半導体部品の製造に適合するなら、そのプロトタイプの仕様中の規格を満たす。

もしフォトマスク１２がプロトタイプの仕様中の規格を満たすなら、ステップ４８において、フォトマスク１２はリソグラフィシステム中で用いられてパターン層１８からのイメージを半導体ウエハー上に投影する。フォトマスク１２が欠陥またはプロトタイプの仕様を満たさない特徴を持っていて半導体装置の製造に用いることができないダイ２６の１または複数のインスタンスを含むことから、その半導体製造業者はリソグラフィシステムのブレーディングプロセスを用いて欠陥のあるダイを取り除く。例えば、ステッパーリソグラフィシステムにおいては、そのシステムは、フォトマスク１２からのイメージを半導体ウエハー上に転写することによって、そのパターンを半導体ウエハー上のレジスト層に投影し、ウエハーの表面がフォトマスク１２からのイメージで覆われるまでそのプロセスを繰り返す。いくつかのリソグラフィシステムおいては、フォトマスクからのイメージの一部しかウエハーの表面上に投影されない。フォトマスク１２からのイメージの一部のみを転写することにより、ダイ２６の１または複数の欠陥のあるインスタンスは取り除かれ、そしてウエハー上に転写されない。別の実施例においては、ダイ２６の全てのインスタンスが、１つのインスタンスに欠陥があるにも関わらずウエハーの表面上に転写され、半導体製造業者はその欠陥のある部品を廃棄することができる。

フォトマスク１２がプロトタイプの仕様中の規格を満たさなければ、ステップ５０において、フォトマスク１２は廃棄される。そして、フォトマスク製造プロセスは、ステップ４０に戻って、同一の設計に基づいて新たなフォトマスクを製造し始める。フォトマスク１２は、半導体部品の製造に適合するダイ２６の数が必要とされる量より少ないなら、プロトタイプの仕様中の規格を満たさない。

本発明が特定の好適実施例に関して記述されてきたが、様々な変更と修正が当業者に示され、本発明は、添付するクレームの範囲を逸脱することなくそのような変更と修正を包含する。

本発明の実施例とその利点は、同様の参照番号が同様の特徴を示す添付図面に関する下記の説明を参照することにより、より完全に理解される。
本発明の教えに従ったプロトタイプの仕様に基づいて製造されたフォトマスクアセンブリの断面図を示す。 本発明の教えに従ったダイアレイを有するフォトマスクの外観図を示す。 フォトマスクをプロトタイプの仕様を用いて資格づけする方法のフローチャートを示す図である。

Claims (22)

1. プロトタイプ仕様を用いてフォトマスクを資格づけする方法であって、
   フォトマスクのパターン層に形成された多数のダイサイトを半導体製造プロセスに関するプロトタイプの仕様と比較し、
   もし少なくとも１つのダイサイトがそのプロトタイプの仕様に適合するなら、そのフォトマスクを半導体製造プロセスにおいて用いるために選択する
   ことを特徴とするプロトタイプ仕様を用いてフォトマスクを資格づけする方法。
2. 請求項１に記載の方法において、さらに、
   そのプロトタイプの仕様は、半導体製造プロセスに関する少なくとも１つの設計ルールを含む
   ことを特徴とするプロトタイプ仕様を用いてフォトマスクを資格づけする方法。
3. 請求項２に記載の方法において、
   その設計ルールは重要なフィーチャーの寸法から構成される
   ことを特徴とするプロトタイプ仕様を用いてフォトマスクを資格づけする方法。
4. 請求項２に記載の方法において、
   その設計ルールはフォトマスクに関するレジストレーション許容量から構成される
   ことを特徴とするプロトタイプ仕様を用いてフォトマスクを資格づけする方法。
5. 請求項２に記載の方法において、
   その設計ルールは欠陥サイズから構成される
   ことを特徴とするプロトタイプ仕様を用いてフォトマスクを資格づけする方法。
6. 請求項１に記載の方法において、さらに、
   そのフォトマスクは、リソグラフィシステムにおいて、重要な層のイメージをウエハー上に投影する
   ことを特徴とするプロトタイプ仕様を用いてフォトマスクを資格づけする方法。
7. 請求項１に記載の方法において、さらに、
   位相シフトフィーチャー、光学的近接効果補正（ＯＰＣ）フィーチャーからなるグループから選択された１または複数のフィーチャーを持つ重要な層を有する
   ことを特徴とするプロトタイプ仕様を用いてフォトマスクを資格づけする方法。
8. 請求項１に記載の方法において、さらに、
   全てより少ないダイサイトがプロトタイプの仕様に適合する場合に、そのフォトマスクを半導体製造プロセスにおいて用いる
   ことを特徴とするプロトタイプ仕様を用いてフォトマスクを資格づけする方法。
9. フォトマスクであって、
   サブストレートの少なくとも一部の上に形成されたパターン層と、
   そのパターン層において形成された１または複数のダイサイトとを備え、
   そのフォトマスクは、もし少なくとも１つのダイサイトがプロトタイプの仕様に適合するなら、半導体製造プロセスにおいて用いられ得る
   ことを特徴とするフォトマスク。
10. 請求項９に記載のフォトマスクにおいて、さらに、
    そのプロトタイプの仕様は、半導体製造プロセスに関する少なくとも１つの設計ルールを含む
    ことを特徴とするフォトマスク。
11. 請求項１０に記載のフォトマスクにおいて、
    その設計ルールは重要なフィーチャーの寸法から構成される
    ことを特徴とするフォトマスク。
12. 請求項１０に記載のフォトマスクにおいて、
    その設計ルールはフォトマスクに関するレジストレーション許容量から構成される
    ことを特徴とするフォトマスク。
13. 請求項１０に記載のフォトマスクにおいて、
    その設計ルールは欠陥サイズから構成される
    ことを特徴とするフォトマスク。
14. 請求項９に記載のフォトマスクにおいて、
    １または複数の重要なフィーチャーを有するパターン層から構成される
    ことを特徴とするフォトマスク。
15. 請求項１３に記載のフォトマスクにおいて、
    その重要なフィーチャーは、位相シフトフィーチャー、光学的近接効果補正フィーチャーから構成される
    ことを特徴とするフォトマスク。
16. フォトマスクアセンブリであって、
    薄膜フレームとそれに接続する薄膜フィルムによって一部が決定される薄膜アセンブリと、
    その薄膜フィルムに正対し、薄膜アセンブリに接続するフォトマスクから構成され、
    そのフォトマスクは、
    サブストレートの少なくとも一部の上に形成されたパターン層と、
    そのパターン層において形成された少なくとも１つのダイサイトとを備え、
    そのフォトマスクは、もし少なくとも１つのダイサイトがプロトタイプの仕様に適合するなら、半導体製造プロセスにおいて用いられ得る
    ことを特徴とするフォトマスクアセンブリ。
17. 請求項１５に記載のフォトマスクアセンブリにおいて、さらに、
    そのプロトタイプの仕様は、半導体製造プロセスに関する少なくとも１つの設計ルールを含む
    ことを特徴とするフォトマスクアセンブリ。
18. 請求項１６に記載のフォトマスクアセンブリにおいて、
    その設計ルールは重要なフィーチャーの寸法から構成される
    ことを特徴とするフォトマスクアセンブリ。
19. 請求項１６に記載のフォトマスクアセンブリにおいて、
    その設計ルールはフォトマスクに関するレジストレーション許容量から構成される
    ことを特徴とするフォトマスクアセンブリ。
20. 請求項１６に記載のフォトマスクアセンブリにおいて、
    その設計ルールは欠陥サイズから構成される
    ことを特徴とするフォトマスクアセンブリ。
21. 請求項１５に記載のフォトマスクアセンブリにおいて、さらに、
    そのパターン層は１または複数の重要なフィーチャーを有する
    ことを特徴とするフォトマスクアセンブリ。
22. 請求項２０に記載のフォトマスクアセンブリにおいて、
    その重要なフィーチャーは、位相シフトフィーチャー、光学的近接効果補正フィーチャーから構成される
    ことを特徴とするフォトマスクアセンブリ。

Images