JP2005507597A

JP2005507597A - 平衡相互コンダクタおよび電子機器

Info

Publication number: JP2005507597A
Application number: JP2003541134A
Authority: JP
Inventors: ジョン、ビー．ヒューズ
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2001-10-27
Filing date: 2002-09-20
Publication date: 2005-03-17
Anticipated expiration: 2022-09-20
Also published as: US6680627B2; WO2003038994A1; CN1575543A; US20030080786A1; GB0125827D0; JP4157922B2; EP1442519A1

Abstract

一対の電圧入力および一対の電流出力を有する平衡相互コンダクタは、一対のシングルエンド相互コンダクタと相殺回路とを備え、そのシングルエンド相互コンダクタは、それぞれの信号経路に１つ配置される。相殺回路は、電圧入力に印加された同相モード電圧を、シングルエンド相互コンダクタへの入力において相殺し、その結果として、同相モード出力電流が、発生することがない。相殺回路は、フルサイズシングルエンド相互コンダクタが供給する電流の１／２を引き込むハーフサイズシングルエンド相互コンダクタを４つ備えてもよい。

Description

【技術分野】
【０００１】
本発明は、能動電子フィルタに使用するのに適した平衡相互コンダクタおよび平衡相互コンダクタを備えた電子機器に関する。
【背景技術】
【０００２】
無線通信の分野においては、最大限に集積化された高い感度を有する無線トランシーバを達成するための好ましい無線受信機アーキテクチャは、低ＩＦ（中間周波数）多相受信機アーキテクチャである。この多相アーキテクチャを良好に実現できるかどうかの重要な鍵は、チャンネルフィルタを集積化する能力である。回路の集積度を増大させるために、また、消費電力を減少させるために、アナログ信号およびディジタル信号が混在する集積回路（ＩＣ）によって無線トランシーバを実現し、かつ、信号が混在するそのようなＩＣを低電圧ディジタルＣＭＯＳプロセスにおいて、実現することが望ましい。
【０００３】
集積化されたチャンネルフィルタを実現するのに使用することのできる１つの部品は、相互コンダクタである。相互コンダクタは、多くの種類の電子回路にとって重要な部品である。それらの相互コンダクタは、相互コンダクタ−コンデンサ（Ｇｍ−Ｃ）級の能動フィルタを基本的に構成するものであり、また、それらの相互コンダクタは、付加的なスイッチとともに、標本化フィルタのための電流切換メモリを形成する。理想的には、それらの相互コンダクタは、入力電圧を出力電流に線形に変換し、入力ポートおよび出力ポートの両方は、無限に大きなインピーダンスを有する。
【０００４】
したがって、高い性能を有し、かつ、低電圧ディジタルＣＭＯＳプロセスにおいて実現することのできる相互コンダクタ回路を考案することが望ましい。
【０００５】
図１（概略回路図）および図２（概略ブロック図）に示されるシングルエンド相互コンダクタセルは、一対のＰＭＯＳ／ＮＭＯＳトランジスタを使用する。ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタが、等しい相互コンダクタンスｇ_ｍを有するような特性である場合、このシングルエンドセルの総合相互コンダクタンスは、−Ｇ＝−２．ｇ_ｍとなる。さらに、それらのトランジスタが、等しいしきい値を有し、かつ、一対の電圧供給レールＶ_ｓｓおよびＶ_ｄｄａを使用する場合、簡略化のため、Ｖ_ｓｓ＝０であり、かつ、中間レール電圧として入力電圧Ｖ_ｄｄａ／２をバイアスすると仮定すれば、等しいドレイン電流Ｊが、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの両方に発生し、出力電流ｉ_ｏｕｔは、ゼロとなる。入力電圧が、ｖ_ｉｎだけ変化すれば、両方のトランジスタのドレイン電流は、不平衡となり、その変化に対して線形な電流ｉ_ｏｕｔ＝−Ｇ．ｖ_ｉｎが、出力に流れる。相互コンダクタは、ＡＢ級において動作し、かつ、出力電流ｉ_ｏｕｔが４．Ｊに達するまでは、クリッピングが発生しないので、相互コンダクタは、きわめて効率的なものである。
【０００６】
平衡入力電圧を平衡出力電流に変換する平衡相互コンダクタが、図３（概略回路図）および図４（概略ブロック図）に示される。これは、図１および図２に示されるシングルエンド相互コンダクタセルを２つ備え、一方は、正の信号電圧を変換し、他方は、負の信号電圧を変換し、差動相互コンダクタンスＧ_ｄ＝Ｇ／２を実現する。能動フィルタにおいては、信号の反転は、頻繁に必要とされ、信号対をただ単に交差することによって実現することができる。残念ながら、この単純な平衡相互コンダクタを、能動フィルタに存在するような帰還回路において使用すれば、その回路は、不安定なものになる。帰還回路とともに使用したものが、図５に示され、それと等価なものが、図６に示され、反転シングルエンド相互コンダクタおよび非反転シングルエンド相互コンダクタを備えた負帰還ループ（図５）は、すべて、反転シングルエンド相互コンダクタによって実現され（図６）、配線による交差が、付加的な反転を提供する。この構成においては、４つの反転シングルエンド相互コンダクタは、正帰還ループを形成し、実際には、回路は、ディジタルラッチのように動作し、入力および出力は、供給レールのどちらか一方へ切り換わる。
【０００７】
図７に示されるように、不安定の問題は、「ＬｉｎｅａｒＣＭＯＳｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅｅｌｅｍｅｎｔｆｏｒＶＨＦｆｉｌｔｅｒｓ（ＶＨＦフィルタのための線形ＣＭＯＳ相互コンダクタンス素子）」，Ｂ．ＮａｕｔａａｎｄＥ．Ｓｅｅｖｉｎｃｋ，ＥｌｅｃｔｒｏｎｉｃｓＬｅｔｔｅｒ，３０ｔｈＭａｒｃｈ１９８９，Ｖｏｌ．２５，Ｎｏ．７に記載されるように構成されたさらに４つのシングルエンド相互コンダクタを有する同相帰還回路を使用することによって、解決することができる。ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタが、全く同じパラメータを有すると仮定すると、ゼロ出力電流を生成する同相モード入力電圧は、ｖ_ｉｎ ^＋＝ｖ_ｉｎ ⁻＝Ｖ_ｄｄａ／２となる。純粋な差動入力信号ｖ_ｄｍ、すなわち、ｖ_ｉｎ ^＋＝Ｖ_ｄｄａ／２＋ｖ_ｄｍ／２およびｖ_ｉｎ ⁻＝Ｖ_ｄｄａ／２−ｖ_ｄｍ／２の場合、同相帰還回路は、相殺する電流を生成し、２つの入力間にある回路は、無限に大きなインピーダンスを提供する。純粋な同相入力信号電圧ｖ_ｃｍ、すなわち、ｖ_ｉｎ ^＋＝ｖ_ｉｎ ⁻＝Ｖ_ｄｄａ／２＋ｖ_ｃｍの場合、同相帰還回路は、加算する電流を生成し、回路は、出力において抵抗性負荷を提供する。概略差動モード等価ブロック図および概略同相モード等価ブロック図が、それぞれ、図８および図９に示される。
【０００８】
図７に示される平衡相互コンダクタを２つ含む帰還ループは、安定なものである。なぜなら、ループ利得が、０．２５であると仮定すれば、さらなるシングルエンド相互コンダクタのそれぞれの同相モード電圧利得は、０．５となるからである。しかしながら、この図７に示される平衡相互コンダクタおよび図３に示される単純な平衡相互コンダクタの両方を含むループは、不安定なものである。図７に示される平衡相互コンダクタだけから構成されたフィルタは、図３に示される単純な平衡相互コンダクタから構成されたフィルタ（不安定ではあるが）の３倍の電力を消費し、このことは、大きな不利益である。さらに、図７の平衡相互コンダクタは、ほんの０．５（６ｄＢ）の同相モード信号除去比しか有していない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、改善された平衡相互コンダクタおよび平衡相互コンダクタを備えた電子機器を提供することである。
【課題を解決するための手段】
【００１０】
本発明の第１の観点によれば、第１の入力端子と第１の出力端子との間にある第１の信号経路と、第２の入力端子と第２の出力端子との間にある第２の信号経路と、第１および第２の信号経路に結合された相殺回路とを備えた平衡相互コンダクタであって、第１の信号経路が、第１のシングルエンド相互コンダクタ手段を備え、第２の信号経路が、第２のシングルエンド相互コンダクタ手段を備え、相殺回路が、第１および第２の入力端子に印加された同相モード電圧を、第１および第２のシングルエンド相互コンダクタ手段の入力ポートにおいて相殺するように構成された、平衡相互コンダクタが提供される。
同相モード電圧を相殺することによって、本発明による２つの平衡相互コンダクタを用いて構成された帰還ループにおいて、あるいは、１つのそのような平衡相互コンダクタと一対のシングルエンド相互コンダクタとを用いて構成された帰還ループにおいてさえも、改善された同相除去比が、得られ、改善された安定性が、得られる。
【００１１】
好ましくは、相殺回路は、半値幅トランジスタを使用しかつ第１および第２のシングルエンド相互コンダクタ手段へ供給される電流の１／２を引き込むハーフサイズシングルエンド相互コンダクタ手段を備え、それによって、消費電力の減少に寄与する。あるいは、その他のサイズのトランジスタが、使用されてもよい。小さなトランジスタは、小さな電流を引き込む。
【００１２】
本発明の第２の態様によれば、本発明の第１の態様に基づいた平衡相互コンダクタを備えた電子機器が、提供される。
【発明を実施するための最良の形態】
【００１３】
以下、添付の図面を参照して、例としての本発明を説明する。
【００１４】
図１０を参照すると、第１の入力１０および第２の入力１５と、第１の出力２０および第２の出力２５と、第１の主シングルエンド相互コンダクタ３０および第２の主シングルエンド相互コンダクタ３５とを有する平衡相互コンダクタ１００が、示され、第１の主シングルエンド相互コンダクタ３０および第２の主シングルエンド相互コンダクタ３５のそれぞれは、相互コンダクタンス−Ｇを有しかつ第１の出力２０および第２の出力２５のそれぞれに電流を供給するように結合される。平衡相互コンダクタ１００の第１の入力１０および第２の入力１５と、第１の主シングルエンド相互コンダクタ３０および第２の主シングルエンド相互コンダクタ３５の入力４０および入力４５との間に結合された同相モード帰還相殺回路２００が、存在する。
【００１５】
相殺回路２００は、平衡相互コンダクタ１００の第１の入力１０と第１の主シングルエンド相互コンダクタ３０の入力４０との間に結合された値Ｒを有する第１の抵抗５０、および、平衡相互コンダクタ１００の第２の入力１５と第２の主シングルエンド相互コンダクタ３５の入力４５との間に結合された値Ｒを有する第２の抵抗５５を備える。さらに、相殺回路２００は、それぞれが相互コンダクタンス−Ｇ／２を有する４つのハーフサイズシングルエンド相互コンダクタ６０、６１、６２、６３を備える。ハーフサイズシングルエンド相互コンダクタ６０、６１、６２、６３は、半値幅トランジスタを使用し、主シングルエンド相互コンダクタ３０、３５へ供給される電流の１／２を引き込む。
【００１６】
第１のハーフサイズ相互コンダクタ６０の入力は、平衡相互コンダクタ１００の第１の入力１０に結合され、第１のハーフサイズ相互コンダクタ６０の出力は、第２の主シングルエンド相互コンダクタ３５の入力４５に結合される。第２のハーフサイズ相互コンダクタ６１の入力は、平衡相互コンダクタ１００の第１の入力１０に結合され、第２のハーフサイズ相互コンダクタ６１の出力は、第１の主シングルエンド相互コンダクタ３０の入力４０に結合される。第３のハーフサイズ相互コンダクタ６２の入力は、平衡相互コンダクタ１００の第２の入力１５に結合され、第３のハーフサイズ相互コンダクタ６２の出力は、第１の主シングルエンド相互コンダクタ３０の入力４０に結合される。第４のハーフサイズ相互コンダクタ６３の入力は、平衡相互コンダクタ１００の第２の入力１５に結合され、第４のハーフサイズ相互コンダクタ６３の出力は、第２の主シングルエンド相互コンダクタ３５の入力４５に結合される。
【００１７】
第１および第２の抵抗５０および５５の値Ｒと相互コンダクタンス−Ｇとは、式Ｒ＝１／Ｇの関係を有する。一般的な場合、相殺回路２００の相互コンダクタンス値は、−Ｇ'／２と表現されてもよく、Ｒの値は、Ｒ＝１／Ｇ'によって与えられる。
【００１８】
平衡相互コンダクタ１００の動作は、以下のようになる。まず最初に、入力信号電圧が、ｖ_ｉｎ ^＋＝ｖ_ｉｎ ⁻＝Ｖ_ｄｄａ／２である無信号時状態における平衡相互コンダクタ１００を考える。ハーフサイズ相互コンダクタ６０、６１、６２、６３の同相帰還ＭＯＳトランジスタのそれぞれに流れる電流は、Ｊ／２であり、帰還電流は、ｉ_ｆ ^＋＝ｉ_ｆ ⁻＝０となる。第１および第２の抵抗５０および５５には、電流が、流れないので、第１および第２の主シングルエンド相互コンダクタ３０および３５の入力４０および４５に印加される電圧もまたＶ_ｄｄａ／２であり、平衡相互コンダクタ１００の出力２０および２５における電流は、ゼロである。
【００１９】
次に、純粋な差動入力信号電圧ｖ_ｄｍ、すなわち、入力電圧が、ｖ_ｉｎ ^＋＝Ｖ_ｄｄａ／２＋ｖ_ｄｍ／２およびｖ_ｉｎ ⁻＝Ｖ_ｄｄａ／２−ｖ_ｄｍ／２である場合の平衡相互コンダクタ１００を考える。ハーフサイズ相互コンダクタ６０および６１は、ハーフサイズ相互コンダクタ６２および６３によって生成される電流に等しくかつ極性が反対の電流を生成するので、この場合もまた、帰還電流は、ｉ_ｆ ^＋＝ｉ_ｆ ⁻＝０となる。第１および第２の抵抗５０および５５は、電圧降下を発生させることはなく、その結果、入力電圧ｖ_ｉｎ ^＋およびｖ_ｉｎ ⁻が、それぞれ、第１および第２の主シングルエンド相互コンダクタ３０および３５の入力４０および４５に直接に印加され、電流ｖ_ｄｍ．Ｇ／２が、平衡相互コンダクタの出力２０および２５に流れる。
【００２０】
ここで、純粋な同相モード入力信号電圧ｖ_ｃｍ、すなわち、入力電圧が、ｖ_ｉｎ ^＋＝ｖ_ｉｎ ⁻＝Ｖ_ｄｄａ／２＋ｖ_ｃｍである場合の平衡相互コンダクタ１００を考える。ここで、帰還電流は、ｉ_ｆ ^＋＝ｉ_ｆ ⁻＝ｖ_ｃｍ．Ｇとなり、この電流は、第１および第２の抵抗５０および５５において電圧降下ｖ_ｃｍを発生させ、ｖ_ｉｎ ^＋およびｖ_ｉｎ ⁻からこの電圧降下ｖ_ｃｍ分だけ減少し、その結果、第１および第２の主相互コンダクタ３０および３５の入力４０および４５における電圧は、Ｖ_ｄｄａ／２となり、かつ、平衡相互コンダクタ１００の出力２０および２５における電流は、ゼロとなる。
【００２１】
平衡相互コンダクタ１００の差動モード等価回路および同相モード等価回路が、それぞれ、図１１および図１２に示される。同相入力信号にとって、主相互コンダクタ３０および３５の入力４０および４５は、仮想的に短絡しており、このことが、２つの平衡相互コンダクタ１００から構成された帰還ループを安定させ、あるいは、１つの平衡相互コンダクタ１００と一対のシングルエンド相互コンダクタとから構成された帰還ループさえも安定させる。
【００２２】
抵抗Ｒと相互コンダクタンス−Ｇとの間の要求される関係式Ｒ＝１／Ｇを得るためのバイアス制御回路が、図１３に示され、この図において、平衡相互コンダクタ１００に供給されるバイアス電流が、制御され、強制的にＧ＝１／Ｒにされる。図１３を参照すると、トランジスタＰ１、Ｐ２、Ｎ１、Ｎ２（Ｐ１は、Ｐ２の４倍の幅を有する）からなるループは、Ｐ２の相互コンダクタンスが１／２Ｒとなるように、そのループに流れる電流を設定する。この電流は、Ｐ_３を介して鏡映され、ダイオード接続トランジスタＰおよびＮに流れる電流の鏡映であるＮ_３からの電流に加算される。Ｎ_３に流れる電流が、Ｐ_３に流れる電流よりも小さければ、クロックＣ_ｋを供給されるチャージポンプ７０が、端子ｅｎからイネーブル状態にされ、Ｎ_ｒｅｇのゲートが、Ｈレベルに立ち上げられる。これは、Ｎ_３に流れる電流とＰ_３に流れる電流とが、等しくなり、かつ、その時点において、チャージポンプ７０が、ディセーブル状態にされ、ループが、安定するまで、平衡相互コンダクタ１００に供給される電圧Ｖ_ｄｄａを上昇させる。
【００２３】
本発明の第１の態様に基づいた平衡相互コンダクタを備えた電子機器の例が、図１４に示され、これは、低ＩＦ無線受信機のチャンネルフィルタとして使用するのに適しており、かつ、同相信号（Ｉ）および直角位相信号（Ｑ）をフィルタリングするように構成された電子フィルタ３００の概略ブロック図を示す。電子フィルタ３００は、お互いに接続された平衡相互コンダクタおよびコンデンサを備える。用途によっては、電子フィルタ３００における平衡相互コンダクタのすべてが、本発明の第１の態様に基づいた平衡相互コンダクタを備える必要はない。例えば、入力平衡相互コンダクタ３１０だけが、本発明の第１の態様に基づいたものであっても、十分な同相相殺を得ることができる。
【００２４】
本発明の第１の態様に基づいた平衡相互コンダクタを備えた電子機器のもう１つの例が、図１５に示され、これは、無線受信機４００の概略ブロック図を示す。無線受信機４００は、アンテナ４０５から信号を受信するように結合された入力４１０を有する。受信した信号は、アンテナフィルタ４２０によってフィルタリングされ、そして、低雑音増幅器（ＬＮＡ）４３０において増幅され、その後、混合器４４０において、ダウンコンバートされ、同相ＩＦ信号Ｉおよび直角位相ＩＦ信号Ｑが、生成される。Ｉ信号およびＱ信号は、電子フィルタ３００によってフィルタリングされ、そして、アナログ−ディジタル変換器（ＡＤＣ）４６０においてディジタル化され、その後、ディジタル信号プロセッサ（ＤＳＰ）４８０において復調され、そのディジタル信号プロセッサ４８０は、復調信号を出力４７０に提供する。
【産業上の利用可能性】
【００２５】
例えば、集積化された無線受信機に使用するのに適した集積化された電子フィルタに利用することができる。
【図面の簡単な説明】
【００２６】
【図１】シングルエンド相互コンダクタの概略回路図である。
【図２】シングルエンド相互コンダクタの概略ブロック図である。
【図３】平衡相互コンダクタの概略回路図である。
【図４】平衡相互コンダクタの概略ブロック図である。
【図５】同相モード帰還回路を有する平衡相互コンダクタの概略ブロック図である。
【図６】同相モード帰還回路を有しかつ反転シングルエンド相互コンダクタを使用した平衡相互コンダクタの概略等価ブロック図である。
【図７】同相モード帰還安定化回路を有する平衡相互コンダクタの概略ブロック図である。
【図８】図７に示される平衡相互コンダクタの概略差動モード等価ブロック図である。
【図９】図７に示される平衡相互コンダクタの概略同相モード等価ブロック図である。
【図１０】本発明による平衡相互コンダクタの概略ブロック図である。
【図１１】図１０に示される平衡相互コンダクタの差動モード等価ブロック図である。
【図１２】図１０に示される平衡相互コンダクタの同相モード等価ブロック図である。
【図１３】バイアス制御回路図である。
【図１４】平衡相互コンダクタを備えた電子フィルタの概略ブロック図である。
【図１５】無線受信機の概略ブロック図である。

Claims

第１の入力端子と第１の出力端子との間にある第１の信号経路と、第２の入力端子と第２の出力端子との間にある第２の信号経路と、第１および第２の信号経路に結合された相殺回路とを備えた平衡相互コンダクタであって、第１の信号経路が、第１のシングルエンド相互コンダクタ手段を備え、第２の信号経路が、第２のシングルエンド相互コンダクタ手段を備え、相殺回路が、第１および第２の入力端子に印加された同相モード電圧を、第１および第２のシングルエンド相互コンダクタ手段の入力ポートにおいて相殺するように構成された、平衡相互コンダクタ。
第１および第２のシングルエンド相互コンダクタ手段のそれぞれが、相互コンダクタンス−Ｇを有し、相殺回路が、第１の入力端子と第１のシングルエンド相互コンダクタ手段の入力ポートとの間に結合された抵抗Ｒを有する第１の抵抗手段と、第２の入力端子と第２のシングルエンド相互コンダクタ手段の入力ポートとの間に結合された抵抗Ｒを有する第２の抵抗手段と、第３、第４、第５、および、第６のシングルエンド相互コンダクタ手段とを備え、第３、第４、第５、および、第６のシングルエンド相互コンダクタ手段のそれぞれが、相互コンダクタンス−Ｇ'／２を有し、ここで、Ｇ'＝１／Ｒであり、第３の相互コンダクタ手段の入力が、第１の入力端子に結合され、第４の相互コンダクタ手段の入力が、第１の入力端子に結合され、第５の相互コンダクタ手段の入力が、第２の入力端子に結合され、第６の相互コンダクタ手段の入力が、第２の入力端子に結合され、第３の相互コンダクタ手段の出力が、第２の相互コンダクタ手段の入力ポートに結合され、第４の相互コンダクタ手段の出力が、第１の相互コンダクタ手段の入力ポートに結合され、第５の相互コンダクタ手段の出力が、第１の相互コンダクタ手段の入力ポートに結合され、第６の相互コンダクタ手段の出力が、第２の相互コンダクタ手段の入力ポートに結合されたことを特徴とする請求項１に記載の平衡相互コンダクタ。
請求項１または２に記載された平衡相互コンダクタを備えた電子機器。