JP2005505219A

JP2005505219A - 設定された接続経由で伝送されるデータ・パケットをバッファ記憶する方法及び装置

Info

Publication number: JP2005505219A
Application number: JP2003535050A
Authority: JP
Inventors: ボルスム，マルテ; ゲードケ，クラオス; ブルーネ，トーマス
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2001-10-02
Filing date: 2002-09-19
Publication date: 2005-02-17
Also published as: CN100334541C; EP1433047B1; AU2002337112A1; US20040255227A1; WO2003032147A3; DE60212866D1; US7379442B2; DE10148767A1; DE60212866T2; EP1433047A2; KR20040039433A; WO2003032147A2; CN1564975A; MXPA04003018A

Abstract

いわゆるＬＣＨパケットを、映像及び音声データ・ストリームの無線伝送用ハイパーラン／２システムにおいて、定義する。これらのＬＣＨパケットは５４データ・バイトの長さを有する。さらに、ハイパーラン／２標準は、全てのＬＣＨデータ・パケットが受信器によって確認されなければならない、ＱＯＳ（サービス品質）モードにおいて、送信器に送り返されるいわゆるＡＲＱメッセージをＳＣＨパケット中に設ける。設定される各接続に対して、ハイパーラン／２インタフェースにおけるバッファ記憶装置に、ＬＣＨ及びＳＣＨデータ・パケット用記憶空間を設けなければならない。数百の接続が設定される可能性がある場合、ＬＣＨ及びＳＣＨパケットに対する記憶領域を別個に予約するにはかなり複雑な記憶の編成を必要とする。
本発明は、バッファ記憶装置において、ＬＣＨ及びＳＣＨパケット用に１つの共通領域のみが予約されることを提案する。各ＬＣＨパケット用に設けられた当該部分は、ｎが〔０，１，２，３，…〕である場合、２のｎ乗の値に相当するサイズのものであるので、これらのデータ部分の開始のアドレスを算定するハードウェア装置が大いに簡素化される。しかしながら、当該領域は１つのＬＣＨパケットのバッファ記憶に実際に必要とするよりも大きくなるように選択されている。同様にバッファ記憶される必要があるＳＣＨパケットはＬＣＨパケットの当該部分の未使用部分に入力される。これによって記憶装置の大部分が未使用のままになることなく、記憶の編成の複雑度を低減する。

Description

【技術分野】
【０００１】
本発明は、設定された接続を経由して機器間のデータ伝送におけるバッファ記憶装置の記憶管理の技術分野に関するものである。
【背景技術】
【０００２】
昨今、例えば、娯楽用電子機器、あるいは、他の家庭用機器のネットワーキングにおいて大きな進展がみられる。この場合、当該機器が、導線によって、すなわち、ＩＥＥＥ１３９４バス・システムのような、対応するケーブル接続によって機器間がネットワーク接続されたシステムが用いられているのみならず、多大な努力が、導線を利用せずに機器をネットワーク接続するのになされている。一方で、種々のシステムが、現在、開発されている。いわゆる「ハイパーラン／２（ＨｉｐｅｒｌａｎＴｙｐｅ２）システム」についてこの時点で特に言及する。ハイパーラン／２システムは、例えば家庭内環境において、機器をネットワーク接続することを可能にする。いくつかの、チャネル幅がおおよそ２０ＭＨｚのチャネルが５ＧＨｚ帯にあり、該チャネル自体はＴＤＭＡ方式を用いて分割されている。変調方式は、マルチパス受信の干渉の発生ができるだけ少なくて済む、ＯＦＤＭ方式に相当する。最高データ・レートはおよそ毎秒５４Ｍビットである。したがって、ハイパーラン・チャネルを用いれば、大量データのある、映像データ・ストリームや他のアプリケーションを伝送することが可能になる。
【０００３】
ハイパーラン／２システムは現在、派生ＥＴＳＩ標準に発展させることが企図されている。いくつかのＥＴＳＩ資料には既にハイパーラン／２システムが規定されている（ＩＳＯ／ＩＥＣ７レイヤ・モデルにおけるデータ交換レイヤに相当するＤＬＣ（データ・リンク・コントロール）レイヤ及び当該システム全体については、非特許文献１他、欧州通信規格協会（ＥＴＳＩ：ｔｈｅＥｕｒｏｐｅａｎＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎＳｔａｎｄａｒｄＩｎｓｔｉｔｕｔｅ，Ｆ−０６９２１，ＳｏｐｈｉａＡｎｔｉｐｏｌｉｓＣｅｄｅｘ／Ｆｒａｎｃｅ）資料参照。）。
【特許文献１】
国際公開第００／０６０７９６号パンフレット
【非特許文献１】
ＴＳ１０１７６１−１ｔｈｒｏｕｇｈ４，“ＢｒｏａｄｂａｎｄＲａｄｉｏＡｃｃｅｓｓＲａｄｉｏＮｅｔｗｏｒｋｓ（ＢＲＡＭ）；ＨｉｐｅｒｌａｎＴｙｐｅ２；ＤａｔａＬｉｎｋＣｏｎｔｒｏｌ（ＤＬＣ）；Ｐａｒｔ１ｔｈｒｏｕｇｈＰａｒｔ４，ＥＴＳＩ
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ハイパーラン／２システムは平行して多数の接続を設定することを可能にする。ハイパーラン／２システムはコネクション指向である。接続には２つの種別の接続、すなわち、１対１接続及び多元接続がある。１対１接続は双方向である一方、多元接続は、携帯又は移動端末の方向に単方向である。したがって対応するハイパーランのインタフェースは多くの数の接続を、区別して、かつ、設定しなければならない。当該システムは平行して数百接続までをも設定し得るよう企図されている。
【０００５】
更に又、１つの接続に関係し得る種々の種別の論理チャネルを区別する必要がある。（ロング・トランスポート・チャネル及びショート・トランスポート・チャネルに相当する）ＬＣＨ及びＳＣＨチャネルはこの関係において特に重要である。ＬＣＨチャネルは、比較的大きな伝送容量に相当し、該チャネル経由で映像データ・ストリーム及び音声データ・ストリームのようなアイソクロナス・データをも伝送し得る。ＳＣＨチャネルはより小さな伝送容量を有し、したがって伝送プロトコルに従った制御情報及び確認応答メッセージのような、非同期データを伝送するのに用いられる。
【０００６】
少なくとも１つのＬＣＨチャネル及び１つのＳＣＨチャネルが１つの接続と関係し得る。これは、エア・インタフェース経由で伝送されることを企図されている、あるいはエア・インタフェース経由で受信されてアプリケーションに渡されることが企図されている、全てのデータ・パケットを記憶するバッファ記憶装置の記憶の編成を複雑にする。例示の目的で、特に、１つのアドホックな解決策として、設定される各接続について、ＬＣＨチャネルに対する記憶領域を予約し、かつ、ＳＣＨチャネルに対する第２記憶領域を予約することが想定される。これらの、ＬＣＨチャネル又はＳＣＨチャネルに対する記憶領域はリング・バッファとして設定されるので、各チャネルについて開始アドレス及び終了アドレスを記憶して、各チャネルについて少なくとも１つの書き込みポインタ及び１つの読み取りポインタを設定する必要があり、そうすることによってデータが相互に別個の処理にて書き込み及び読み取りされることが可能になる。数百の接続が設定された場合には、この記憶の編成は相当複雑になる。
【０００７】
当該規定に従って、ＬＣＨチャネルにおいてデータを伝送するデータ・パケットは４８ペイロード・データ・バイト、付加情報（ヘッダ情報）の３又は２データ・バイトに加えて、エラー認識コード（ＣＲＣ）、あるいは、使用される場合、エラー訂正コード（ＦＥＣ）の３又は４バイトから成る、５４バイトのサイズを有する。ＣＲＣコードは、又、「大急ぎで」算定されて復号化されることもあり得るので、バッファ記憶される必要はなく、それは当該コードのバッファ記憶を不要にする。１つのＬＣＨチャネルのデータ部分はしたがって５１又は５４バイトのサイズを必要とする。これらのデータ・ブロックの開始のアドレスを算定する複雑度はしたがって増大するが、これはデータ・ブロックが、例えば、（２の６乗＝６４）バイトのサイズのものであって、（２のｎ乗）バイトのサイズのものではないからである。
【課題を解決するための手段】
【０００８】
本発明の目的はエア・インタフェースにおけるバッファ記憶装置の記憶の編成を簡素化することにある。本発明によれば、これはＬＣＨパケットのデータ・ブロック・サイズが最初に（２の６乗＝６４）バイトの値に拡大され、データ・ブロックのうちの空きのままの部分はＳＣＨパケットからのデータの記憶に用いられる。これは、ＳＣＨパケットがバッファ記憶に７バイトの記憶空間を要し、この範囲では、１つの６４バイト・ブロック中に、最大サイズが５４バイトの、ＬＣＨパケットとともに記憶し得る。残りの３バイトは更なる追加情報に用い得る。
【０００９】
本発明は、第１に、ＬＣＨパケットが記憶されることが企図されたデータ・ブロックのアドレス算定装置が大きく簡素化されるという利点を有する。第２に、しかしながら、本発明は更に１つの接続に関するＬＣＨパケット及びＳＣＨパケットが併せて共通記憶部分に記憶し得るので、更に、各記憶領域の開始及び終了に対して設定されるポインタはより少なくて済むという利点もある。更に、本発明は又、各ＬＣＨパケットに対して１つのＳＣＨパケットが記憶されるものとみなす場合、５４バイトのサイズのＬＣＨパケットと７バイトのサイズのＳＣＨパケットに対して、当該記憶部分の４．６％のみが空きのままになるという利点がある。
【００１０】
本発明の特許請求の範囲における従属項は、本発明による方法及び装置の、更に有益な手段及び改良を可能にする。
【００１１】
バッファ記憶されたデータ・パケットはとにかく、アプリケーション若しくは追加インタフェースに、又はアンテナ経由で、できるだけ速く渡されることが企図されているので、設定される各接続についてバッファ記憶装置にリング・バッファとして予約部分を設定することが有益である。これは、バッファ記憶装置中の予約部分が埋められると、後続のデータ・パケットがもう一度、当該部分の最初に書き込まれ、先行して該部分にバッファ記憶されているデータはその時点で上書きされることを意味するが、しかしながら、このようなデータはこの時点よりはるかに前に渡されているので、これには不利な影響はない。
【００１２】
データ・パケットに関するステータス情報、すなわち、特に、データ・パケットが既に完全に書き込まれたか、もっと正確に言えば、データ・パケットが渡される用意ができているかどうかについての情報を含むデータ・パケットのバッファ記憶の間に少なくとも１バイトが更に記憶されるので、本発明の特許請求の範囲における請求項５及び請求項１２も又、大いに有益である。この手段によって書き込み及び読み取りの処理が大いに柔軟になり、完全なＬＣＨ又はＳＣＨのデータ・パケットを常に完全に書き込む必要がなくなる。書き込み及び読み取りの処理は多数回中断することができ、さもなければ記憶アクセスに関する競合につながる。その上、各々のＬＣＨ及びＳＣＨパケットに関連する書き込み及び読み取りポインタを設けることが更に有益である。その場合、データ・パケットの書き込み又は読み取り処理が中断された時点について、該各々のポインタ中に記録がなされるべきであり、そうすることによって、後続の書き込み又は読み取りのアクセスが起こる正確な時点からシームレスに継続し得る。
【００１３】
ハイパーラン／２システムによれば、ＬＣＨチャネルとＳＣＨチャネルとから成るチャネル一対が各接続について常に設定されるので、例えば、映像データ・ストリームがＬＣＨチャネル経由で伝送される場合に、それに相当する多数のＳＣＨデータ・パケットがいずれ生ずるのかは疑問である。これは、ＬＣＨデータ・パケットがＣＲＣエラー認識コードによって保護される、伝送モードにおける場合である。これは、これらのようなデータ・パケットが、いわゆるＡＲＱメッセージ（自動再送要求）によって「肯定」確認応答又は「否定」確認応答されるからである。この場合の肯定確認応答はＬＣＨデータ・パケットの正確な受信が送信器に合図されることを意味する。その場合、否定確認応答は、ＬＣＨパケットが１つ以上のエラーを伴って送信された場合のみに、送信器が確認応答メッセージを受信することを意味する。しかしながら、否定確認応答モードにおいても、ＳＣＨパケットは頻繁に送り返されなければならず、これらは同様にバッファ記憶装置にバッファ記憶されなければならない。
【００１４】
１つの接続を経由して伝送されるデータの量が多いほど、バッファ記憶装置における関連領域は大きくなければならない。しかしながら、この場合、更に、より多くのＬＣＨパケットを送信して、同時に、更により多くのＡＲＱメッセージを送り返す必要があるので、ＬＣＨパケットに対して、２のｎ乗のデータ単位（バイト）に拡大された、データ部分を利用する。
【発明を実施するための最良の形態】
【００１５】
本発明はハイパーラン／２インタフェースのバッファ記憶装置の実現例を用いて説明する。
【実施例】
【００１６】
図１はアプリケーションの一例を表す。参照番号１０は、カムコーダ、例えば、ミニＤＶカムコーダ、を表す。これはＩＥＥＥ１３９４接続を経由してパーソナル・コンピュータ１１に接続される。パーソナル・コンピュータ１１は記録映像の後処理を実行するのに用いられる。これを行うには、適切なソフトウェアによってプログラム化されなければならない。全部揃った映像はその場合、最初にハード・ディスク上に記憶される。図示されたアプリケーションによれば、この全て揃った映像は、しかしながら、ＤＶＨＳビデオ・レコーダ１２に、アーカイブの目的で、導線を利用しないで渡される。これはパーソナル・コンピュータ１１と同じ部屋内に配置される必要はない。後処理された映像フィルムからの映像及び音声データの無線伝送はハイパーラン／２システムを用いて実施されることが企図されている。これを行うには、当然、パーソナル・コンピュータ１１及びＤＶＨＳビデオ・レコーダ１２の両方に適切なハイパーラン・インタフェースが備えられていなければならない。図２はより詳細にパーソナル・コンピュータ及びＤＶＨＳビデオ・レコーダのレイアウト略図を表す。
【００１７】
パーソナル・コンピュータ１１のレイアウトを最初に説明する。後処理に不可欠なパーソナル・コンピュータの構成部分のみを説明する。これらはＩＥＥＥ１３９４インタフェース１１０、ＣＰＵ１２０、ハード・ディスク１３０及びハイパーラン・インタフェース１４０に関係する。カムコーダ１０からの映像及び音声データはＩＥＥＥ１３９４バス及びインタフェース１１０を経由してパーソナル・コンピュータ１１に渡される。映像／音声データの後処理に用いられるプログラムはＣＰＵ１２０によって処理される。完全に処理された映像／音声データは最初、ハード・ディスク１３０上に記憶される。
【００１８】
全部揃った映像フィルムは次に、利用者制御のもとで、ＤＶＨＳビデオ・テープ上でのアーカイブのために、ＤＶＨＳビデオ・レコーダ１２に送信される。これは前述のように、ハイパーラン／２によって行われることが企図されている。インタフェース１４０のレイアウト略図を同様に図２に示す。参照番号１４１はエラー訂正コード算定装置を表す。参照番号１４２はマイクロコントローラを表し、ハイパーラン／２プロトコルを実現するようインタフェース１４０において多くの処理を調整するマイクロコントローラを表す。図２は同様に、エア・インタフェースを経由して伝送される全てのデータ・パケットがバッファ記憶される、バッファ記憶装置１４３を示す。バッファ記憶装置１４３は双伝送方向にて用いられる。図２に表すように、送信アンテナがパーソナル・コンピュータ１１に備え付けられている。しかしながら、このアンテナは同時に又、データが他の何らかの機器からパーソナル・コンピュータに導線を用いずに伝送される場合、受信アンテナとして動作する。
【００１９】
ＤＶＨＳビデオ・レコーダ１２のレイアウト図は大いに簡素化された形式にて図示され、同様にハイパーラン／２インタフェース１４０を含む。さらに、参照番号１５０は磁気テープ・カセットを表し、該カセット上に受信データが最後に記録される。該データはＤＶデータ・フォーマットを用いて記録されてもよく、その場合には、データ・ソース１０は同様にこのフォーマットを用いてデータを記録したので、フォーマット化は必要ない。ハイパーラン／２インタフェース１４０の構成部分１４１−１４３を、既に前述のように、もう一度強調する。
【００２０】
ＤＶＨＳビデオ・レコーダの代わりに、更に、当然、他のいかなるレコーダ、例えば、ＤＶＤレコーダを用いてもよい。
【００２１】
冒頭にて既に説明したように、ハイパーラン／２システムは確立したＥＴＳＩ標準であり、いくつかの資料に技術的に規定されている。したがって、この発明に関する開示の目的で、このＥＴＳＩ標準を明確に参照する（非特許文献１参照。）。更に、エリクソン社（ＴｅｌｅｆｏｎａｋｔｉｅｂｏｌａｇｅｔＬＭＥｒｉｃｓｓｏｎ）による国際特許出願において、ハイパーラン／２システム用ＭＡＣ（メディア・アクセス制御）プロトコルがより詳細に説明されている（特許文献１参照。）。
【００２２】
このプロトコルに基づいて、いわゆるＬＣＨ（ロング・トランスポート・チャネル）データ・パケットがエア・インタフェースを経由して映像／音声データ・ストリームを伝送するのに用いられる。ハイパーラン／２の規定によれば、データは種々のＱｏＳ（サービス品質）モードにて伝送し得る。データ・パケットは肯定／否定確認応答とともに伝送されることがあり、確認応答なしで送られることもあり、かつ、信頼性、セキュリティ又は安全性の利用から繰り返し送られることさえある。
【００２３】
ＬＣＨデータ・パケットの異なったフォーマットが２つの最初に言及したＱＯＳモードにおいて用意される。
【００２４】
図３は確認応答を伴うＱＯＳモードに用いるＬＣＨデータ・パケットのフォーマットを表す。ＬＣＨパケットは５４バイトから成り、そのうち４８バイトはペイロード・データ・バイトに関し、３バイトは追加情報（ヘッダ情報）に関し、最後の３バイトはエラー認識コードＣＲＣ２４に関する。データ・パケットの最初の３バイトにおける追加情報は、非特許文献１の７６１−１Ｖ１．２．１（２０００−１１）のセクション６．１．４に例示の目的で列挙されているような、ＰＤＵ（プロトコル・データ単位）種別の詳細に関する。更に、順序番号も、データ・パケットの最初の２バイトにおける、１０ビットから成る、追加情報として記憶される。図３に表したようなデータ・パケットの構造は、例えば、前述のＥＴＳＩ資料のセクション６．２．８中の図２５に図示されている。該ＥＴＳＩ資料の図３と図２５との違いの１つは、該図３においては、１．５バイトが更に、データ・パケットの第２及び第３バイト中の追加情報用に予約されるということがある。このことは今までのところ図２５には表されていない。しかしながら、全ての規定の要件を考慮に入れた場合、この追加情報が更に追加で必要になることに必然的につながる。更に、各ＬＣＨデータ・パケットにおいて４８を超えるペイロード・データ・バイトが送信される、サービスは今のところ設けられていない。予約ＣＬタグ・ビットは将来の利用のために予約されるが、この時点では伝送においてこれ以上の意義はない。ＳＡＲビット（分解・組み立て終了フラッグ）のみが必要となり、ＰＤＵデータ列（ＬＣＨパケット群、ＰＤＵ列）内部の受信ＬＣＨデータ・パケットの最後を表す。
【００２５】
確認応答されない伝送モードにおけるＬＣＨデータ・パケットの構造を図４に表す。この場合、最後の４バイトが、リード・ソロモン・コードとして同様に算定し得る、前方エラー訂正コードＦＥＣに関する。この場合もまた、パケット中には、もう一度、４８のペイロード・データ・バイトがある。しかしながら、２バイトのみが追加情報の予約に必要である。この、確認応答のない動作モードにおいては順序番号を送信する必要はない。この状況は非特許文献１の７６１−４Ｖ１．２．１（２０００−１２）資料中の図７において説明されている。灰色の背景上の追加情報の部分は、該資料の図７からは明らかではないがＥＴＳＩ標準における更なる要件から結果として生まれたものであり、したがって、もう一度図４において強調される。確認応答のあるＱＯＳモードに必要なＳＣＨデータ・パケットのレイアウトを図５に表す。ＳＣＨパケットの最後の２バイトはＣＲＣエラー認識コードに関する。最初のバイト中の第２ニブルはもう一度ＰＤＵ種別の詳細に関係する。このようなＳＣＨパケットによって５つの完全なペイロード・データ・バイトを伝送することを可能にする。ここで検討しているアプリケーションにおいては、各々の場合においてＡＲＱメッセージが、このようなＳＣＨパケットにおいて、確認応答のために送信器に送り返される。
【００２６】
図５に示すＳＣＨパケットのレイアウトは更に非特許文献１の７６１−１Ｖ１．２．１（２０００−１１）のＥＴＳＩ資料のセクション６．１．５中の図１２からも明らかである。ＡＲＱメッセージのレイアウトは、肯定確認応答、否定確認応答及び繰り返しモードの種々のアプリケーションについて、該ＥＴＳＩ資料のセクション６．２．９．２に説明されているので、ここではそれ以上の詳細を説明する必要はない。
【００２７】
図６は、いかにして、図３に表したＬＣＨデータ・パケットがバッファ記憶のためにバッファ記憶装置に書き込まれなければならないかを示す。バッファ記憶装置は４バイトから成る記憶ワード、すなわちクワドレット（３２ビット）単位にて編成されるのが有益である。しかしながら、専用ハードウェアが、バッファ記憶装置におけるアドレスがアクセスされた場合、更に、クワドレットの単一バイトのみ読み取り又は書き込みを可能にする。これは図６のアドレス明細における小数点後の２桁によって表す。第１クワドレットはＬＣＨパケットの追加情報の３バイトのみならず、４番目として更に予約された、ＬＣＨパケットのステータス情報を記憶し得る、追加バイトをバッファ記憶するのに用いられる。各処理工程はその場合、パケットが既に完全に書き込まれたかどうかの合図を結果として生じる。これによって連続する記憶ワードの形式にてそのようなデータ・パケットを書き込むことを可能にする。灰色の背景上の、２つの最後のクワドレットは図６に明らかに依然として示されているが、未使用として識別されている。これは、ＬＣＨパケットのバッファ記憶のアドレス算定を簡素化するのに、本発明が、バッファ記憶装置において相当する記憶領域を６４バイトのサイズの部分、すなわち、１６クワドレットの部分に、分割されることを設けるものであるからである。これによってアドレス算定装置を大いに簡素化する。これは、最小有効６アドレス・ビットを無視して、アドレスの最大有効部分を増加させることによって、後続する部分の開始を容易に判定し得るからである。更に、ＣＲＣ２４のチェックワードはバッファ記憶装置に入力する必要はないので、灰色の背景上にあるが、これはＣＲＣの算定が、伝送中及び受信データの復号化中にリアルタイムにて適切なハードウェアによって実行し得るからであることを特筆する。各６４バイトのブロックにおいて結果として現われる空き空間は確認応答されるＱＯＳモードにおいて送信器に送り返されなければならないＳＣＨパケットの記憶に用い得る。この状況は図４に表されるＬＣＨパケットのものとは異なる。図７はこれらがバッファ記憶装置に記憶されているフォーマットを表す。順序番号がないため、２バイトがこの場合、第１クワドレット中のステータス情報用に予約される。その場合、これによって、後続するペイロード・データ・バイトが、クワドレットを基に編成されるバッファ装置中で直に隣接するよう、アラインメントを行う。こうして４８ペイロード・データ・バイトは次の１２クワドレット中に後続する。１４番目のクワドレットは依然としてＦＥＣエラー訂正コードによって用いられる。これは、伝送中又はデータ・パケットの受信中にはリアルタイムにて算定される必要がないからであり、したがって同様にバッファ記憶されなければならない。しかしながら、残りの２つのクワドレットはもう一度依然として未使用のままである。それらは、ＳＣＨパケットのバッファ記憶に用い得ることは明らかであるが、それは、これらのようなＦＥＣコードのあるＬＣＨパケットは、定期的に発生して有意な記憶容量をとり得る確認応答がされない、すなわち、有意な記憶容量をとる確認応答メッセージが生成されない、ＱＯＳモードにのみ用いられるからである。しかしながら、この記憶領域においては他の接続からのＳＣＨパケットを記憶することが可能である。
【００２８】
図８は更にＬＣＨパケットの、６４バイトのサイズの、記憶ブロックにおけるインターリーブされたＳＣＨパケットを表す。未使用のままでＬＣＨパケットとＳＣＨパケットとの間に配置された、１４番目のクワドレットは灰色の背景上に表される。このクワドレットは追加情報を記憶するのに用い得る。
【００２９】
最後に、図９は更に１つの接続についてバッファ記憶装置に予約された記憶領域全体を表す。この記憶領域の開始はワード開始によってマーキングされる。予約領域の終了は対応するようにワード終了によってマーキングされる。対応するポインタが更にインタフェースに形成され、関係する接続に対する予約領域が記憶装置内のどこに位置するかを明確化する。更に、図示されているバッファ記憶装置部分はリング・バッファとして編成されている。これは記憶領域が第１に記憶領域の開始からＬＣＨ及びＳＣＨパケットによって満たされていることを意味する。記憶装置は更に下方向に、予約記憶領域の終了に到るまで満たされる。バッファ記憶する更なるデータが到着する場合、これはもう一度、予約記憶領域の開始において入力されなければならない。接続を設定する場合、記憶管理においては、読み取り／書き込み競合を回避するよう、伝送されるサービス用に予約されなければならない記憶領域のサイズを推定しなければならない。これは同様に要求データ・レートに基づいて明確化される。対応する処理はハイパーラン／２標準規定に説明されている。
【００３０】
図９は更に各場合においてＬＣＨ及びＳＣＨパケットの書き込み及び読み取りポインタを表す。ＬＣＨＲポインタはＬＣＨパケットの読み取りポインタに相当する。ＬＣＨＷポインタはＬＣＨパケットの書き込みポインタに相当する。図９は、ＬＣＨＷポインタが予約記憶領域中の更に下方の項目に向けられる一方、ＬＣＨＲポインタは記憶領域の更に上部のポイントにセットされる。ＬＣＨＲポインタより上の領域はもう一度ＬＣＨパケットによって上書きされる。対応するポインタはＳＣＨパケットにも備え付けられている。ＳＣＨＲポインタの場合もまた、読み取りポインタに関係付けられ、ＳＣＨＷポインタはＳＣＨパケットの書き込みポインタに関係付けられる。
【００３１】
本発明はハイパーラン／２システムに特に用い得る。しかしながら、それはこのシステムのみに限定されるものではない。実際に、データ・パケット対の一方が、各々の場合に他方のデータ・パケットによって用いられない記憶領域を満たすのに用い得る、データ・パケット対が設定された接続に対してバッファ記憶されなければならない場合には、第１データ・パケットのデータ・パケット・サイズが２のｎ乗のデータ単位の値から異なる場合には、いつでも用い得る。
【図面の簡単な説明】
【００３２】
【図１】ＤＶカムコーダからＤＶＨＳビデオ・レコーダへの映像及び音声データ伝送アプリケーションを表す図である。
【図２】カムコーダからの映像及び音声データを後処理するパーソナル・コンピュータのブロック略図、及びＤＶＨＳビデオ・レコーダのブロック略図である。
【図３】ＣＲＣエラー認識コードのあるＬＣＨデータ・パケットのレイアウトを表す図である。
【図４】ＦＥＣエラー訂正コードのあるＬＣＨデータ・パケットのレイアウトを表す図である。
【図５】ＳＣＨデータ・パケットのレイアウトを表す図である。
【図６】バッファ記憶における、バッファ記憶装置の予約領域中のエラー訂正コードＣＲＣのあるＬＣＨデータ・パケットの構成を表す図である。
【図７】バッファ記憶における、バッファ記憶装置の予約領域中のＦＥＣエラー訂正コードのあるＬＣＨデータ・パケットの構成を表す図である。
【図８】エラー認識コードＣＲＣのあるＬＣＨパケットの予約ブロック中のＳＣＨデータ・パケットのインターリーブを表す図である。
【図９】対応するＬＣＨ及びＳＣＨの書き込み及び読み取りポインタとの一接続に予約された、バッファ記憶装置中の各記憶領域のリング・バッファの概念を表す図である。

Claims

設定された接続を経由して伝送される、第１種別（ＬＣＨ）及び第２種別（ＳＣＨ）の、データ・パケットをバッファ記憶する方法であって、前記第１種別（ＬＣＨ）の前記データ・パケットは、ｎが〔０，１，２，３，…〕である場合に、２のｎ乗の数のデータ単位に一致しない、定義第１長を有し、かつ、前記データ・パケット用のバッファ記憶装置（１４３）を有し、該バッファ記憶装置（１４３）は、サイズが２のｎ乗のデータ単位の部分に分割され、２のｎ乗は前記第１種別（ＬＣＨ）の前記データ・パケットの前記定義第１長よりも大きく、かつ、データ部分毎に空いている前記バッファ記憶装置（１４３）の当該部分が前記第２種別（ＳＣＨ）の前記データ・パケットからのデータによって満たされることを特徴とする方法。
請求項１記載の方法であって、前記バッファ記憶装置（１４３）の一領域が設定された接続に対して予約され、かつ、該領域が前記バッファ記憶装置（１４３）におけるリング・バッファとして編成されることを特徴とする方法。
請求項１乃至２記載の方法であって、前記データ単位が、８ビットの長さの２進数に関係する、すなわち、１バイトに相当することを特徴とする方法。
請求項１乃至３何れか記載の方法であって、前記バッファ装置（１４３）は記憶ワードに編成され、該記憶ワードの長さが、データ単位の長さの、偶数の倍数、特に４倍、に相当することを特徴とする方法。
請求項１乃至４何れか記載の方法であって、データ・パケット（ＬＣＨ，ＳＣＨ）を前記バッファ記憶する間に、前記データ・パケットに関係する、特に前記データ・パケットが、既に完全に書き込まれたか、すなわち、渡される用意があるかどうか、についての、ステータス情報を含む少なくとも１バイトが更に記憶されることを特徴とする方法。
請求項１乃至５何れか記載の方法であって、設定された前記接続がハイパーラン／２標準に基づいた接続で、及び、前記第１種別のデータ・パケットが前記ハイパーラン／２標準に基づいたＬＣＨパケットで、かつ、前記第２種別のデータ・パケットが前記ハイパーラン／２標準に基づいたＳＣＨパケットであることを特徴とする方法。
請求項６記載の方法であって、完全に書き込まれた、バッファ記憶されたＬＣＨデータ・パケットが４８ペイロード・データ・バイトを含み、及び、追加情報を含めて、５２バイト又は５６バイトのサイズを有し、かつ、前記バッファ記憶装置（１４３）が、サイズが６４バイトの部分に分割され、残りの１２又は８バイトはＳＣＨパケットのバッファ記憶用に用いられることを特徴とする方法。
請求項６乃至７記載の方法であって、前記ハイパーラン／２標準に基づいたＡＲＱメッセージが前記ＳＣＨパケットに記憶されることを特徴とする方法。
設定された接続を経由して伝送される、第１種別（ＬＣＨ）及び第２種別（ＳＣＨ）の、データ・パケットをバッファ記憶する装置であって、前記第１種別（ＬＣＨ）の前記データ・パケットは、ｎが〔０，１，２，３，…〕である場合に、２のｎ乗の数のデータ単位に一致しない、定義第１長を有し、かつ、前記データ・パケット用のバッファ記憶装置（１４３）を有し、該バッファ記憶装置（１４３）は、サイズが２のｎ乗のデータ単位の部分に分割され、２のｎ乗は前記第１種別（ＬＣＨ）の前記データ・パケットの前記定義第１長よりも大きく、かつ、データ部分毎に空いている前記バッファ記憶装置（１４３）の当該部分が前記第２種別（ＳＣＨ）の前記データ・パケットをバッファ記憶するのに用いられることを特徴とする装置。
請求項９記載の装置であって、前記データ単位が、８ビットの長さの２進数に関係する、すなわち、１データ・バイトに相当することを特徴とする装置。
請求項９乃至１０記載の装置であって、前記バッファ装置（１４３）は記憶ワードに編成され、該記憶ワードの長さが、データ単位の長さの、偶数の倍数、特に４倍、に相当することを特徴とする装置。
請求項９乃至１１何れか記載の装置であって、前記バッファ記憶されたデータ・パケットについて、特に前記データ・パケットが、既に完全に書き込まれたか、すなわち、渡される用意があるかどうか、についての、少なくとも１つの追加バイト中に記憶される、ステータス情報を評価する手段を有することを特徴とする装置。
請求項９乃至１２何れか記載の装置であって、データ領域が、設定された接続を経由して伝送される前記データ・パケット用に前記バッファ装置（１４３）中に予約され、接続に対する前記予約データ領域に開始及び終了情報が記憶され、かつ、前記第１及び前記第２種別（ＬＣＨ，ＳＣＨ）の前記データ・パケットのデータに対して書き込みポインタ及び読み取りポインタが備え付けられていることを特徴とする装置。