CN100334541C - 缓冲存储要通过已建立连接传输的数据分组的方法和设备 - Google Patents

缓冲存储要通过已建立连接传输的数据分组的方法和设备 Download PDF

Info

Publication number
CN100334541C
CN100334541C CNB028196406A CN02819640A CN100334541C CN 100334541 C CN100334541 C CN 100334541C CN B028196406 A CNB028196406 A CN B028196406A CN 02819640 A CN02819640 A CN 02819640A CN 100334541 C CN100334541 C CN 100334541C
Authority
CN
China
Prior art keywords
packet
buffer
status information
promptly
lch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028196406A
Other languages
English (en)
Other versions
CN1564975A (zh
Inventor
马尔特·博苏姆
克劳斯·格特克
托马斯·布鲁内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1564975A publication Critical patent/CN1564975A/zh
Application granted granted Critical
Publication of CN100334541C publication Critical patent/CN100334541C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/621—Individual queue per connection or flow, e.g. per VC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9031—Wraparound memory, e.g. overrun or underrun detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9036—Common buffer combined with individual queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提出了一种对要通过已经建立的连接传输的第一类型和第二类型的数据分组进行缓冲存储的方法，其中，第一类型的数据分组具有不对应于数量为2n，n∈[0，1，2，3，…]的数据单元的已定义第一长度，并且具有针对数据分组的缓冲存储器(143)，其特征在于：将缓冲存储器(143)划分为多个部分，每个部分的尺寸为2n个数据单元，其中，2n大于第一类型的数据分组的已定义第一长度，并且由来自第二类型的数据分组的数据来填充缓冲存储器(143)中每个数据部分未占用的部分，第二类型的数据分组具有比第一类型的数据分组小的长度。

Description

缓冲存储要通过已建立连接传输的数据分组的方法和设备
技术领域
本发明涉及缓冲存储通过已建立连接的设备间的数据传输而进行存储器管理的技术领域。
背景技术
近年来，在家用设备的网络互连中已经取得了较大的进步，所述家用设备可以是如娱乐电子设备或其他家用设备等。在这种情况下，不仅使用了其中利用电线，即利用设备之间的相应电缆连接，例如IEEE1394总线系统对设备进行网络互连的系统，而且，此外，对不使用电线的网络设备已经进行了较大的努力。同时，在此还开发了各种系统。在这一点上，特别应该提到所谓的Hiperlan类型2系统。例如，在家用环境下，Hiperlan/2系统允许对设备进行网络互连。具有大约20MHz(兆赫兹)带宽的多个信道可用于5GHz频带，并且利用TDMA方法对这些信道进行细分。调制方法对应于OFDM方法，从而使多径接收尽可能不产生干扰。最大数据速率处于54Mbit/s(兆比特/秒)的范围内。因此，甚至可以传输视频数据流和存在利用Hiperlan信道的大量数据的其他应用。
现在打算将Hiperlan/2系统开发为派生ETSI标准。其中规定了Hiperlan/2系统的许多ETSI文档已经存在。例如，在ETSI TS 101 761-x(x∈[1，4])文档中描述了DLC层(数据链路控制)(对应于ISO/IEC七层模型中的数据交换层)。之后，在许多ETSI文档中描述了整个系统，而所有这些文档可以从位于F-06921 Sophia Antipolis Cedex/法国的欧洲电信标准协会获得。
Hiperlan/2系统能够并行建立大量连接。Hiperlan/2系统是面向连接的。存在两种类型的连接，即点到点连接和点到多点连接。在便携式或移动终端的方向上，点到点连接是双向的，而点到多点连接是单向的。因此，相应的Hiperlan接口必须能够在大量连接之间进行区分并建立大量连接。按照可以并行建立甚至多达几百条连接的方式来设计所述系统。
此时，还需要在可能与一条连接相关联的各种类型的逻辑信道之间进行区分。LCH和SCH信道(对应于长传送信道和短传送信道)在该环境中尤为重要。LCH信道代表具有相对较大传输容量的信道，通过该信道，甚至能够传输如视频数据流和音频数据流等同步数据。SCH信道具有较小的传输容量，因而根据传输协议，用于传输如控制信息和确认消息等异步数据。
至少一个LCH信道和一个SCH信道可以与一条连接相关联。这使得其中具有打算通过空中接口传输的或已经通过空中接口接收到并打算传递到应用程序的所有数据分组的缓冲存储器的存储器结构(memoryorganization)变得复杂。作为示例，具体地，一个特定的(ad hoc)解决方案设计了针对已建立的每一条连接，为LCH信道预留的存储区和为SCH信道预留的第二存储区。由于将针对LCH信道或针对SCH信道的这些存储区建立为环形缓冲区，因此，需要存储针对每一个信道的起始地址和结束地址，并建立针对每一个信道的至少一个写指针和一个读指针，以便可以利用相互独立的处理来写入和读取数据。如果已经建立了几百条连接，该存储器结构复杂度是相当大的。
根据规范，在LCH信道中传输数据的数据分组具有54个字节的尺寸，包括48个净荷数据字节、三个或两个数据字节的附加信息(报头信息)、如果要用的话加上用于差错识别(CRC)或纠错码(FEC)的三个或四个字节。不必须对CRC码进行缓冲存储，由于还可以“在空中”对CRC码进行计算和解码，这使得该编码的缓冲存储不是必须的。因此，LCH信道的数据部分必须具有51或54个字节的尺寸。因此，增加了计算这些数据块的起始地址的复杂度，由于这些数据块是具有诸如26＝64个字节尺寸的数据块，而不是具有2n个字节尺寸的数据块。
发明内容
本发明的目的是简化针对用于空中接口的缓冲存储器的存储器结构。根据本发明，通过以下方式实现，首先，将LCH分组的数据块尺寸增大为26＝64个字节的值，并且保持空闲的数据块部分用于存储来自SCH分组的数据。这是由于SCH分组需要缓冲存储器7个字节的存储空间，到这个程度上，可以将其与其最大尺寸为54个字节的LCH分组一起存储在一个64个字节的块中。剩余的三个字节可以用于另外的附加信息。
本发明具有的优点在于：首先，极大地简化了打算存储LCH分组的数据块的地址计算单元。其次，然而，本发明还具有的优点在于：可以将针对一个连接的LCH分组和SCH分组联合地存储在共同的存储部分中，从而另外，需要为每一个存储区的起始和结束位置建立更少的地址指针。此外，本发明还具有的优点在于：对于具有54个字节尺寸的LCH分组和具有7个字节尺寸的SCH分组，假定针对每一个LCH分组存储一个SCH分组，则只有4.6％的存储器将保持为未占用。
优选实施例实现了根据本发明的方法和设备的另外的有利措施和改进。
由于无论如何，打算将缓冲存储的数据分组尽可能快地发送到应用程序或另外的接口、或通过天线，有利的是，针对已建立的每一个连接，将预留部分建立为缓冲存储器中的环形缓冲区。这表示，一旦缓冲存储器中的预留部分已被填充，将下一个数据分组再次写在所述部分的起始位置，于是，重写先前已被缓冲存储的数据，虽然这样具有不利的效果，但是由于诸如此类的数据在该时间之前将已经被较好地传递。
根据本发明的优选实施例，还具有以下较好的优点：根据在缓冲存储数据分组期间另外存储至少一个字节，包含涉及该数据分组的状态信息，即，尤其是关于是否已经完全写入了数据分组，也就是说，该数据分组是否已经准备好进行传递。该措施使写和读处理变得高度灵活，并且不需要总是完整地写入完整的LCH或SCH数据分组。可以多次中断写和读处理，而这不会造成与存储器访问有关的冲突。此外，还有利地，为各个LCH和SCH分组提供了关联的写和读指针。在所有这些指针中应该注意已经中断了数据分组的写或读处理的位置，从而当下一个写或读访问发生时，可以从准确的位置无缝地连续进行处理。
由于根据Hiperlan/2系统，针对每一个连接，始终建立包括LCH信道和SCH信道的一个信道对，问题在于：当诸如正在通过LCH信道传输视频数据流时，是否将会出现相应的大量SCH数据分组。这是处于其中LCH数据分组受到CRC差错识别码保护的传输模式下的情况。这是由于利用所谓的ARQ消息(自动重复请求)来“肯定地”或“否定地”确认诸如此类的数据分组。在这种情况下的肯定确认表示将LCH数据分组的正确接收信号通知给发射器。否定确认则表示只有当LCH分组已经传输并具有一个或多个差错时，发射器才接收确认消息。然而，即使在否定确认的模式下，也必须频繁地发送回SCH分组，并且同样必须将这些分组缓冲存储在缓冲存储器中。
要通过一个连接传输的数据量越大，在缓冲存储器中的关联区域必须越大。然而，在这种情况下，还需要传输更多的LCH分组，同时，还需要传送回更多的ARQ消息，从而实现了针对LCH分组，已经增大为2n个数据单元(字节)的数据部分。
具体地，根据本发明的第一方案，提出了一种对要通过已经建立的连接传输的第一类型和第二类型的数据分组进行缓冲存储的方法，其中，第一类型的数据分组具有不对应于数量为2n，n∈[0，1，2，3，…]的数据单元的已定义第一长度，并且具有针对数据分组的缓冲存储器，其特征在于：将缓冲存储器划分为多个部分，每个部分的尺寸为2n个数据单元，其中，2n大于第一类型的数据分组的已定义第一长度，并且由来自第二类型的数据分组的数据来填充缓冲存储器中每个数据部分未占用的部分，第二类型的数据分组具有比第一类型的数据分组小的长度。
根据本发明的第二方案，提出了一种对要通过已经建立的连接传输的第一类型和第二类型的数据分组进行缓冲存储的设备，其中，第一类型的数据分组具有不对应于数量为2n，n∈[0，1，2，3，…]的数据单元的所定义的第一长度，并且具有针对数据分组的缓冲存储器，其特征在于：将缓冲存储器划分为多个部分，每个部分的尺寸为2n个数据单元，其中，2n大于第一类型的数据分组的已定义第一长度，并且缓冲存储器中每个数据部分未占用的部分用于缓冲存储第二类型的数据分组，其中第二类型的数据分组具有比第一类型的数据分组小的长度。
附图说明
在以下描述中更为详细地解释了本发明的典型实施例，并且在附图中示出了这些典型实施例，其中：
图1示出了用于将来自DV摄像机的视频和音频数据传输到DVHS录像机的应用；
图2示出了用于后处理来自摄像机的视频和音频数据的个人计算机的粗略方框图、以及DVHS录像机的粗略方框图；
图3示出了具有CRC差错识别码的LCH数据分组的布局；
图4示出了具有FEC纠错码的LCH数据分组的布局；
图5示出了SCH数据分组的布局；
图6示出了在用于缓冲存储的缓冲存储器的预留区中具有纠错码CRC的LCH数据分组的排列；
图7示出了在用于缓冲存储的缓冲存储器的预留区中具有FEC纠错码的LCH数据分组的排列；
图8示出了针对具有差错识别码CRC的LCH分组，在预留块中交错SCH数据分组；以及
图9示出了在针对一条连接、利用相应的LCH和SCH写和读指针预留的缓冲存储器中，针对每一个存储区的环形缓冲区的概念。
具体实施方式
将利用Hiperlan/2接口的缓冲存储器的实现示例来解释本发明。
图1示出了一个应用示例。参考数字10表示摄像机，例如迷你型DV摄像机。该摄像机通过IEEE 1394连接与个人计算机11相连。个人计算机11用来执行所记录的视频的后处理。为此，必须以适当的软件对其进行编程。然后，首先将完整的视频存储在硬盘上。然而，根据所示出的应用，出于存档的目的，不使用电线将该完整的视频传递到DVHS录像机12上。该录像机不必须位于与个人计算机11相同的房间内。打算利用Hiperlan/2系统来执行对来自后处理过的电视片的视频和音频数据的无线传输。当然，为此，个人计算机11和DVHS录像机12必须配备有适当的Hiperlan接口。图2更为详细地示出了个人计算机和DVHS录像机的粗略布局。
首先将解释个人计算机11的布局。将只解释对于后处理必须的个人计算机的那些组件。这涉及到IEEE 1394接口110、CPU 120、硬盘130和Hiperlan接口140。通过IEEE 1394总线和接口110将来自摄像机10的视频和音频数据传递到个人计算机11上。由CPU 120来处理用于后处理视频/音频数据的程序。将完全处理过的视频/音频数据最初存储在硬盘130上。
然后，在用户的控制下，将完整的电视片传输到DVHS录像机12上，以便存档在DVHS录像带上。如所提到的那样，这需要根据Hiperlan/2标准来实现。在图2中同样示出了接口140的粗略布局。参考数字141表示纠错码计算单元(FEC)。参考数字142表示微型控制器(μC)，用于协调接口140中的大量处理以实现Hiperlan/2协议。同样地，该图示出了缓冲存储器143(RAM)，其中，对要通过空中接口发送的所有数据分组进行缓冲存储。针对两个传输方向都使用缓冲存储器143。如图2所示，将发射天线安装到个人计算机11上。然而，当正在不使用电线地将数据从某些其他设备发送到个人计算机时，该天线同时还充当接收天线。
以高度简化的形式示出了DVHS录像机12的布局，该录像机同样包括Hiperlan/2接口140。此外，参考数字150表示盒式磁带，最后在该盒式磁带上记录所接收到的数据。可以利用DV数据格式来记录数据，在这种情况下，不需要重新格式化，由于数据源10同样利用该格式来记录数据。再次强调Hiperlan/2接口140的组件141-143，已经在上面提到。
当然，作为DVHS录像机的替代，还可以使用诸如DVD录像机等其他任何录像机。
如在介绍中已经解释的，Hiperlan/2系统是已被接受的ETSI标准，在许多文档中已经对其进行了技术规定。因此，出于与本发明相关的公开目的，特意对该ETSI标准进行引用。在这种情况下，特别对文档ETSI TS 101 761-x x∈[1，2，3，4]的《Broadband Radio AccessRadio Networks(BRAM)；Hiperlan Type 2；Data Link Control(DLC)；Part 1 to Part 4》进行参考。此外，还对来自TelefonaktiebolagetLM Ericsson的具有公开号WO 00/60796的国际专利申请进行参考，其中更为详细地解释了针对Hiperlan/2系统的MAC(媒体接入控制)协议。
根据该协议，所谓的LCH(长传送信道)数据分组用于通过空中接口来传输视频/音频数据流。根据Hiperlan/2规范，可以在各种QOS(服务质量)模式下传输数据。可以利用肯定/否定确认来传输这些数据分组，可以不确认地发送这些数据分组，并且甚至可以出于可靠性、保密或安全的原因重复发送这些数据分组。
针对首先提到的两种QOS模式来设置针对LCH数据分组的不同格式。
图3示出了用于具有确认的QOS模式的LCH数据分组的格式。LCH分组包括54个字节，其中，48个字节涉及净荷数据字节，三个字节涉及附加信息(报头信息)，以及最后三个字节涉及差错识别码CRC 24。在数据分组的前三个字节中的附加信息涉及与如在文档ETSI TS 101761-1V1.2.1(2000-11)的部分6.1.4中作为示例所列出的PDU型(协议数据单元)有关的细节。此外，还将顺序号存储为附加信息，包括位于数据分组的前两个字节中的10位，有效地充当LCH数据分组的序列号。例如，在上述ETSI文档的部分6.2.8中的图25中示出了图3所示的数据分组的结构。在图3和ETSI文档的图25之间的一个不同在于：在图3中，在数据分组的第二和第三字节中还预留了1.5个字节用于附加信息。这在图25中还未示出。然而，如果将所有规范要求考虑在内，从中得到还另外需要该附加信息。此外，并未提供其中在每一个LCH数据分组需要传输多于48个的净荷数据字节的服务。将预留的CL标记位保留到将来使用，但是到目前为止还不具有任何针对传输的额外重要性。唯一地，需要SAR位(分段重组结束标记)，标志在PDU数据序列(LCH分组的群组，PDU序列)内的接收到的LCH数据分组的最后一个。
在图4中示出了针对不确认传输模式的LCH数据分组的结构。在这种情况下，最后的四个字节涉及前向纠错码FEC，同样还可以作为ReadSolomon码来计算。此外，在这种情况下，在分组中再次存在48个净荷数据字节。然而，只需要预留两个字节用于附加信息。在此不确认操作模式下，不需要传输序列号。在ETSI文档ETSI TS 101 761-4V1.2.1(2000/12)的部分5.8.4.2中的图7中描述了该情况。在图4中再次强调了在灰色背景上的附加信息部分，由于这些部分在该文档的图7中并不明显，而是从ETSI标准的另外要求中得出。在图5中示出了确认QOS模式所需要的SCH数据分组的布局。SCH分组的最后两个字节涉及CRC差错识别码。在第一字节的第二半字节再次涉及PDU型的细节。诸如此类的SCH分组允许对5个完整的净荷数据字节进行传输。在这里所考虑的应用中，在所有情况下，在诸如此类的SCH分组中，将ARQ消息传输回发射器以进行确认。
图5所示的SCH分组的布局从ETSI文档ETSI TS 101 761-1 V1.2.1(2000-11)中也显而易见。在相同的ETSI文档的部分6.2.9.2中，针对肯定确认、否定确认和重复模式的各种应用，解释了ARQ消息，因此，在这里不需要进行更为详细的解释。
图6示出了必须如何将图3所示的LCH数据分组写入到用于缓冲存储的缓冲存储器。有利地，针对四个字节的存储器字即32位单元(quadlet unit)来组织缓冲存储器。然而，特殊的硬件确保了当访问缓冲存储器中的地址时，还可以只读取或写入四个部分中的单个字节。这由图6所示的地址细节中的小数点之后的两个数字来表示。第一个32位不仅用来缓冲存储LCH分组中的附加信息的三个字节，而且还在第四位置预留附加字节，其中可以存储LCH分组的状态信息。因此，每一个处理步骤产生关于是否已经完全写入分组的信令。这样能够以连续存储器字的形式来写入这样的数据分组。在图6中还明确地示出了灰色背景上的最后两个32位，而将这两个32位标识为未使用。这是由于以下原因：为了简化针对LCH分组的缓冲存储的地址计算，本发明在缓冲存储器中设置了相应的存储区，将该存储区细分为其尺寸是64个字节的部分，即16个32位的部分。这极大地简化了地址计算单元。这是由于这样可以通过递增地址的最高有效部分、忽略六个最低有效地址位，容易地确定下一部分的开始。还应该提到的是，不需要将CRC 24校验字输入到缓冲存储器中，由于可以在传输期间和对接收到的数据进行解码期间利用适当的硬件实时地执行该CRC计算，因此，该校验字也存在于灰色背景上。因而，所得到的各个64个字节块中的空闲空间可以用于存储在确认QOS模式下必须发送回发射器的SCH分组。
此情况不同于图4所示的LCH分组的情况。图7示出了这些分组存储在缓冲存储器中的格式。由于缺少序列号，在这种情况下，在第一32位中预留两个字节用于状态信息。然后，这样对齐随后的净荷数据字节，从而使其在根据32位组织的缓冲存储器中紧紧相邻。因此，48个净荷数据字节跟随在接下来的12个32位中。第十四个32位还由FEC纠错码使用。这是由于不需要在数据分组的发送或接收期间实时地对此进行计算，因此，同样必须对其进行缓冲存储。然而，再次，仍未使用剩下的两个32位。而由于只针对不确认QOS模式使用诸如此类的具有FEC码的LCH分组，也就是数，所述不确认QOS模式未产生有规律地发生并可能耗尽存储器的有效存储量的确认消息，这两个32位可以明确地用于8CH分组的缓冲存储。然而，可以将来自其他连接的SCH分组存储在该存储区域中。
图8还示出了在用于LCH分组的尺寸为64个字节的存储块中的交错SCH分组。在灰色背景上示出了设置在LCH和SCH分组之间的、保持为未使用的第十四个32位。该32位用于存储附加信息。
最后，图9还示出了在缓冲存储器中针对一个连接而预留的完整存储区。该存储区的起始位置由字开始标志。该预留区域的结尾按照相应的方式由字结束标志。将相应的指针应用在接口中，从而定义针对关联连接的预留区域位于存储器中的位置。此外，将所示缓冲存储器部分组织为环形存储器。这表示存储区从存储区的起始位置开始，首先由LCH和SCH分组填充。然后，按照向下的方式进一步填充该存储器，直到到达预留存储区的结尾。如果更多的数据要进行缓冲存储，则该数据必须在预留存储区的起始位置再次输入。当建立了连接时，存储器管理不得不估算必须为要传输的服务预留的存储区的尺寸，以便避免读/写冲突。这根据所需的数据速率来定义。在Hiperlan/2标准的规范中同样描述了相应的处理。
图9还示出了在所有情况下的针对LCH和SCH分组的写和读指针。LCHR指针对应于LCH分组的读指针。LCHW指针对应于LCH分组的写指针。图9示出了LCHW指针指向在预留存储区中还在下面的入口，而将LCHR指针设置为指向存储区中的还上一点的指针。LCHR指针上方的区域可以由LCH分组再次重写。还为SCH分组设置了相应的指针。SCHR指针再次涉及读指针，而SCHW指针涉及针对SCH分组的写指针。
本发明特别可以用于Hiperlan/2系统。然而，本发明并不专门地局限于该系统。事实上，无论在何种必须针对已经建立的连接来缓冲存储一对数据分组的情况下，可以使用本发明，其中，如果第一数据分组的数据分组尺寸不同于2n数据单元的值，可以在所有情况下使用数据分组之一填充另一数据分组未使用的存储区。

Claims (27)

1.一种对要通过已经建立的连接传输的第一类型和第二类型的数据分组进行缓冲存储的方法，其中，第一类型的数据分组具有不对应于数量为2n，n ∈[0，1，2，3，…]的数据单元的已定义第一长度，并且具有针对数据分组的缓冲存储器(143)，其特征在于：将缓冲存储器(143)划分为多个部分，每个部分的尺寸为2n个数据单元，其中，2n大于第一类型的数据分组的已定义第一长度，并且由来自第二类型的数据分组的数据来填充缓冲存储器(143)中每个数据部分未占用的部分，第二类型的数据分组具有比第一类型的数据分组小的长度。
2.根据权利要求1所述的方法，其特征在于：针对已经建立的一个连接，预留缓冲存储器(143)的一个区域，并且在缓冲存储器(143)中将该区域组织为环形缓冲区。
3.根据权利要求1所述的方法，其特征在于：所述数据单元涉及具有8位长度的二进制数，即所述数据单元对应于一个字节。
4.根据权利要求2所述的方法，其特征在于：所述数据单元涉及具有8位长度的二进制数，即所述数据单元对应于一个字节。
5.根据权利要求1所述的方法，其特征在于：以存储器字来组织缓冲存储器(143)，所述存储器字的长度对应于多倍数据单元长度。
6.根据权利要求2所述的方法，其特征在于：以存储器字来组织缓冲存储器(143)，所述存储器字的长度对应于多倍数据单元长度。
7.根据权利要求3所述的方法，其特征在于：以存储器字来组织缓冲存储器(143)，所述存储器字的长度对应于多倍数据单元长度。
8.根据权利要求4所述的方法，其特征在于：以存储器字来组织缓冲存储器(143)，所述存储器字的长度对应于多倍数据单元长度。
9.根据权利要求1所述的方法，其特征在于：在缓冲存储数据分组期间，另外存储至少一个字节，其中包含与数据分组相关的状态信息，即关于是否已经完全写入数据分组的状态信息，即是否已准备好进行传递的状态信息。
10.根据权利要求2所述的方法，其特征在于：在缓冲存储数据分组期间，另外存储至少一个字节，其中包含与数据分组相关的状态信息，即关于是否已经完全写入数据分组的状态信息，即是否已准备好进行传递的状态信息。
11.根据权利要求3所述的方法，其特征在于：在缓冲存储数据分组期间，另外存储至少一个字节，其中包含与数据分组相关的状态信息，即关于是否已经完全写入数据分组的状态信息，即是否已准备好进行传递的状态信息。
12.根据权利要求4所述的方法，其特征在于：在缓冲存储数据分组期间，另外存储至少一个字节，其中包含与数据分组相关的状态信息，即关于是否已经完全写入数据分组的状态信息，即是否已准备好进行传递的状态信息。
13.根据权利要求5所述的方法，其特征在于：在缓冲存储数据分组期间，另外存储至少一个字节，其中包含与数据分组相关的状态信息，即关于是否已经完全写入数据分组的状态信息，即是否已准备好进行传递的状态信息。
14.根据权利要求6所述的方法，其特征在于：在缓冲存储数据分组期间，另外存储至少一个字节，其中包含与数据分组相关的状态信息，即关于是否已经完全写入数据分组的状态信息，即是否已准备好进行传递的状态信息。
15.根据权利要求7所述的方法，其特征在于：在缓冲存储数据分组期间，另外存储至少一个字节，其中包含与数据分组相关的状态信息，即关于是否已经完全写入数据分组的状态信息，即是否已准备好进行传递的状态信息。
16.根据权利要求8所述的方法，其特征在于：在缓冲存储数据分组期间，另外存储至少一个字节，其中包含与数据分组相关的状态信息，即关于是否已经完全写入数据分组的状态信息，即是否已准备好进行传递的状态信息。
17.根据前述权利要求之一所述的方法，其特征在于：已经建立的连接是基于Hiperlan类型2标准的连接，并且第一类型的数据分组是基于Hiperlan类型2标准的LCH分组，而第二类型的数据分组是基于Hiperlan类型2标准的SCH分组。
18.根据权利要求17所述的方法，其特征在于：完全写入的缓冲存储LCH数据分组包含48个净荷数据字节，并且加上附加信息，具有52个字节或56个字节的尺寸，并且将缓冲存储器(143)划分为其尺寸为64个字节的部分，其中剩下的12个或8个字节用于缓冲存储SCH分组。
19.根据权利要求1 7所述的方法，其特征在于：将根据Hiperlan/2标准的ARQ消息存储在SCH分组中。
20.根据权利要求18所述的方法，其特征在于：将根据Hiperlan/2标准的ARQ消息存储在SCH分组中。
21.一种对要通过已经建立的连接传输的第一类型和第二类型的数据分组进行缓冲存储的设备，其中，第一类型的数据分组具有不对应于数量为2n，n ∈[0，1，2，3，…]的数据单元的所定义的第一长度，并且具有针对数据分组的缓冲存储器(143)，其特征在于：将缓冲存储器(143)划分为多个部分，每个部分的尺寸为2n个数据单元，其中，2n大于第一类型的数据分组的已定义第一长度，并且缓冲存储器(143)中每个数据部分未占用的部分用于缓冲存储第二类型的数据分组，其中第二类型的数据分组具有比第一类型的数据分组小的长度。
22.根据权利要求21所述的设备，其特征在于：所述数据单元涉及具有8位长度的二进制数，即所述数据单元对应于一个数据字节。
23.根据权利要求21所述的设备，其特征在于：以存储器字来组织缓冲存储器(143)，所述存储器字的长度对应于多倍数据单元长度。
24.根据权利要求22所述的设备，其特征在于：以存储器字来组织缓冲存储器(143)，所述存储器字的长度对应于多倍数据单元长度。
25.根据权利要求21到24之一所述的设备，其特征在于：具有针对状态信息的估算装置，针对缓冲存储的数据分组，将所述状态信息，即关于是否已经完全写入数据分组的状态信息，即是否已准备好进行传递的状态信息存储在至少一个附加字节中。
26.根据权利要求21到24之一所述的设备，其特征在于：针对要通过已经建立的连接传输的数据分组，在缓冲存储器(143)中预留数据区，其中，针对连接的预留数据区，存储起始和结束信息，并为第一和第二类型的数据分组的数据设置了写指针和读指针。
27.根据权利要求25所述的设备，其特征在于：针对要通过已经建立的连接传输的数据分组，在缓冲存储器(143)中预留数据区，其中，针对连接的预留数据区，存储起始和结束信息，并为第一和第二类型的数据分组的数据设置了写指针和读指针。
CNB028196406A 2001-10-02 2002-09-19 缓冲存储要通过已建立连接传输的数据分组的方法和设备 Expired - Fee Related CN100334541C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10148767A DE10148767A1 (de) 2001-10-02 2001-10-02 Verfahren und Vorrichtung zur Zwischenspeicherung von über eine eingerichtete Verbindung zu übertragenden Datenpaketen
DE10148767.3 2001-10-02

Publications (2)

Publication Number Publication Date
CN1564975A CN1564975A (zh) 2005-01-12
CN100334541C true CN100334541C (zh) 2007-08-29

Family

ID=7701236

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028196406A Expired - Fee Related CN100334541C (zh) 2001-10-02 2002-09-19 缓冲存储要通过已建立连接传输的数据分组的方法和设备

Country Status (9)

Country Link
US (1) US7379442B2 (zh)
EP (1) EP1433047B1 (zh)
JP (1) JP2005505219A (zh)
KR (1) KR20040039433A (zh)
CN (1) CN100334541C (zh)
AU (1) AU2002337112A1 (zh)
DE (2) DE10148767A1 (zh)
MX (1) MXPA04003018A (zh)
WO (1) WO2003032147A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544348A (ja) * 2005-06-09 2008-12-04 エヌエックスピー ビー ヴィ メモリーコントローラ及びネットワークとメモリーの結合方法
US20150085648A1 (en) * 2013-09-24 2015-03-26 Douglas Leith Congestion control in data networks
US9853920B2 (en) * 2015-08-24 2017-12-26 Cisco Technology, Inc. Systems and methods for performing packet reorder processing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177897A (ja) * 1984-09-26 1986-04-21 日本電信電話株式会社 文・音声変換装置
EP0841833A2 (en) * 1996-11-06 1998-05-13 Sony Corporation Data transfer system
US5991304A (en) * 1998-02-13 1999-11-23 Intel Corporation Method and apparatus for minimizing asynchronous transmit FIFO under-run and receive FIFO over-run conditions

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315707A (en) * 1992-01-10 1994-05-24 Digital Equipment Corporation Multiprocessor buffer system
US6529519B1 (en) * 1998-12-22 2003-03-04 Koninklijke Philips Electronics N.V. Prioritized-buffer management for fixed sized packets in multimedia application
US6629151B1 (en) * 1999-03-18 2003-09-30 Microsoft Corporation Method and system for querying the dynamic aspects of wireless connection
DE60028950T2 (de) * 1999-04-07 2007-02-01 Telefonaktiebolaget Lm Ericsson (Publ) Anordnung von lang- und kurz-übertragungskanälen
GB9915341D0 (en) * 1999-06-30 1999-09-01 Nortel Networks Corp Multiple access parallel memory and method
DE19950005A1 (de) * 1999-10-18 2001-04-19 Bernhard Walke Verfahren zum Betrieb drahtloser Basisstationen für paketvermittelnde Funksysteme mit garantierter Dienstgüte
GB2358774B (en) * 2000-01-25 2004-03-10 Mitel Corp Template for ATM cells
US7113516B1 (en) * 2000-11-28 2006-09-26 Texas Instruments Incorporated Transmit buffer with dynamic size queues
US6771933B1 (en) * 2001-03-26 2004-08-03 Lgc Wireless, Inc. Wireless deployment of bluetooth access points using a distributed antenna architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177897A (ja) * 1984-09-26 1986-04-21 日本電信電話株式会社 文・音声変換装置
EP0841833A2 (en) * 1996-11-06 1998-05-13 Sony Corporation Data transfer system
US5991304A (en) * 1998-02-13 1999-11-23 Intel Corporation Method and apparatus for minimizing asynchronous transmit FIFO under-run and receive FIFO over-run conditions

Also Published As

Publication number Publication date
MXPA04003018A (es) 2004-07-05
DE60212866D1 (de) 2006-08-10
US20040255227A1 (en) 2004-12-16
WO2003032147A3 (en) 2004-02-12
EP1433047B1 (en) 2006-06-28
DE10148767A1 (de) 2003-04-17
WO2003032147A2 (en) 2003-04-17
KR20040039433A (ko) 2004-05-10
CN1564975A (zh) 2005-01-12
DE60212866T2 (de) 2006-11-30
AU2002337112A1 (en) 2003-04-22
US7379442B2 (en) 2008-05-27
EP1433047A2 (en) 2004-06-30
JP2005505219A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
CN100375538C (zh) 在分组信道上多媒体通信的方法
CN1210660C (zh) Ieee1394总线与所控制设备间数据双向传送方法和装置
CN102273176B (zh) 用于在通信网络中进行重发和分割的系统和方法
US6982970B2 (en) Data transfer method and radio terminal for executing transport layer protocol on radio network
US7577896B2 (en) Apparatus and method for performing cyclic redundancy check (CRC) on partial protocol data units (PDUS)
US6347097B1 (en) Method and apparatus for buffering received data from a serial bus
JP2008519373A (ja) ハードウエアによる周辺コンポーネント・メモリー・アラインメントの方法
CN101471924A (zh) 一种数据包头指示方法及设备
CN102474512A (zh) 用于编码和解码媒体访问控制协议数据单元的长度的方法和系统
CN1127235C (zh) 使用在集成电路中的存储器的总线接口及方法
CN112671771B (zh) 数据传输方法、装置、电子设备及介质
CN109688555B (zh) 一种信号数据的实时采集与通信系统及方法
CN102892142A (zh) 自适应选择中继方案的中继传输系统及方法
CN100334541C (zh) 缓冲存储要通过已建立连接传输的数据分组的方法和设备
US8320251B2 (en) Method and device for transmitting data packets
US8254867B2 (en) Method and apparatus for generating data frame
JPH0758482B2 (ja) バスシステム
WO2020063501A1 (zh) 传输确认报文的方法和通信设备
US8270288B2 (en) Method of parallel wireless communication
CN101911613A (zh) 网卡及信息处理装置
KR100631742B1 (ko) Ａｃｋ 프레임 전송 방법 및 장치
CN110557446A (zh) 通过att和数据分割重组来适配的通信方法及系统
US6393595B1 (en) Method of communication with improved acknowledgement of reception
CN109120628A (zh) 打印系统千兆网通信方法、终端及系统
WO2021186587A1 (ja) 送信局及び受信局

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070829

Termination date: 20160919

CF01 Termination of patent right due to non-payment of annual fee