JP2005341477A - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP2005341477A JP2005341477A JP2004160964A JP2004160964A JP2005341477A JP 2005341477 A JP2005341477 A JP 2005341477A JP 2004160964 A JP2004160964 A JP 2004160964A JP 2004160964 A JP2004160964 A JP 2004160964A JP 2005341477 A JP2005341477 A JP 2005341477A
- Authority
- JP
- Japan
- Prior art keywords
- attenuator
- amplifier
- circuit
- amplifier circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】 DCオフセットを抑制する増幅回路において、回路面積を増大することなく、直流に近い低周波成分まで増幅できる増幅回路を提供する。
【解決手段】 増幅回路100は、入力端子INより入力されたアナログ信号を減衰率Aで減衰する減衰器110と、減衰器の出力のうち直流成分を含む低い周波数帯域の信号のみ通過させるLPF(Low Path Filter)120と、入力電圧及び参照電圧として、それぞれ減衰器110の出力及びLPF120の出力が入力され、これらの差成分を増幅率Gで増幅する増幅器130により構成される。
【選択図】 図1
【解決手段】 増幅回路100は、入力端子INより入力されたアナログ信号を減衰率Aで減衰する減衰器110と、減衰器の出力のうち直流成分を含む低い周波数帯域の信号のみ通過させるLPF(Low Path Filter)120と、入力電圧及び参照電圧として、それぞれ減衰器110の出力及びLPF120の出力が入力され、これらの差成分を増幅率Gで増幅する増幅器130により構成される。
【選択図】 図1
Description
本発明は、例えば広帯域の無線通信システムの受信回路における、アナログ演算増幅回路に関するものである。
図14は従来のアナログ演算増幅回路を示す回路図である。この図において、OPはオペアンプ、R1は入力抵抗、R2は帰還抵抗である。このアナログ演算増幅回路は、入力電圧VINと参照電圧VREFとの差成分を増幅し、出力電圧VOUTを出力する反転増幅器を構成している。
ところで、このアナログ演算増幅回路を実際の回路に実装する場合、部品ばらつきなどによる回路の不揃いにより、入力電圧VINと参照電圧VREFそれぞれの直流成分の間に、DCオフセット電圧が発生する。この入力のDCオフセット電圧は、アナログ演算増幅回路によって増幅され、出力電圧VOUTのDCオフセット電圧となる。そして、これが後段の回路の動作点が所望の位置から外れてしまう大きな要因となりうる。
この問題を解決するために、図15のような増幅回路10が開示されている(例えば特許文献1の図1など)。増幅回路10では、反転増幅器12に入力される入力信号のDC成分をLPF(Low Path Filter)11により抽出し、参照電圧として反転増幅器12に入力している。これにより、反転増幅器12に入力される入力電圧と参照電圧との間のDCオフセット電圧がほとんど発生しないため、出力電圧のDCオフセット電圧を抑制することができる。
特開2002−76795号公報
しかしながら、図15のようは回路では、LPF11がDC成分だけでなく、低周波帯域の信号も通過させるため、これらを含む信号が反転増幅器12の参照電圧として入力される。そして、入力電圧とこの参照電圧が互いにキャンセルしあい、この増幅回路は図16のような利得−周波数特性を持つ。すなわち、この増幅回路の利得−周波数特性では、次の式で表される極ωpとゼロ点ωzが発生し、極ωp以下の周波数の信号は増幅できない。
ωp = 1/(R1・C0)・・・(1)
ωz = R2/(R1・R3・C0)・・・(2)
したがって、図15の増幅回路では、増幅可能な信号帯域幅が狭くなるという問題が発生する。また、式(1)・(2)からも分かるように、信号帯域幅を広げるためにはLPF11のRC積(R1・C0)を大きくすればよいが、特にキャパシタの容量C0を大きくすることはLPFの回路面積の増大につながり、製造コストが増えるといった問題が生じる。
ωz = R2/(R1・R3・C0)・・・(2)
したがって、図15の増幅回路では、増幅可能な信号帯域幅が狭くなるという問題が発生する。また、式(1)・(2)からも分かるように、信号帯域幅を広げるためにはLPF11のRC積(R1・C0)を大きくすればよいが、特にキャパシタの容量C0を大きくすることはLPFの回路面積の増大につながり、製造コストが増えるといった問題が生じる。
本発明はこうした課題に鑑みてなされたものであり、その目的は、DCオフセットを抑制する増幅回路において、回路面積を増大することなく、直流に近い低周波成分まで増幅できる増幅回路を提供することを目的としている。
本発明のある態様は、増幅回路に関する。この回路は、入力された信号を減衰する減衰器と、この減衰器の出力信号のうち直流成分と、所定の周波数よりも低い周波数成分を通過させる低周波帯域通過素子と、第1と第2の入力端子を備え、それぞれの入力端子に入力された信号の差分信号を増幅する増幅器と、を具備し、前記増幅器の第1の入力端子には前記減衰器の出力信号が入力され、前記増幅器の第2の入力端子には前記低周波帯域通過素子の出力信号が入力されることを特徴とする。
ここで「低周波帯域通過素子」は、例えばローパスフィルタであってよい。また、「所定の周波数」は任意の大きさであってよいが、例えば、入力された信号の周波数帯域の下限値以下としてもよい。より具体的には、信号の帯域幅が200kHz〜800kHzとなる通信システムの場合、所定の周波数は200kHz以下の値としてもよい。また、信号の帯域幅が1.0MHz〜1.8MHzとなる通信システムの場合、所定の周波数は1.0MHz以下の値としてもよい。
この態様によれば、増幅回路の利得−周波数特性に表れる極とゼロ点が、増幅器の増幅率と減衰器の減衰率によって決まる。そして、極とゼロ点を小さくするには、増幅器の増幅率と減衰器の減衰率を大きくすればよいため、低周波帯域通過素子の回路面積を増大することなく、直流に近い低周波成分まで増幅することが可能となる。
なお、この態様は、前記減衰器の減衰率と前記増幅器の増幅率のうち少なくとも一方が可変であってよい。これにより、増幅回路全体の利得や、極、ゼロ点を自由に変更することが出来る。
また、前記減衰器の減衰率と前記増幅器の増幅率が、増幅回路全体の利得がほぼ一定となるように連動して変更されてもよい。これにより、回路全体の利得をほぼ一定にしたまま、極とゼロ点を変更することが可能となる。
また、一端が前記減衰器の出力端子に接続され、他端が接地された第2の抵抗をさらに備えてもよく、更に、この第2の抵抗の抵抗値が可変であってもよい。これにより、増幅回路の出力DC電位が、入力DC電位を第1の抵抗と第2の抵抗で分圧したものとなるため、増幅回路の前後に接続される回路のDC電位が異なる場合に、DC電圧変換回路を設けることなく、接続することが可能である。さらに、第2の抵抗の抵抗値を可変とした場合、IC(Integrated Circuit)などに増幅回路を実装した後も、出力DC電位を自由に変更することが可能となり、増幅回路の後段に様々な仕様の回路を容易に接続することができる。
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、DCオフセットを抑制する増幅回路において、回路面積を増大することなく、直流に近い低周波成分まで増幅することが可能である。
以下、本発明の好適な実施例1〜4をもとに説明する。これらの実施例は、アナログ信号を増幅するアナログ演算増幅回路に関する。
(実施例1)
図1は、本発明の実施例1に係る増幅回路100の構成図である。増幅回路100は、入力端子INから入力されたアナログ信号を増幅し、増幅した信号を出力端子OUTより出力する。増幅回路100は、入力端子INより入力されたアナログ信号を減衰率Aで減衰する減衰器110と、減衰器の出力のうち直流成分を含む低い周波数帯域の信号のみ通過させるLPF(Low Path Filter)120と、入力電圧及び参照電圧として、それぞれ減衰器110の出力及びLPF120の出力が入力され、これらの差成分を増幅率Gで増幅する増幅器130により構成され、増幅器130の出力が増幅回路100の出力として出力端子OUTより出力されている。
図1は、本発明の実施例1に係る増幅回路100の構成図である。増幅回路100は、入力端子INから入力されたアナログ信号を増幅し、増幅した信号を出力端子OUTより出力する。増幅回路100は、入力端子INより入力されたアナログ信号を減衰率Aで減衰する減衰器110と、減衰器の出力のうち直流成分を含む低い周波数帯域の信号のみ通過させるLPF(Low Path Filter)120と、入力電圧及び参照電圧として、それぞれ減衰器110の出力及びLPF120の出力が入力され、これらの差成分を増幅率Gで増幅する増幅器130により構成され、増幅器130の出力が増幅回路100の出力として出力端子OUTより出力されている。
この増幅回路100の伝達関数H(ω)、DC利得GDC及びAC利得GACは、次の式で表すことができる。
H(ω)=(j(ω/ωLPF)・G+1)/(j(ω/ωLPF)・(A+K)+1)・・・(3)
GDC=1・・・(4)
GAC=G/(A+K)・・・(5)
ここで、ωLPFはLPFの極、Kは減衰器とLPFの入出力インピーダンスの比で決定される定数である。式(3)より、増幅回路100の極ωpとゼロ点ωzは次のように求められる。
GDC=1・・・(4)
GAC=G/(A+K)・・・(5)
ここで、ωLPFはLPFの極、Kは減衰器とLPFの入出力インピーダンスの比で決定される定数である。式(3)より、増幅回路100の極ωpとゼロ点ωzは次のように求められる。
ωp=ωLPF/(A+K)・・・(6)
ωz=ωLPF/G・・・(7)
したがって、LPFの極ωLPFが大きくても、減衰器の減衰率Aと増幅器の増幅率Gを大きくすることにより、増幅回路全体の極ωpとゼロ点ωzを小さくすることができる。すなわち、回路面積を大きくすることなく、直流に近い低周波成分まで増幅することが可能となる。
ωz=ωLPF/G・・・(7)
したがって、LPFの極ωLPFが大きくても、減衰器の減衰率Aと増幅器の増幅率Gを大きくすることにより、増幅回路全体の極ωpとゼロ点ωzを小さくすることができる。すなわち、回路面積を大きくすることなく、直流に近い低周波成分まで増幅することが可能となる。
次に本実施例の、具体的な回路構成を示す。図2は減衰器110の基本構成を示した回路図である。図2のように、減衰器110は、一端がAC接地された抵抗分圧器によって構成される。図2に示した回路では、減衰率はR1とR2の比で決定される。なお、後述するように、図2に示した抵抗R2は減衰器110に接続された後段の回路の入力インピーダンスで代替してもよく、この場合、減衰器110は抵抗R1のみを実装して実現可能であるため、部品点数を削減でき、回路面積やコストの面で有利である。
図3は、本実施例の増幅回路100の具体例を示した回路図である。この具体例では、LPF120は抵抗R3とキャパシタC0により構成されたL型の1次元フィルタである。また、増幅器130はオペアンプOP、入力抵抗R4、帰還抵抗R5により構成された反転増幅器である。更に、減衰器110は1つの抵抗R1のみで構成されている。実際には、この抵抗R1と、抵抗R1に接続された後段の回路(LPF120及び増幅器130)の入力インピーダンスによって減衰器としての役割を果たす。減衰率は、LPF120を構成する抵抗R3が十分に大きい場合、(1+R1/R4)となる。また、増幅器130の増幅率はR5/R4である。したがって、抵抗R1、R4、R5の抵抗値を適宜決定し、増幅回路100に求められる利得の範囲内で減衰率及び増幅率を大きくすることにより、増幅回路100の極ωp及びゼロ点ωzを小さくすることができる。
図4の(a)(b)は、共に図3に示した本実施例1の具体例と、図15に示した従来例の利得−周波数特性を比較した図である。図4の(a)(b)の実線はどちらも図3に示した回路において、減衰器110の抵抗R1を8.5kΩ、LPF120の抵抗R3を100kΩ、キャパシタC0を10pF、反転増幅器130の入力抵抗R4を1kΩ、帰還抵抗R5を100kΩとした場合の、利得−周波数特性である。この時のすべての抵抗の総和は209.5kΩである。
一方、図4(a)の破線は、図15に示した回路において、LPF11の抵抗R1を100kΩ、キャパシタC0を10pF、反転増幅器12の入力抵抗R2を10kΩ、帰還抵抗R3を100kΩとした場合の、利得−周波数特性を示している。この時のすべての抵抗の総和は210kΩである。このように図4(a)では、図3と図15でほぼ同じ大きさの抵抗とキャパシタを使用しているが、図3の回路の極とゼロ点は、図15の回路の約1/10となっていることが分かる。
また、図4(b)の破線は、図4(a)の破線で示した図15の回路から、LPF11のキャパシタC0の容量を100pFにした場合の利得−周波数特性である。図4(b)では、実線と破線がほぼ重なっていることが分かる。すなわち、図3の回路と図15の回路の利得−周波数特性をほぼ同じにした場合、図3の回路のキャパシタの容量は、図15の1/10でよい。これより、図3の回路のほうが、少ない面積で直流に近い低周波成分まで増幅することが可能であることが分かる。
以上、本実施例1によれば、増幅回路全体の極及びゼロ点が、減衰器の減衰率と増幅器の増幅率によって決まり、この減衰率と増幅率を大きくすることにより、極及びゼロ点を小さくすることができる。したがって、従来例において、極及びゼロ点を小さくするために必要であったLPFのキャパシタの容量を大きくする必要がないため、回路規模の増大させることなく、直流に近い低周波成分まで増幅することが可能である。
なお、この具体例ではLPF120を図5(a)に示すL型の1次元フィルタとした場合の例を示したが、これに限らず、図5(b)のT型、図5(c)のπ型や、図5(d)のはしご型と呼ばれる高次フィルタ、或いは図5(e)の正帰還型2次元LPFなどで構成してもよく、直流成分を含む低い周波数帯域の信号を通過させる素子であればよい。また、増幅器130を図6(a)に示す反転増幅器とした場合の例を示したが、これに限らず、図6(b)の1次アクティブLPFや、これを変形した図6(c)のようなアクティブLPF、或いは図6(d)に示した多重帰還形のアクティブLPFなどで構成してもよい。すなわち、入力電圧と参照電圧の差成分が増幅されて出力される増幅器であればよい。
(実施例2)
図7は、本発明の実施例2に係る増幅回路100の構成図である。この構成は、図1に示した増幅回路100の構成と類似しているので、実施例2に特徴的な点のみを説明し、それ以外の説明は割愛する。
図7は、本発明の実施例2に係る増幅回路100の構成図である。この構成は、図1に示した増幅回路100の構成と類似しているので、実施例2に特徴的な点のみを説明し、それ以外の説明は割愛する。
本実施例2では、減衰器110の減衰率と増幅器130の増幅率が、それぞれ外部から入力される減衰率制御信号及び増幅率制御信号によって可変となっている。そして、これら減衰率と増幅率を調整することにより、増幅回路100全体の利得や、極・ゼロ点を仕様に合わせて変更することができる。
図8は、本実施例2の具体例を示した回路図である。この具体例では、図3に示した増幅回路100のうち、減衰器110の抵抗R1と、増幅器130の入力抵抗R4及び帰還抵抗R5を可変抵抗にしてある。その他の構成は図3と同一である。前述したように、図8に示した減衰器110の減衰率は抵抗R1とR4の比で、また増幅器130の増幅率は抵抗R4とR5の比で決まる。したがって、本具体例では、減衰率制御信号によって抵抗R1とR4の抵抗値を、また増幅率制御信号によって抵抗R4とR5の抵抗値を制御できるようになっている。そして、これらの3つの抵抗R1、R4、R5の抵抗値を、減衰率制御信号もしくは増幅率制御信号によって制御し、減衰率或いは増幅率を調整することで、増幅回路100全体の利得や、極・ゼロ点が変更される。
以上、本実施例2によれば、減衰器の減衰率と増幅器の増幅率を可変とすることにより、増幅回路全体の利得や極・ゼロ点を変更することができる。したがって、増幅回路がIC(Integrated Circuit)などで実装された後も、仕様に合わせて利得を調整したり、所望の信号帯域幅を得ることが可能である。
なお、本実施例2では、減衰器の減衰率と増幅器の増幅率をともに可変としたが、少なくともどちらか一方を可変としてもよい。
(実施例3)
図9は、本発明の実施例3に係る増幅回路100の構成図である。この構成は、図1に示した増幅回路100の構成と類似しているので、実施例3に特徴的な点のみを説明し、それ以外の説明は割愛する。
図9は、本発明の実施例3に係る増幅回路100の構成図である。この構成は、図1に示した増幅回路100の構成と類似しているので、実施例3に特徴的な点のみを説明し、それ以外の説明は割愛する。
本実施例3では、減衰器110の減衰率と増幅器130の増幅率が、外部から入力される減衰率・増幅率制御信号によって可変となっている。そして、減衰率・増幅率制御信号は、増幅回路100全体の利得がほぼ一定となるように、減衰率と増幅率を連動して調整する。これにより、増幅回路100全体の利得を一定に保ったまま、極・ゼロ点を仕様に合わせて変更することができる。
図10は、本実施例3の具体例を示した回路図である。この具体例では、図3に示した増幅回路100のうち、増幅器130の入力抵抗R4を可変抵抗にしてある。その他の構成は図3と同一である。前述したように、図10に示した減衰器110の減衰率は抵抗R1とR4の比で、また増幅器130の増幅率は抵抗R4とR5の比で決まっており、抵抗R4の抵抗値を調整すれば、増幅回路100全体の利得をほぼ一定に保ったまま、極とゼロ点を制御することができる。したがって、本具体例では、減衰率・増幅率制御信号によって抵抗R4の抵抗値を制御できるようになっている。
以上、本実施例3によれば、増幅回路全体の利得が一定となるように、減衰器の減衰率と増幅器の増幅率を連動して可変とすることにより、増幅回路全体の極・ゼロ点を変更することができる。したがって、増幅回路がIC(Integrated Circuit)などで実装された後も、利得を一定に保ったまま、仕様に合わせて所望の信号帯域幅を得ることが可能である。
(実施例4)
図11は、本発明の実施例4に係る増幅回路100の構成を示す回路図である。この構成は、図3に示した増幅回路100の構成と類似しているので、実施例4に特徴的な点のみを説明し、それ以外の説明は割愛する。
図11は、本発明の実施例4に係る増幅回路100の構成を示す回路図である。この構成は、図3に示した増幅回路100の構成と類似しているので、実施例4に特徴的な点のみを説明し、それ以外の説明は割愛する。
本実施例4では、抵抗R1で構成された減衰器110の出力側に、一端がDC接地された抵抗R2を設けている。すなわち、抵抗R1とR2によって、DC成分を分圧する分圧器が構成されている。したがって、増幅回路の入力DC電位は、この分圧器によって分圧され、出力DC電圧となる。これにより、増幅回路の前後に接続される回路のDC電位が異なる場合に、増幅回路の前段もしくは後段にDC電圧変換回路を設けることなく、これらの回路を接続することが可能である。
以上、本実施例4によれば、減衰器の出力側に一端をDC接地した抵抗を設け、DC分圧器を構成することにより、増幅回路の入出力におけるDC電位を変更することができる。
なお、本実施例4において、抵抗R2を可変としてもよい。図12は、この実施例4の変形例に係る増幅回路100の構成を示す回路図である。この構成は、図11に示した増幅回路100の抵抗R2を、外部より入力された出力DC電位制御信号によって、可変としたものである。その他の構成は図11と同一である。これにより、出力DC電位制御信号によってDC分圧器の分圧比が変更されるので、出力DC電位を様々に変更することが可能である。
以上、本実施例4の変形例によれば、IC(Integrated Circuit)などに増幅回路を実装した後も、出力DC電位を自由に変更することが可能となり、増幅回路の後段に様々な仕様の回路を容易に接続することができる。
なお、図11及び図12では、LPF120がL型の1次元フィルタにより、増幅器130が反転増幅器により構成された例を示したが、それに限るものではない。LPF120は、直流成分を含む低い周波数帯域の信号を通過させるLPFであればよく、また増幅器130は、入力電圧と参照電圧の差成分が増幅されて出力される増幅器であればよい。
以上、本発明を実施例1〜4をもとに説明した。これらの実施例は例示であり、それらの各構成要素の組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
例えば、実施例1〜4に示した増幅回路を通信システム用受信装置に組み込んだ場合も本発明の範疇である。図13は、通信システム用受信装置の概略図である。この受信装置は、アンテナ210と、アンテナ210で受信された高周波信号を増幅する高周波増幅回路220と、局部発振回路240と、局部発振回路240で生成された発振信号を入力し、高周波増幅回路220から出力された信号とミキシングしてベースバンド信号を取り出すミキサ回路230と、ミキサ回路230の出力から不要な周波数を取り除くローパスフィルタ250と、ローパスフィルタ250の出力を所望のレベルまで増幅するベースバンド増幅回路260と、ベースバンド増幅回路の出力をA/D変換した後、元のデータに復調するA/D変換及び復調回路270を含む。
そして、ベースバンド増幅回路260として、実施例1〜4に示した増幅回路を組み込むことにより、実装面積を大きくすることなく、A/D変換及び復調回路270の動作点が所望の位置から外れることを防止することが可能である。
100 増幅回路
110 減衰器
120 LPF
130 増幅器
110 減衰器
120 LPF
130 増幅器
Claims (6)
- 入力された信号を減衰する減衰器と、
この減衰器の出力信号のうち直流成分と、所定の周波数よりも低い周波数成分を通過させる低周波帯域通過素子と、
第1と第2の入力端子を備え、それぞれの入力端子に入力された信号の差分信号を増幅する増幅器と、
を具備した増幅回路において、
前記増幅器の第1の入力端子には前記減衰器の出力信号が入力され、前記増幅器の第2の入力端子には前記低周波帯域通過素子の出力信号が入力されることを特徴とする増幅回路。 - 前記減衰器は、一端を減衰器の入力端子に、他端を減衰器の出力端子に接続された第1の抵抗を備え、少なくとも前記第1の抵抗と前記減衰器の出力端子に接続された回路の入力インピーダンスが前記減衰器の減衰率を定める要因となることを特徴とする請求項1に記載の増幅回路。
- 前記減衰器の減衰率と前記増幅器の増幅率のうち少なくとも一方が可変であることを特徴とする請求項1又は2に記載の増幅回路。
- 前記減衰器の減衰率と前記増幅器の増幅率が、増幅回路全体の利得がほぼ一定となるように連動して変更されることを特徴とする請求項3に記載の増幅回路。
- 一端が前記減衰器の出力端子に接続され、他端が接地された第2の抵抗をさらに備えたことを特徴とする請求項1〜4のいずれかに記載の増幅回路。
- 前記第2の抵抗の抵抗値が可変であることを特徴とする請求項5に記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004160964A JP2005341477A (ja) | 2004-05-31 | 2004-05-31 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004160964A JP2005341477A (ja) | 2004-05-31 | 2004-05-31 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005341477A true JP2005341477A (ja) | 2005-12-08 |
Family
ID=35494487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004160964A Withdrawn JP2005341477A (ja) | 2004-05-31 | 2004-05-31 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005341477A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009124476A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 増幅装置 |
-
2004
- 2004-05-31 JP JP2004160964A patent/JP2005341477A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009124476A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 増幅装置 |
US8023911B2 (en) | 2007-11-15 | 2011-09-20 | Kabushiki Kaisha Toshiba | Amplifying device and radio |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4922649B2 (ja) | フィルタの調整回路 | |
US20040080366A1 (en) | Variable gain amplifier | |
US8254598B2 (en) | Programmable integrated microphone interface circuit | |
EP2937996B1 (en) | Low pass filter with common-mode noise reduction | |
JP2007184895A (ja) | 増幅器および信号増幅方法 | |
JP2009253814A (ja) | フィルタ回路及び受信装置 | |
JP2009065511A (ja) | 増幅回路及び通信機 | |
US9013234B2 (en) | Transconductance adjustment circuit, circuit device, and electronic apparatus | |
US8368461B2 (en) | Second-order low-pass filter | |
JP2019041155A (ja) | Ota回路及びフィルタ | |
US7880536B2 (en) | Simplified sallen-key low-pass filter circuit | |
JP2007019908A (ja) | フィルタ回路 | |
JPH10150328A (ja) | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 | |
JP2005341477A (ja) | 増幅回路 | |
JP5375680B2 (ja) | 単相差動変換器 | |
US20140247089A1 (en) | Two Stage Source-Follower Based Filter | |
US7345527B2 (en) | Ultra wideband filter based on a pair of cross-coupled transistors | |
WO2004040755A1 (ja) | フィルタ回路及び無線装置 | |
US6657483B1 (en) | Adjusting the trans-conductance of a filter | |
KR100755614B1 (ko) | 직류 옵셋 상쇄 회로 및 이를 이용한 프로그래머블 이득 증폭기 | |
CN114944830B (zh) | 一种滤波电路 | |
JP4761851B2 (ja) | 帰還形信号処理回路 | |
JP2008306448A (ja) | 損失補償回路 | |
JP2005286778A (ja) | フィルタ | |
US6816005B2 (en) | All pass filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090731 |