JP2005340303A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 バンプ電極の脱落した不良品を顧客へ出荷することを低減できる半導体装置の製造方法を提供する。
【解決手段】 まず、半導体基板に複数のバンプ電極を形成した後（Ｓ１０１〜Ｓ１０６）、水と窒素ガスの混合物をノズルから勢いよく噴射する。すなわち、霧状になった水を勢いよく複数のバンプ電極に噴きつける（ミストジェット方式）（Ｓ１０７）。これにより、接着力が弱く脱落不良となりやすいバンプ電極を加速的に除去する。続いて、半導体基板に形成されたバンプ電極の有無について自動外観検査装置を使用して検査する（Ｓ１０８）。その後、プローブ検査（Ｓ１０９）および半導体基板の裏面研削（バックグラインド）を行う（Ｓ１１０）。そして、半導体基板をダイシングによりチップに個片化した後（Ｓ１１１）、良品だけをトレイに格納して（Ｓ１１２）出荷する（Ｓ１１３）。
【選択図】 図１

Description

本発明は、半導体装置の製造技術に関し、特に、バンプ電極を形成する半導体装置の製造に適用して有効な技術に関するものである。

特開２００３−３０９１３９号公報（特許文献１）には、半導体基板にバンプ電極を形成した後、洗浄工程によってバンプ電極を形成した半導体基板を洗浄し、その後、半導体基板に形成したバンプ電極の不良の有無について外観検査を行う技術が開示されている。

また、特開２０００−０３１１８５号公報（特許文献２）には、以下に示す技術が開示されている。すなわち、半導体基板にバンプ電極した後、このバンプ電極にフラックスあるいは保護膜を形成する。そして、バンプ電極にフラックスあるいは保護膜をつけた状態でバックグラインド用テープを貼り付け、バンプ電極形成面とは反対側の面（半導体基板の裏面）を研削する。続いて、バックグラインド用テープを引き剥がした後、フラックスを除去するために洗浄する。その後、検査工程を実施する技術が開示されている。
特開２００３−３０９１３９号公報（第４頁、図１） 特開２０００−０３１１８５号公報（第３頁、図１）

近年、携帯電話機などの表示部にＬＣＤ（Liquid Crystal Display）が使用されている。このＬＣＤを駆動するためにはＬＣＤドライバと呼ばれるＬＣＤ駆動用の半導体装置が必要であるが、このＬＣＤドライバは、ＬＣＤに直接実装される。したがって、ＬＣＤドライバの製造メーカは、樹脂封止をせずに半導体チップの状態でＬＣＤドライバを顧客に提供している。

このＬＣＤドライバは、例えば以下に示すようにして製造される。すなわち、半導体基板上に複数のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を形成した後、複数のＭＩＳＦＥＴを接続するための配線を多層にわたって形成する。そして、最上層配線上にバンプ電極を形成する。続いて、形成したバンプ電極を介してＬＣＤドライバの電気的特性検査（プローブ検査）を行った後、バンプ電極上にバックグラインド用の粘着性テープを貼り付けて、バンプ電極を保護する。次に、半導体基板の裏面（バンプ電極形成面とは反対側の面）を研削して半導体基板を所定の厚さにする。そして、バンプ電極に貼り付けた粘着性テープを引き剥がす。続いて、ダイシングにより半導体基板を個々のチップに切り分けた後、このチップをトレイに格納して出荷する。

このようにして完成したＬＣＤドライバが出荷されるが、ＬＣＤドライバの中にはバンプ電極の一部が脱落してしまっているものが混入する場合がある。このため、ＬＣＤドライバの製造工程中に自動外観検査装置（ＡＶＩ：Auto Visual Inspection）を導入して、バンプ電極の脱落を発見し、ＬＣＤドライバを出荷する前の段階で不良品として処理するようにしている。この自動外観検査装置による外観検査は、バンプ電極を形成した後で、かつプローブ検査を行う前に実施されている。

ところが、自動外観検査装置による検査工程の導入によってバンプ電極の脱落不良は、減少したもののゼロにはならなかった。そこで、自動外観検査装置による検査を行ったにもかかわらず、バンプ電極の脱落した不良品が出荷されることを調査した結果、自動外観検査装置による検査を実施した後の工程で、バンプ電極の脱落が発生していることが判明した。すなわち、自動外観検査装置による検査工程の後には、プローブ検査を経て、半導体基板の裏面を研削する工程がある。この裏面研削工程では、半導体基板の表面に形成されたバンプ電極を保護するため、バンプ電極上に粘着性テープを貼った後、半導体基板の裏面の研削が実施される。そして、半導体基板の裏面研削が終了すると、バンプ電極上に貼られている粘着性テープを引き剥がすことが行われる。この粘着性テープを引き剥がすときに、接合の弱いバンプ電極が半導体基板から脱落していた。

本発明の目的は、バンプ電極の脱落した不良品を顧客へ出荷することを低減できる半導体装置の製造方法を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、（ａ）半導体基板に複数のバンプ電極を形成する工程と、（ｂ）前記（ａ）工程後、前記複数のバンプ電極のうち、不良バンプ電極の脱落を加速する工程と、（ｃ）前記（ｂ）工程後、前記複数のバンプ電極の有無を検査する工程とを備えるものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

バンプ電極の脱落した不良品を顧客へ出荷することを低減できる。すなわち、顧客へ出荷する製品の信頼性を向上できる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本実施の形態１における半導体装置の製造工程の流れを示したフローチャートである。このフローチャートは、半導体基板上にＭＩＳＦＥＴおよび多層配線を形成した後に行われるバンプ電極の形成およびその後の工程を説明した図である。すなわち、図１は、半導体基板上に表面保護膜（パッシベーション膜）を形成し、最上層配線上に形成されている表面保護膜を除去して最上層配線の上部を開口した後の工程について説明した図である。

図２から図１５は本実施の形態１における半導体装置の製造工程を示した断面図である。まず、図２を参照しながら、半導体基板１上にＭＩＳＦＥＴＱ₁、Ｑ₂および配線を形成する工程について簡単に説明する。

図２に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有する半導体基板１を用意する。この半導体基板１は、例えばｐ型の単結晶シリコンよりなり、その主面には、素子分離領域２が形成されている。素子分離領域２は、酸化シリコンよりなり、例えばＳＴＩ（Shallow Trench Isolation）法やＬＯＣＯＳ（Local Oxidization Of Silicon）などによって形成される。

次に、半導体基板１に形成された素子分離領域２によって分けられた活性領域、すなわちｎチャネル型のＭＩＳＦＥＴＱ₁を形成する領域にｐ型ウェル３を形成する。ｐ型ウェル３は、例えばイオン注入法により、ボロン（Ｂ）やフッ化ボロン（ＢＦ₂）を導入することによって形成される。同様に、ｐチャネル型のＭＩＳＦＥＴＱ₂を形成する領域にｎ型ウェル４を形成する。ｎ型ウェル４は、例えばイオン注入法により、リン（Ｐ）や砒素（Ａｓ）を導入することによって形成される。

続いて、半導体基板１上に、ゲート絶縁膜５を形成する。ゲート絶縁膜５は、例えば薄い酸化シリコン膜からなり、例えば熱酸化法を使用して形成することができる。

そして、ゲート絶縁膜５上に、ゲート電極７ａ、７ｂを形成する。ゲート電極７ａ、７ｂは、以下のようにして形成される。まず、半導体基板１のゲート絶縁膜５上にポリシリコン膜６を形成した後、フォトリソグラフィ技術およびエッチング技術を使用してポリシリコン膜６をパターニングすることにより、ポリシリコン膜６よりなるゲート電極７ａ、７ｂを形成する。

次に、ゲート電極７ａの両側の領域に半導体領域である低濃度ｎ型不純物拡散領域８、９を形成する。低濃度ｎ型不純物拡散領域８、９は、例えばイオン注入法を使用してリンなどのｎ型不純物をｐ型ウェル３内に導入することによって形成される。同様に、ゲート電極７ｂの両側の領域に半導体領域である低濃度ｐ型不純物拡散領域１０、１１を形成する。低濃度ｐ型不純物拡散領域１０、１１は、例えばイオン注入法を使用してボロンやフッ化ボロンなどのｐ型不純物をｎ型ウェル４内に導入することによって形成される。

続いて、ゲート電極７ａ、７ｂの側壁にサイドウォール１２を形成する。サイドウォール１２は、半導体基板１上に例えばＣＶＤ法を使用して酸化シリコン膜を堆積し、堆積した酸化シリコン膜を異方性エッチングすることにより形成することができる。

サイドウォール１２を形成した後、ゲート電極７ａの両側の領域に高濃度ｎ型不純物拡散領域１３、１４を形成する。高濃度ｎ型不純物拡散領域１３、１４は、例えばイオン注入法を使用して、リンなどのｎ型不純物を導入することによって形成することができる。高濃度ｎ型不純物拡散領域１３、１４は、前述した低濃度ｎ型不純物拡散領域８、９よりも不純物濃度が高くなっている。同様にして、ゲート電極７ｂの両側の領域に高濃度ｐ型不純物拡散領域１５、１６を形成する。高濃度ｐ型不純物拡散領域１５、１６は、例えばイオン注入法を使用して、ボロンやフッ化ボロンなどのｐ型不純物を導入することによって形成することができる。この高濃度ｐ型不純物拡散領域１５、１６には、低濃度ｐ型不純物拡散領域１０、１１よりも高濃度にｐ型不純物が導入されている。

次に、高濃度ｎ型不純物拡散領域１３、１４および高濃度ｐ型不純物拡散領域１５、１６の表面を露出させた後、半導体基板１上に例えばＣＶＤ法を使用してコバルト（Ｃｏ）膜を堆積させる。そして、熱処理を施すことによって、コバルトシリサイド膜１７を形成する。これにより、ポリシリコン膜６とコバルトシリサイド膜１７よりなるゲート電極７ａ、７ｂを形成することができる。また、高濃度ｎ型不純物拡散領域１３、１４および高濃度ｐ型不純物拡散領域１５、１６にコバルトシリサイド膜１７を形成することができる。したがって、ゲート電極７ａ、７ｂを低抵抗化することができるとともに、高濃度ｎ型不純物拡散領域１３、１４および高濃度ｐ型不純物拡散領域１５、１６のシート抵抗を低抵抗化することができる。その後、未反応のコバルト膜は除去される。

このようにして、ｎチャネル型のＭＩＳＦＥＴＱ₁およびｐチャネル型のＭＩＳＦＥＴＱ₂を形成することができる。

続いて、配線工程について説明する。半導体基板１上に、例えばＣＶＤ法を使用して層間絶縁膜となる絶縁膜１８を堆積する。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜１８を貫通するコンタクトホール１９を形成する。コンタクトホール１９の底部では、高濃度ｎ型不純物拡散領域１３、１４および高濃度ｐ型不純物拡散領域１５、１６に形成されたコバルトシリサイド膜１７が露出される。

次に、コンタクトホール１９内にチタン／窒化チタン膜２０ａおよびタングステン膜２０ｂを埋め込んだプラグ２１を形成する。プラグ２１は、例えば以下のようにして形成することができる。まず、コンタクトホール１９内を含む絶縁膜１８上に、例えばスパッタリング法を使用して、チタン／窒化チタン膜２０ａを形成した後、例えばＣＶＤ法を使用してタングステン膜２０ｂをコンタクトホール１９内に埋め込むように形成する。そして、絶縁膜１８上に形成された不要なチタン／窒化チタン膜２０ａおよびタングステン膜２０ｂをＣＭＰ法やエッチバック法を使用して除去することにより、プラグ２１を形成する。

続いて、プラグ２１を形成した絶縁膜１８上にチタン／窒化チタン膜２２ａ、アルミニウム膜２２ｂ、チタン／窒化チタン膜２２ｃを順次形成する。これらの膜は、例えばスパッタリング法を使用して形成することができる。そして、フォトリソグラフィ技術およびエッチング技術を使用して、チタン／窒化チタン膜２２ａ、アルミニウム膜２２ｂおよびチタン／窒化チタン膜２２ｃをパターニングすることにより、配線２３を形成する。この配線工程を繰り返すことにより、多層配線を形成することができる。

次に、多層配線のうち最上層配線を形成する工程について説明する。図３に示すように、半導体基板１上に絶縁膜３０を形成する。絶縁膜３０は、例えば酸化シリコン膜よりなり、例えばＣＶＤ法を使用して形成することができる。ここで、図３以降においては、半導体基板１上に形成されたＭＩＳＦＥＴＱ₁、Ｑ₂および最上層配線より下層に形成される配線については、図示を省略している。

続いて、絶縁膜３０上に例えばスパッタリング法を使用してアルミニウム膜を形成した後、フォトリソグラフィ技術およびエッチング技術を使用してアルミニウム膜をパターニングすることにより、最上層配線となる配線３１ａ〜配線３１ｄを形成する。

次に、絶縁膜３０および配線３１ａ〜配線３１ｄ上に表面保護膜３２を形成する。表面保護膜３２は、例えば窒化シリコン膜を絶縁膜３０および配線３１ａ〜配線３１ｄ上にプラズマＣＶＤ法を使用して形成することができる。そして、図４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜３２に開口部を形成する。すなわち、配線３１ａ〜配線３１ｄの上部に形成されている表面保護膜３２を除去して、配線３１ａ〜３１ｄを露出させる。

次の工程から以降の工程については図１のフローチャートにも記載しているため、図１も参照しながら説明する。

図５に示すように、表面保護膜３２および露出している配線３１ａ〜配線３１ｄ上にＵＢＭ（Under Bump Metal）膜（電極下地膜）３３を形成する（図１のＳ１０１）。ＵＢＭ膜３３は、例えばパラジウム膜とチタン膜の積層膜やチタンタングステン膜と金膜の積層膜から形成され、例えばスパッタリング法によって形成できる。ＵＢＭ膜３３として、パラジウム膜とチタン膜の積層膜を使用すると、ＵＢＭ膜３３の密着性が向上し、ＵＢＭ膜３３が下地膜から剥がれにくくなる。

ここで、ＵＢＭ膜３３は、配線３１ａ〜配線３１ｄ上に形成されるが、配線３１ａ〜配線３１ｄは主としてアルミニウム膜から形成されている。アルミニウム膜は酸化されやすいため、配線３１ａ〜配線３１ｄの表面には酸化アルミニウム膜が形成されていると考えられる。配線３１ａ〜配線３１ｄの表面に酸化アルミニウム膜が形成されていると、配線３１ａ〜配線３１ｄとＵＢＭ膜３３との密着性が低下するため、ＵＢＭ膜３３を形成する前に通常、スパッタエッチング法などを使用して、酸化アルミニウム膜を除去している。

しかし、スパッタエッチング法で異常放電などが生じると接着性が低下する。例えば、異常放電により配線３１ｂとＵＢＭ膜３３との接着性が低下しているとする。

次に、ＵＢＭ膜３３上にレジスト膜３４を塗布した後、このレジスト膜３４に対して露光・現像することにより、レジスト膜３４をパターニングする（図１のＳ１０２）。パターニングは、図６に示すように、配線３１ａ〜配線３１ｄの上部を開口するように行われる。ここで、レジスト膜３４の開口部には、後述する工程で金膜を埋め込んでバンプ電極を形成するため、形成するバンプ電極の高さに合わせてレジスト膜３４の膜厚が決定される。

続いて、図７に示すように、レジスト膜３４の開口部を埋め込むように金膜３５を形成する。金膜３５は、例えば、ＵＢＭ膜３３を電極とした電界めっき法を使用することにより形成することができる（図１のＳ１０３）。そして、図８に示すように、パターニングしたレジスト膜３４を除去する（図１のＳ１０４）。このとき、レジスト膜３４の下層に形成されているＵＢＭ膜３３が露出する。

次に、図９に示すように、金膜３５をマスクとして、露出したＵＢＭ膜３３をエッチングにより除去することで（図１のＳ１０５）、配線３１ａ〜配線３１ｄ上にバンプ電極３６ａ〜バンプ電極３６ｄを形成する。このようにして、ＵＢＭ膜３３と金膜３５よりなるバンプ電極３６ａ〜バンプ電極３６ｄが形成される。

ここで、露出したＵＢＭ膜３３をエッチングする際、上部に金膜３５が形成されているＵＢＭ膜３３は、露出していないため通常エッチングされない。しかし、上部に金膜３５が形成されているＵＢＭ膜３３においても、両側の側面からエッチング液がしみこみＵＢＭ膜３３がエッチングされてしまうことがある。このようにエッチング液がしみこみＵＢＭ膜３３がエッチングされたバンプ電極として、例えば配線３１ｃ上に形成されたバンプ電極３６ｃがある。バンプ電極３６ｃにおいては、側面からＵＢＭ膜３３がエッチングされているため、図９に示すように、バンプ電極３６ｃの中心部のわずかな領域にしかＵＢＭ膜３３が残っていない。したがって、配線３１ｃとバンプ電極３６ｃとの接着力はＵＢＭ膜３３がエッチングされない場合に比べて弱くなっている。

また、バンプ電極３６ｂにおいては、上述したようにスパッタエッチング法の異常放電により、配線３１ｂとＵＢＭ膜３３との接着性が低下している。したがって、配線３１ｂとバンプ電極３６ｂとの接着力は正常な場合に比べて弱くなっている。

次に、半導体基板１に熱処理（アニール）を施すことにより、バンプ電極３６ａ〜バンプ電極３６ｄを構成する金膜３５を安定した結晶にする（図１のＳ１０６）。

そして、図１０に示すように、半導体基板１のバンプ電極形成面にノズル３７より水（Ｈ₂Ｏ）と窒素ガス（Ｎ₂）の混合物を噴射する（図１のＳ１０７）。すなわち、水と窒素ガスを同時に噴射することにより霧状になった水を勢いよくバンプ電極３６ａ〜バンプ電極３６ｄに噴きつける。このように、ミストジェット方式を用いて、水と窒素ガスの混合物をバンプ電極３６ａ〜バンプ電極３６ｄに噴射することにより、図１１に示すように、接着力が弱く脱落不良となりやすいバンプ電極３６ｂおよびバンプ電極３６ｃを加速的に除去することができる。ミストジェット方式とは、液体と気体の混合物を同時に噴射することにより液体を霧状にして被対象物に噴射する方式をいう。このミストジェット方式によれば、正常なバンプ電極３６ａ、３６ｄに影響を与えず、接着力の弱いバンプ３６ｂ、３６ｃだけを除去することができる。

水と窒素ガスの混合物を使用するミストジェット方式によれば、噴射強度の調整幅が広いので、脱落不良となる可能性のある接着力の弱いバンプ電極３６ｂおよびバンプ電極３６ｃだけを除去し、正常なバンプ電極３６ａおよびバンプ電極３６ｄを残すように噴射強度を調整することが容易となる。

本実施の形態１では、水と窒素ガスの混合物を使用したミストジェット方式について説明したが、これに限らず、水と窒素ガスの混合物以外の液体と気体の混合物を使用してもよい。また、液体と気体との混合物を使用したミストジェット方式だけでなく、液体、気体あるいは粒径の小さな固体を噴射することによって、脱落不良となる可能性のある接着力の弱いバンプ電極だけを除去してもよい。なお、粒径の小さな固体を噴射することによって、バンプ電極に引き剥がし力を付加する方法においては、引き剥がし力が個々のバンプ電極に独立して印加されるように、固体の粒径は、バンプ電極の直径、あるいはバンプ電極同士の間隔よりも小さいものを用いることが好ましい。

本実施の形態１では、接着力が弱く脱落不良となりやすいバンプ電極を除去することを主目的として、水と窒素ガスの混合物をバンプ電極に噴き付けたが、水と窒素ガスの混合物をバンプ電極に噴き付けることにより、半導体基板１のバンプ電極形成面にある異物を除去できる。すなわち、半導体基板１のバンプ電極形成面の洗浄も同時に行える利点がある。

次に、図１２に接着力が弱く脱落不良となりやすいバンプ電極３６ｂおよびバンプ電極３６ｃを除去した後の様子を示す。図１２に示すように、スパッタエッチング法の異常放電により接着性が低下しているバンプ電極３６ｂと、ＵＢＭ膜３３のエッチングにより配線３１ｃとの接着力が低下しているバンプ電極３６ｃだけが、水と窒素ガスの混合物の噴射（ミストジェット方式）により除去されていることがわかる。

続いて、半導体基板１に形成されたバンプ電極の有無について外観検査を行う（図１のＳ１０８）。この外観検査は、自動外観検査装置（ＡＶＩ：Auto Visual Inspection）を使用して行われる。ここで、半導体基板１のチップ領域に形成された半導体装置のうち、バンプ電極３６ｂおよびバンプ電極３６ｃが脱落しているものは、不良品として処理される。このように、自動外観検査装置による検査工程（ＡＶＩ検査）の前に、脱落不良となる可能性の高いバンプ電極を加速的に除去する工程を設けることにより、外観検査工程において、脱落不良となりやすいバンプ電極を有する半導体装置を不良品として処理することができる。すなわち、バンプ電極の脱落不良が自動外観検査装置による検査工程の後に生ずると、バンプ電極の無い不良品が製品として出荷されてしまい、製品の品質の低下が生じる。しかし、本実施の形態１では、自動外観検査装置による検査工程の前に、脱落しやすいバンプ電極を加速的に除去する工程を設けることにより、脱落不良となりやすいバンプ電極を有する半導体装置を自動外観検査装置で不良品として処理することができる。したがって、本実施の形態１によれば、出荷される製品の品質を向上させることができる。

ここで、先行技術文献（特開２００３−３０９１３９号公報）には、バンプ電極を形成した後、洗浄工程を実施し、その後外観検査工程を実施する技術が開示されている。しかし、洗浄工程において、不良バンプ電極を除去するという目的は記載されていない。おそらく、この先行技術の洗浄工程は、半田リフロー後のフラックスを除去する目的のものと考えられ、例えば静水槽中に浸す、あるいはアルコールに浸すことによって洗浄することも可能である。このような工程においては、接着力が弱く脱落不良を起しやすい不良バンプ電極を剥がすという本発明の目的は達成されない。本実施の形態１では、ノズル３７から勢いよく気体／液体あるいは気体と液体の混合物もしくは粒径の小さな固体を噴射することにより、個々のバンプ電極に所望の引き剥がし力を発生させて、接着力が弱く脱落不良を起しやすい不良バンプ電極を加速的に剥がし、その後自動外観検査装置で検査を行うことを一つの特徴とするものである。

次に、半導体基板１に形成されたバンプ電極にプローブ（探針）を接触させて、半導体装置の電気的特性検査を行う（図１のＳ１０９）。そして、半導体基板１の裏面を研削する（バックグラインド）（図１のＳ１１０）。半導体基板１の裏面研削は以下のようにして行われる。すなわち、図１３に示すように、半導体基板１のバンプ電極形成面に粘着性シート３８を貼り付ける。この粘着性シート３８は、バンプ電極を保護するために設けられている。続いて、図１４に示すように、粘着性シート３８を貼り付けたバンプ電極形成面を下側にして、半導体基板１の裏面を研磨機３９によって研削する。そして、研磨機３９による研削が終了すると、図１５に示すように、バンプ電極形成面に貼り付けられていた粘着性シート３８を剥がす。このとき、従来の工程では、接着性が低下して脱落しやすいバンプ電極が粘着性シート３８に貼りついて半導体基板１から脱落する不具合が生じていた。つまり、従来の工程では、本実施の形態１のように自動外観検査装置による検査工程の前に、接着力の弱いバンプ電極を加速的に除去する工程が存在しない。したがって、自動外観検査装置による検査では、バンプ電極が存在するため良品と判断されるが、その後の裏面研削工程において、接着力が弱いため粘着性シート３８を引き剥がす際に半導体基板１からバンプ電極がとれてしまう。このような場合、バンプ電極が無い製品が出荷されてしまい、製品の品質が低下してしまう。

一方、本実施の形態１では、自動外観検査装置による検査工程の前に、接着力の弱いバンプ電極を加速的に除去している。このため、この工程で除去されないバンプ電極は正常で接着力が高いものである。したがって、その後の裏面研削工程における粘着性シート３８の引き剥がしによってバンプ電極が脱落することを低減できる。以上より、本実施の形態１によれば、自動外観検査装置による検査工程で良品と判断された半導体装置が、その後の工程でバンプ電極が脱落して不良品となることを防止することができる。

次に、半導体基板１をダイシングして個々のチップに切り分ける（図１のＳ１１１）。ここで、自動外観検査装置で不良とされた半導体装置が形成されているチップは不良品として除外される。そして、良品のチップだけが、トレイへ格納され（図１のＳ１１２）、出荷される（図１のＳ１１３）。

なお、個々のチップに切り分けた後に、チップの外観検査を実施することも可能であるが、自動外観検査装置による検査工程で良品と判断された半導体装置が、その後の工程でバンプ電極が脱落して不良品となることを防止できるので、作業負担の軽減を図ることができる。

（実施の形態２）
前記実施の形態１では、接着力の弱いバンプ電極を加速的に除去する手段として、水と窒素ガスの混合物をバンプ電極に噴き付けるミストジェット方式を使用したが、本実施の形態２では、接着力の弱いバンプ電極を加速的に除去する手段として、粘着性シートを使用する例について説明する。

図１６は、本実施の形態２における半導体装置の製造方法の流れを示したフローチャートである。図１６は、前記実施の形態１における半導体装置の製造方法の流れ（フローチャート）を示した図１とほぼ同様であるため、主に異なる工程について説明する。

図１６において、Ｓ２０１〜Ｓ２０６までは前記実施の形態１と同様であり、これらの工程を経ることで図１７に示すように、半導体基板１上にバンプ電極３６ａ〜バンプ電極３６ｄを形成することができる。続いて、半導体基板１のバンプ電極形成面上に粘着性シート４０を貼り付ける（図１６のＳ２０７）。そして、図１８に示すように、半導体基板１のバンプ電極形成面上に貼り付けられた粘着性シート４０を引き剥がす（図１６のＳ２０８）。このとき、接着力が弱く脱落不良となりやすいバンプ電極３６ｂとバンプ電極３６ｃは、粘着性シート４０の粘着力によって、半導体基板１から剥がれて粘着性シート４０に貼り付く。一方、正常なバンプ電極３６ａとバンプ電極３６ｄは接着力が強いため、半導体基板１から剥がれない。

このようにして、接着力が弱く脱落不良となりやすいバンプ電極３６ｂとバンプ電極３６ｃだけを加速的に除去することができる。なお、粘着性シート４０の粘着度は、粘着性シート４０を引き剥がしたとき、正常に半導体基板１に接合しているバンプ電極３６ａ、３６ｄは剥がれず、接合力の弱いバンプ電極３６ｂ、３６ｃが剥がれるように調整されている。

次に、半導体基板１に形成されたバンプ電極の有無について外観検査（ＡＶＩ検査）を行い（図１６のＳ２０９）、その後、プローブ検査（図１６のＳ２１０）および半導体基板１の裏面研削（バックグラインド）（図１６のＳ２１１）を行う。そして、ダイシングにより、半導体基板１を個々のチップに切り分けた後（図１６のＳ２１２）、良品だけをトレイに格納して（図１６のＳ２１３）、出荷する（図１６のＳ２１４）。

本実施の形態２によれば、自動外観検査装置による検査工程の前に、粘着性シートによって脱落しやすいバンプ電極を加速的に除去する工程を設けている。このため、脱落不良となりやすいバンプ電極を有する半導体装置を自動外観検査装置で不良品として処理することができる。したがって、本実施の形態２によれば、自動外観検査装置による検査後に不良となる製品の発生を低減することができ、出荷される製品の品質を向上させることができる。

ここで、先行技術文献（特開２０００−０３１１８５号公報）には、バンプ電極を形成後、フラックスあるいは保護膜でバンプ電極を保護した状態で、バックグラインドテープを引き剥がすという技術が開示されている。しかし、フラックスや保護膜でバンプ電極を保護した状態では、個々のバンプ電極に引き剥がし力を加えることができず、接着力の弱い不良バンプ電極のみを選択的に除去することはできない。本実施の形態２は、保護膜などを用いずに粘着性テープによって個々のバンプ電極に引き剥がし力を加えて、接着力の弱い不良バンプ電極を選択的に除去するものであり、この工程の後に自動外観検査装置による検査工程を実施することを一つの特徴としている。すなわち、本実施の形態２の一つの特徴は、粘着性シートによって脱落しやすいバンプ電極を加速的に除去する工程を設け、この工程の後に自動外観検査装置による検査工程を実施することである。

（実施の形態３）
前記実施の形態１および前記実施の形態２では、自動外観検査装置による検査工程の前に、脱落しやすいバンプ電極を加速的に除去する工程を設けていた。しかし、本実施の形態３では、特に、脱落しやすいバンプ電極を加速的に除去する工程を他の工程と兼ねることで、製造工程における工程の増加を避け、製造コストの低減を図ることができる一例について説明する。

図１９は、本実施の形態３における半導体装置の製造方法の流れを示したフローチャートである。図１９は、前記実施の形態１における半導体装置の製造方法の流れ（フローチャート）を示した図１とほぼ同様であるため、主に異なる工程について説明する。

図１９において、Ｓ３０１〜Ｓ３０６までは前記実施の形態１と同様であり、これらの工程を経ることで、半導体基板上に複数のバンプ電極を形成することができる。続いて、プローブ検査を行った後（図１９のＳ３０７）、半導体基板の裏面研削（バックグラインド）を行う（図１９のＳ３０８）。この半導体基板の裏面研削工程においては、まず、半導体基板のバンプ電極形成面に保護用の粘着性シートを貼り付ける。このときに、粘着性シートが個々のバンプ電極に直接粘着するように貼り付けることが好ましい。そして、半導体基板の裏面を研削し、研削が終了すると、バンプ電極形成面に貼り付けられている粘着性シートを引き剥がす。このとき、半導体基板に形成されているバンプ電極のうち、接着力が弱く脱落不良になりやすいバンプ電極は、半導体基板から剥がれで粘着シートに貼り付く。

従来は、この裏面研削工程は自動外観検査装置による検査工程の後に行われていた。このため、自動外観検査装置で良品と判断されても、接着力が弱く脱落しやすいバンプ電極がこの裏面研削工程で剥がれて不良となってしまい、バンプ電極のない不良品が出荷されていた。

しかし、本実施の形態３では、裏面研削工程の後に自動外観検査装置による検査工程（ＡＶＩ検査）を実施する（図１９のＳ３０９）。したがって、裏面研削工程で脱落しやすいバンプ電極が剥がれたとしても、自動外観検査装置で不良と判断されるため、バンプ電極のない不良品が顧客へ出荷されることを未然に防止できる。このように本実施の形態３では、自動外観検査装置による検査工程を、バンプ電極の剥がれが生じる裏面研削工程の後に行うように構成したので、脱落しやすいバンプ電極を加速的に除去する工程を設けることなく、自動外観検査装置による検査工程の後に発生する不良を低減できる。

次に、ダイシングにより、半導体基板を個々のチップに切り分けた後（図１９のＳ３１０）、良品だけをトレイに格納して（図１９のＳ３１１）、出荷する（図１９のＳ３１２）。

（実施の形態４）
本実施の形態４では、脱落しやすいバンプ電極を加速的に除去する工程を設けることなく、自動外観検査装置による検査工程の後に発生する不良を低減できる一例について説明する。

図２０は、本実施の形態３における半導体装置の製造方法の流れを示したフローチャートである。図２０において、Ｓ４０１〜Ｓ４０６までは前記実施の形態１と同様であり、これらの工程を経ることで、半導体基板上に複数のバンプ電極を形成することができる。続いて、プローブ検査を行った後（図２０のＳ４０７）、半導体基板の裏面研削（バックグラインド）を行う（図２０のＳ４０８）。次に、ダイシングにより、半導体基板を個々のチップに切り分けた後（図２０のＳ４０９）、トレイに格納する（図２０のＳ４１０）。そして、自動外観検査装置による検査工程（ＡＶＩ検査）を実施した後（図２０のＳ４１１）、良品だけを出荷する（図２０のＳ４１２）。

このように、本実施の形態４によれば、出荷する直前に自動外観検査装置による検査工程を実施している。したがって、自動外観検査装置による検査工程の後に発生する不良を低減できる。すなわち、自動外観検査装置による検査工程を半導体装置の製造工程の最後に実施するため、脱落しやすいバンプ電極を加速的に除去する工程を設けることなく、自動外観検査装置による検査工程の後に発生する不良を低減できる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

前記実施の形態１〜４では金を主成分としたバンプ電極の形成工程を例にとって説明したが、これに限らず、例えばＷＰＰ（Wafer Process Package）で使用される半田バンプの形成工程などにも適用することができる。

前記実施の形態１〜４においては、バンプ電極の有無を検査する方法として、自動外観検査装置による検査工程（ＡＶＩ検査）を例としてあげたが、これに限るものではなく、例えばバンプ電極のプローブ（探針）を接触させて、半導体装置の電気的特性検査を行うプローブ検査を行うことによって、バンプ電極の有無を検査しても良い。

本発明は、バンプ電極を有する半導体装置を製造する製造業に幅広く利用することができる。

本発明の実施の形態１における半導体装置の製造工程の流れを示したフローチャートである。 実施の形態１における半導体装置の製造工程を示した断面図である。 図２に続く半導体装置の製造工程を示した断面図である。 図３に続く半導体装置の製造工程を示した断面図である。 図４に続く半導体装置の製造工程を示した断面図である。 図５に続く半導体装置の製造工程を示した断面図である。 図６に続く半導体装置の製造工程を示した断面図である。 図７に続く半導体装置の製造工程を示した断面図である。 図８に続く半導体装置の製造工程を示した断面図である。 図９に続く半導体装置の製造工程を示した断面図である。 図１０に続く半導体装置の製造工程を示した断面図である。 図１１に続く半導体装置の製造工程を示した断面図である。 図１２に続く半導体装置の製造工程を示した断面図である。 図１３に続く半導体装置の製造工程を示した断面図である。 図１４に続く半導体装置の製造工程を示した断面図である。 実施の形態２における半導体装置の製造工程の流れを示したフローチャートである。 実施の形態２における半導体装置の製造工程を示した断面図である。 図１７に続く半導体装置の製造工程を示した断面図である。 実施の形態３における半導体装置の製造工程の流れを示したフローチャートである。 実施の形態４における半導体装置の製造工程の流れを示したフローチャートである。

符号の説明

１ 半導体基板
２ 素子分離領域
３ ｐ型ウェル
４ ｎ型ウェル
５ ゲート絶縁膜
６ ポリシリコン膜
７ａ ゲート電極
７ｂ ゲート電極
８ 低濃度ｎ型不純物拡散領域
９ 低濃度ｎ型不純物拡散領域
１０ 低濃度ｐ型不純物拡散領域
１１ 低濃度ｐ型不純物拡散領域
１２ サイドウォール
１３ 高濃度ｎ型不純物拡散領域
１４ 高濃度ｎ型不純物拡散領域
１５ 高濃度ｐ型不純物拡散領域
１６ 高濃度ｐ型不純物拡散領域
１７ コバルトシリサイド膜
１８ 絶縁膜
１９ コンタクトホール
２０ａ チタン／窒化チタン膜
２０ｂ タングステン膜
２１ プラグ
２２ａ チタン／窒化チタン膜
２２ｂ アルミニウム膜
２２ｃ チタン／窒化チタン膜
２３ 配線
３０ 絶縁膜
３１ａ 配線
３１ｂ 配線
３１ｃ 配線
３１ｄ 配線
３２ 表面保護膜
３３ ＵＢＭ膜
３４ レジスト膜
３５ 金膜
３６ａ バンプ電極
３６ｂ バンプ電極
３６ｃ バンプ電極
３６ｄ バンプ電極
３７ ノズル
３８ 粘着性シート
３９ 研磨機
４０ 粘着性シート

Claims (9)

1. （ａ）半導体基板に複数のバンプ電極を形成する工程と、
   （ｂ）前記（ａ）工程後、前記複数のバンプ電極のうち、不良バンプ電極の脱落を加速する工程と、
   （ｃ）前記（ｂ）工程後、前記複数のバンプ電極の有無を検査する工程とを備えることを特徴とする半導体装置の製造方法。
2. （ａ）半導体基板に複数のバンプ電極を形成する工程と、
   （ｂ）前記（ａ）工程後、前記複数のバンプ電極の個々に引き剥がし力を付加する工程と、
   （ｃ）前記（ｂ）工程後、前記複数のバンプ電極の有無を検査する工程とを備えることを特徴とする半導体装置の製造方法。
3. （ａ）半導体基板に複数のバンプ電極を形成する工程と、
   （ｂ）前記（ａ）工程後、気体あるいは液体あるいは気体と液体の混合物あるいはバンプ電極の直径よりも粒径の小さな固体を前記複数のバンプ電極に向かって噴射する工程と、
   （ｃ）前記（ｂ）工程後、前記複数のバンプ電極の有無を検査する工程とを備えることを特徴とする半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法であって、
   前記複数のバンプ電極のそれぞれは、電極下地膜を電極とした電界めっき法を用いて形成されたものであることを特徴とする半導体装置の製造方法。
5. （ａ）半導体基板に複数のバンプ電極を形成する工程と、
   （ｂ）前記（ａ）工程後、窒素ガスと水の混合物を前記複数のバンプ電極に向かって噴射する工程と、
   （ｃ）前記（ｂ）工程後、前記複数のバンプ電極の有無を検査する工程とを備えることを特徴とする半導体装置の製造方法。
6. （ａ）半導体基板に複数のバンプ電極を形成する工程と、
   （ｂ）前記（ａ）工程後、ミストジェット方式を用いて液体と気体の混合物を前記複数のバンプ電極に向かって噴射する工程と、
   （ｃ）前記（ｂ）工程後、前記複数のバンプ電極の有無を検査する工程とを備えることを特徴とする半導体装置の製造方法。
7. （ａ）半導体基板に複数のバンプ電極を形成する工程と、
   （ｂ）前記（ａ）工程後、粘着性テープを前記複数のバンプ電極に貼り付けた後、貼り付けた前記粘着性テープを引き剥がす工程と、
   （ｃ）前記（ｂ）工程後、前記複数のバンプ電極の有無を検査する工程とを備えることを特徴とする半導体装置の製造方法。
8. （ａ）半導体基板に複数のバンプ電極を形成する工程と、
   （ｂ）前記（ａ）工程後、前記複数のバンプ電極上に粘着性シートを貼る工程と、
   （ｃ）前記（ｂ）工程後、前記半導体基板の面のうち、前記複数のバンプ電極を形成した面とは反対側の面を研削する工程と、
   （ｄ）前記（ｃ）工程後、前記複数のバンプ電極から前記粘着性シートを剥がす工程と、
   （ｅ）前記（ｄ）工程後、前記複数のバンプ電極の有無を検査する工程とを備えることを特徴とする半導体装置の製造方法。
9. （ａ）半導体基板に複数のバンプ電極を形成する工程と、
   （ｂ）前記（ａ）工程後、前記複数のバンプ電極上に粘着性シートを貼る工程と、
   （ｃ）前記（ｂ）工程後、前記半導体基板の面のうち、前記複数のバンプ電極を形成した面とは反対側の面を研削する工程と、
   （ｄ）前記（ｃ）工程後、前記複数のバンプ電極上に貼った前記粘着性シートを剥がす工程と、
   （ｅ）前記（ｄ）工程後、前記半導体基板を個々のチップに個片化する工程と、
   （ｆ）前記（ｅ）工程後、前記複数のバンプ電極の有無を検査する工程とを備えることを特徴とする半導体装置の製造方法。

Images