JP2005340230A - Method of manufacturing printed circuit board and part package - Google Patents

Method of manufacturing printed circuit board and part package Download PDF

Info

Publication number
JP2005340230A
JP2005340230A JP2004152754A JP2004152754A JP2005340230A JP 2005340230 A JP2005340230 A JP 2005340230A JP 2004152754 A JP2004152754 A JP 2004152754A JP 2004152754 A JP2004152754 A JP 2004152754A JP 2005340230 A JP2005340230 A JP 2005340230A
Authority
JP
Japan
Prior art keywords
spacer
component
substrate
solder
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004152754A
Other languages
Japanese (ja)
Inventor
Moriyuki Ebizuka
守之 海老塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004152754A priority Critical patent/JP2005340230A/en
Publication of JP2005340230A publication Critical patent/JP2005340230A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a printed circuit board and a part package which obtains solderability of high reliability without being affected by the warpage of the part or a substrate. <P>SOLUTION: A spacer 33 provided on the substrate 21 to increase the coating quantity of soldering paste 26 is formed by using a material which performs a degradation sublimation and dissipates during reflow heating of the solder paste 26. Thus, the warpage of the part 28 or the substrate 21 during reflow processing is absorbed in a gap formed by the vanishing of the spacer 33. The generation of a non-solder improper part is prevented, and a reliable solder junction 26A is obtained. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、表面実装用のプリント配線板およびこれに電子部品が実装されてなる部品実装体の製造方法に関し、更に詳しくは、スクリーン印刷によりはんだペースト等の接合材が塗布され、リフロー処理により部品がはんだ付けされるプリント配線板および部品実装体の製造方法に関する。   The present invention relates to a printed wiring board for surface mounting and a method for manufacturing a component mounting body in which an electronic component is mounted on the printed wiring board. More specifically, a bonding material such as solder paste is applied by screen printing, and the component is subjected to reflow processing. The present invention relates to a printed wiring board to which solder is soldered and a method for manufacturing a component mounting body.

従来より、SOP(Small Outline Package)、QFP(Quad Flat Package)、コネクタ等の表面実装型多端子電気/電子部品(以下、単に部品という)のプリント配線板への実装は、プリント配線板上のランドに予めはんだペーストを印刷塗布し、その上に部品をマウントした後、リフロー炉でのはんだ付けにより行われている。   Conventionally, mounting of surface mounted multi-terminal electrical / electronic components (hereinafter simply referred to as components) such as SOP (Small Outline Package), QFP (Quad Flat Package), and connectors on a printed wiring board has been carried out on the printed wiring board. A solder paste is preliminarily printed on a land, and a component is mounted thereon, and then soldered in a reflow furnace.

図6Aに示すように、プリント配線板を構成する基板1は、例えば熱硬化性あるいは熱可塑性樹脂等でなる絶縁基材2の表面に、銅等でなる部品接続用の複数のランド3が形成されており、ランド3以外の領域はソルダーレジスト4で覆われている。はんだペーストの印刷塗布工程では、図6Bに示すように、基板1の実装面(ランド3形成面)に、ランド3の形成位置に対応した開口5aを有するスクリーンマスク5が重ね合わされる。スクリーンマスク5の上には、はんだペースト6が供給されており、これがスキージ7の図中矢印方向への移動によってスクリーンマスク5の開口5a内に充填される。そして、基板1からスクリーンマスク5が取り外されることにより、ランド3上に所定量(厚)のはんだペースト6が供給される。   As shown in FIG. 6A, a substrate 1 constituting a printed wiring board has a plurality of lands 3 for connecting parts made of copper or the like formed on the surface of an insulating base 2 made of, for example, thermosetting or thermoplastic resin. The region other than the land 3 is covered with the solder resist 4. In the solder paste printing and coating process, as shown in FIG. 6B, a screen mask 5 having an opening 5 a corresponding to the land 3 formation position is superimposed on the mounting surface (land 3 formation surface) of the substrate 1. Solder paste 6 is supplied onto the screen mask 5 and filled in the openings 5a of the screen mask 5 by the movement of the squeegee 7 in the direction of the arrow in the figure. Then, by removing the screen mask 5 from the substrate 1, a predetermined amount (thickness) of the solder paste 6 is supplied onto the land 3.

ランド3に対するはんだペースト6の供給量は、部品端子の高さバラツキ等を考慮して決定される。   The supply amount of the solder paste 6 to the land 3 is determined in consideration of the height variation of the component terminals.

例えば図7Aに示すように、QFPやコネクタ等の端子9が部品本体から突出している端子突出型の部品8Aにおいては、端子9に高さHのバラツキがある場合、ランド3上のはんだペースト6の量が少ないと、リフロー炉におけるはんだ付け工程において、図7Bに示すように未はんだ不良部F1が発生するおそれがある。通常、はんだペースト6は、はんだ成分とフラックス成分との混合物で構成され、リフロー処理後に形成されるはんだ接合部6Aは、塗布されたはんだペースト6の高さの約半分にまで容量が減少する。したがって、マウント時に端子9の高さバラツキHを吸収できる程度のはんだ量があれば良好なはんだ接合部6Aが得られるが、高さバラツキHを吸収できないほどの少ないはんだ量では、ランド3と端子9との間の電気的接続がとれない(又は不十分な)未はんだ不良部F1が発生する。   For example, as shown in FIG. 7A, in a terminal protruding type component 8A in which a terminal 9 such as a QFP or a connector protrudes from the component main body, if the terminal 9 has a height H variation, the solder paste 6 on the land 3 If the amount is small, there is a possibility that an unsoldered defective portion F1 may occur in the soldering process in the reflow furnace as shown in FIG. 7B. Normally, the solder paste 6 is composed of a mixture of a solder component and a flux component, and the capacity of the solder joint portion 6A formed after the reflow process is reduced to about half the height of the applied solder paste 6. Therefore, a good solder joint portion 6A can be obtained if there is a solder amount that can absorb the height variation H of the terminal 9 at the time of mounting. However, if the solder amount is so small that the height variation H cannot be absorbed, the land 3 and the terminal An unsoldered defective portion F1 that cannot be (or is insufficiently) electrically connected to 9 occurs.

また、ランド3に対するはんだペースト6の供給量は、リフロー時における部品または基板の熱による反り量を考慮して決定される。   Further, the supply amount of the solder paste 6 to the land 3 is determined in consideration of the amount of warp due to the heat of the component or the board during reflow.

例えば図8Aに示すように、部品端子9の高さバラツキを吸収できる程度のはんだ量であっても、リフロー時の加熱により基板1が反りを生じ、その反り量によっては、端子9がはんだ接合部6Aに適正に接合されず、図8Bに示すように未はんだ不良部F2が発生する場合がある。   For example, as shown in FIG. 8A, even if the solder amount is sufficient to absorb the height variation of the component terminal 9, the substrate 1 is warped by heating during reflow, and depending on the warp amount, the terminal 9 may be soldered. There is a case where the unsoldered defective portion F2 is generated as shown in FIG. 8B without being properly joined to the portion 6A.

なお、図9Aに示すように、インターポーザ基板10上にICチップ11が実装され、部品本体(インターポーザ基板10)の下面とほぼ同一面となるように(あるいは部品本体の下面内方側に引込むように)端子12がグリッド状に配列された形態のLGA(Land Grid Array)型の表面実装部品8Bにおいても、図9B,Cに示すようにリフロー時においてインターポーザ基板10あるいは基板1に反りが生じて、同様な未はんだ不良部F2が生じる場合がある。   As shown in FIG. 9A, the IC chip 11 is mounted on the interposer substrate 10 so as to be substantially flush with the lower surface of the component main body (interposer substrate 10) (or to be pulled inwardly on the lower surface of the component main body). 9) Even in the LGA (Land Grid Array) type surface mount component 8B in which the terminals 12 are arranged in a grid, the interposer substrate 10 or the substrate 1 is warped during reflow as shown in FIGS. 9B and 9C. A similar unsoldered portion F2 may occur.

以上のように、部品端子の高さバラツキやリフロー時における部品あるいは基板の反り量をも吸収できる程度に、はんだペーストの供給量は、多い方が好ましい。   As described above, it is preferable that the supply amount of the solder paste is large enough to absorb the variation in the height of the component terminals and the amount of warpage of the component or the substrate during reflow.

しかしながら、基板へ供給できるはんだペースト量は、主としてスクリーンマスク5の厚さで決まるが、このスクリーン厚を大きくすれば、同基板に搭載されている他部品に影響する。特に、ファインピッチ部品に関しては、供給ペースト量過多によるブリッジや、はんだペーストの版抜け性が悪くなり、ペースト量過少による未はんだが発生し得る。小型角チップに関しても、ペースト量過多によるツームストーンや、ペースト量過少による未はんだが発生し得る。   However, the amount of solder paste that can be supplied to the substrate is mainly determined by the thickness of the screen mask 5, but if this screen thickness is increased, it affects other components mounted on the substrate. In particular, for fine pitch components, bridges due to an excessive amount of supplied paste, and unsoldability of solder paste may deteriorate, and unsoldering due to an excessive amount of paste may occur. Even for small-sized square chips, tombstones due to an excessive amount of paste and unsoldering due to an excessive amount of paste can occur.

また、プリント配線板の種類によっては、比較的少量の(薄い)はんだペースト量で表面実装される部品と、比較的多量の(厚い)はんだペースト量で表面実装される部品とが混載されるものがあるが、このような部品実装体を製造するに際しては、一枚の基板上に塗布厚を異ならせて、はんだペーストを供給することは困難である。   Also, depending on the type of printed wiring board, components that are surface-mounted with a relatively small amount of (thin) solder paste and components that are surface-mounted with a relatively large amount of (thick) solder paste are mixed. However, when manufacturing such a component mounting body, it is difficult to supply solder paste with different coating thicknesses on a single substrate.

このような問題を解決するために、スクリーンマスクを用いてはんだペーストが塗布される実装面の位置のうち、はんだペーストの塗布量を増加すべき位置の周囲に、増加する塗布量に対応した高さのスペーサを設ける技術がある(例えば下記特許文献1参照)。   In order to solve such a problem, among the positions on the mounting surface where the solder paste is applied using a screen mask, around the position where the amount of solder paste applied should be increased, the height corresponding to the increased amount of application is increased. There is a technique of providing a spacer (see, for example, Patent Document 1 below).

これは図10Aに示すように、基板1のソルダーレジスト4上に、はんだペーストの増加すべき塗布量に対応する高さのスペーサ13を例えばスクリーン印刷により形成した後、図10Bに示すようにスペーサ13にスクリーンマスク5を重ね合わせてランド3上にはんだペースト6を印刷塗布することによって、スクリーンマスク5の板厚を大きくすることなく、はんだペースト6の供給量を増加させる工法である。これにより、図11A,Bに示すように、部品端子9の高さバラツキHを吸収できる程度の多量のはんだペースト6の供給が可能となり、端子9の高さバラツキが比較的な大きな部品8Aにおいては、リフロー処理時において良好なはんだ接合部6Aが得られ、部品8Aの接合信頼性向上に貢献できるようになる。   As shown in FIG. 10A, after a spacer 13 having a height corresponding to the amount of solder paste to be increased is formed on the solder resist 4 of the substrate 1 by, for example, screen printing, the spacer as shown in FIG. 10B. 13 is a method of increasing the supply amount of the solder paste 6 without increasing the plate thickness of the screen mask 5 by printing the solder paste 6 on the land 3 with the screen mask 5 superposed on the land 13. As a result, as shown in FIGS. 11A and 11B, it is possible to supply a large amount of solder paste 6 that can absorb the height variation H of the component terminal 9, and in the component 8A where the height variation of the terminal 9 is relatively large. In the reflow process, a good solder joint portion 6A is obtained, which can contribute to improving the joint reliability of the component 8A.

特開平10−303535号公報JP-A-10-303535 特開2001−60642号公報JP 2001-60642 A

しかしながら、スペーサ13の介装により接合信頼性の向上に有利な部品は、端子9の高さバラツキが比較的大きな部品8A、即ち、SOPやQFP、コネクタ等のような端子突出型の表面実装用部品8Aであって、図12Aに示すLGA等のパッケージ部品のように、部品本体の下面とほぼ同一面あるいは部品本体の下面より内方側に引き込むように端子13が配列される形態の部品8Bにおいては、リフロー時におけるインターポーザ基板10の反り量が顕著であるために、図12Bに示すように部品下面がスペーサ13上面に対して反りにより突っ張り、これが原因で端子13とランド2との隙間が増大して未はんだ不良部F2が生じる箇所が発生するという問題がある。また、基板1の反りによっても同様な問題が発生する。   However, a component that is advantageous for improving the bonding reliability by interposing the spacer 13 is a component 8A having a relatively large height variation of the terminal 9, that is, a terminal protruding type surface mounting such as SOP, QFP, connector, etc. The component 8A, which is a component 8B in which the terminals 13 are arranged so as to be drawn almost in the same plane as the lower surface of the component main body or inward from the lower surface of the component main body, like a package component such as an LGA shown in FIG. 12A. In FIG. 12, since the warp amount of the interposer substrate 10 at the time of reflow is significant, the lower surface of the component is warped against the upper surface of the spacer 13 as shown in FIG. There is a problem in that a portion where the unsoldered defective portion F2 is generated is generated. The same problem occurs due to the warp of the substrate 1.

特に近年においては、部品の大型化(長辺化)、薄型化が進み、LGA等の端子面が部品本体下面と同一またはそれより内方側に位置している部品にあっては、リフロー時における部品またはプリント配線板の反りによる未はんだ不良部の発生が顕在化しており、はんだ付け信頼性の低下の要因となっている。   In particular, in recent years, parts have become larger (longer sides) and thinner, and parts such as LGA whose terminal surface is the same as or lower than the lower surface of the component body can be used during reflow. The occurrence of unsoldered defective parts due to the warpage of components or printed wiring boards in the above-mentioned has become obvious, which is a cause of lowering of soldering reliability.

本発明は上述の問題に鑑みてなされ、部品や基板の反りによる影響を受けることなく、信頼性の高いはんだ付け性が得られるプリント配線板および部品実装体の製造方法を提供することを課題とする。   The present invention has been made in view of the above problems, and it is an object of the present invention to provide a printed wiring board and a method for manufacturing a component mounting body that can obtain highly reliable solderability without being affected by warping of components and boards. To do.

以上の課題を解決するに当たり、本発明のプリント配線板は、表面が部品の実装面とされ、スクリーンマスクを用いて接合材が塗布される実装面の位置のうち接合材の塗布量を増加すべき位置の周囲に、増加する塗布量に対応した高さのスペーサを設けたプリント配線板において、このスペーサが、接合材のリフロー加熱時に消失または溶融される材料を用いて形成されていることを特徴としている。   In solving the above problems, the printed wiring board of the present invention has a surface as a component mounting surface, and increases the amount of bonding material applied among the positions of the mounting surface where the bonding material is applied using a screen mask. In a printed wiring board provided with a spacer having a height corresponding to the increasing coating amount around the power position, this spacer is formed using a material that disappears or melts during reflow heating of the bonding material. It is a feature.

また、本発明の部品実装体の製造方法は、プリント配線板の実装面に接合材を介して部品が実装されてなる部品実装体の製造方法であって、実装面の位置うち接合材の塗布量を増加すべき位置の周囲に、増加する塗布量に対応した高さのスペーサを、接合材のリフロー加熱時に消失または溶融される材料を用いて形成する工程と、実装面に接合材をスクリーン印刷法により塗布する工程と、実装面に部品をマウントした後、接合材をリフロー加熱して、上記スペーサを消失または溶融させる工程とを有する。   The component mounting body manufacturing method of the present invention is a component mounting body manufacturing method in which a component is mounted on a mounting surface of a printed wiring board via a bonding material, and the bonding material is applied out of the mounting surface positions. Around the position where the amount should be increased, a step of forming a spacer having a height corresponding to the increased coating amount using a material that disappears or melts during reflow heating of the bonding material, and screens the bonding material on the mounting surface. There are a step of applying by a printing method and a step of reflow heating the bonding material after the components are mounted on the mounting surface to cause the spacers to disappear or melt.

本発明においては、接合材の塗布量を増加すべき位置の周囲に設けられるスペーサを、接合材のリフロー加熱時に消失または溶融される材料を用いて形成することにより、リフロー時に部品またはプリント配線板に反りが生じたとしても、当該スペーサの消失または溶融により形成されたプリント配線板と部品との隙間の範囲で、部品またはプリント配線板の反りを吸収するようにし、これにより、未はんだ不良部の発生を阻止し、信頼性の高いはんだ接合部を得るようにしている。   In the present invention, the spacer provided around the position where the coating amount of the bonding material should be increased is formed by using a material that disappears or melts during reflow heating of the bonding material, so that the component or the printed wiring board is reflowed. Even if warpage occurs, the warpage of the component or the printed wiring board is absorbed within the gap between the printed wiring board and the component formed by disappearance or melting of the spacer. Generation of solder is prevented, and a highly reliable solder joint is obtained.

スペーサは、加熱処理により分解昇華して消失される材料、または、加熱処理により軟化して溶融される材料を用いて形成することができる。スペーサの昇華温度あるいは溶融温度は、用いる接合材の融点以下のものを用いる。   The spacer can be formed using a material that decomposes and sublimates by heat treatment and disappears, or a material that softens and melts by heat treatment. As the sublimation temperature or melting temperature of the spacer, the one having a melting point or lower of the bonding material used is used.

さらに、部品の反りによる未はんだ不良部の発生を効果的に回避するために、スペーサの高さは、接合材のリフロー加熱時における部品の反り量よりも高く設定するのが好ましい。   Furthermore, in order to effectively avoid the occurrence of a non-solder defective portion due to the warp of the component, it is preferable to set the height of the spacer higher than the warp amount of the component during reflow heating of the bonding material.

本発明によれば、接合材の塗布量を増加させるために基板上に設けられるスペーサを、接合材のリフロー加熱時に消失または溶融される材料を用いて形成しているので、リフロー処理時における部品の反りを、スペーサの消失または溶融により形成された基板−部品間の隙間で吸収することが可能となり、これにより、端子面が部品下面と同一またはこれよりも内方側に引っ込んだLGAタイプの表面実装型部品であっても、未はんだ不良部の発生を抑えて信頼性の高いはんだ付け性を得ることが可能となる。   According to the present invention, the spacer provided on the substrate in order to increase the coating amount of the bonding material is formed using a material that disappears or melts during the reflow heating of the bonding material. Can be absorbed by the gap between the substrate and the component formed by the disappearance or melting of the spacer, and the terminal surface is the same as the lower surface of the component or the LGA type of which is retracted inward. Even in the case of a surface-mounted component, it is possible to suppress the occurrence of unsoldered defective portions and obtain highly reliable solderability.

以下、本発明の各実施の形態について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

[第1の実施の形態]
図1〜図4は本発明の第1の実施の形態を示している。
ここで、図1は本発明に係るスペーサを有するプリント配線板20の製造方法を説明する工程断面図、図2ははんだペースト(接合材)26の印刷工程を説明する断面図、図3は部品28のマウント工程を説明する断面図、図4は部品28のリフローはんだ付け工程を説明する断面図である。
[First Embodiment]
1 to 4 show a first embodiment of the present invention.
Here, FIG. 1 is a process sectional view for explaining a method of manufacturing a printed wiring board 20 having a spacer according to the present invention, FIG. 2 is a sectional view for explaining a printing process of a solder paste (joining material) 26, and FIG. FIG. 4 is a cross-sectional view for explaining a reflow soldering process for the component 28.

まず、図1を参照して、本発明に係るスペーサを有するプリント配線板20の製造方法について説明する。   First, with reference to FIG. 1, the manufacturing method of the printed wiring board 20 which has the spacer which concerns on this invention is demonstrated.

最初に、図1Aに示す基板21を用意する。このプリント配線板21は、例えば熱硬化性あるいは熱可塑性樹脂等でなる絶縁基材22の表面に、銅やアルミニウム等でなる部品接続用の複数のランド23が形成されており、ランド23以外の領域はソルダーレジスト24で覆われている。   First, the substrate 21 shown in FIG. 1A is prepared. This printed wiring board 21 has a plurality of lands 23 for connecting parts made of copper, aluminum or the like formed on the surface of an insulating base 22 made of, for example, thermosetting or thermoplastic resin. The region is covered with a solder resist 24.

なお、ソルダーレジスト24は、ランド23と同等又はそれ以上の形成厚を有するが、ランド23の形成厚以下とすることもできる。また、ソルダーレジスト24は必要に応じて省略してもよい。   The solder resist 24 has a formation thickness equal to or greater than that of the land 23, but may be less than the formation thickness of the land 23. The solder resist 24 may be omitted as necessary.

次に、図1Bに示すように、基板1の実装面(ランド23形成面)をスペーサ形成樹脂33Aでスピンコート等の方法により被覆する。   Next, as shown in FIG. 1B, the mounting surface (land 23 forming surface) of the substrate 1 is covered with a spacer forming resin 33A by a method such as spin coating.

スペーサ形成樹脂33Aは、感光性を有し、はんだペースト(接合材)26のリフロー温度(融点)よりも低い温度で分解昇華する材料が用いられている。例えば、はんだペースト26としてSnAg系無鉛はんだ(融点220〜230℃)が用いられる場合には、200℃程度でスペーサ形成樹脂33Aが分解昇華して消失する材料が用いられている。このような特性を有するスペーサ形成樹脂33Aとしては、例えば、アクリル骨格を持った変性シリコーン系樹脂が挙げられるが、使用するはんだペーストの種類(融点)に応じて適宜選定することができる。   The spacer forming resin 33 </ b> A is made of a photosensitive material that decomposes and sublimates at a temperature lower than the reflow temperature (melting point) of the solder paste (joining material) 26. For example, when SnAg-based lead-free solder (melting point: 220 to 230 ° C.) is used as the solder paste 26, a material is used in which the spacer forming resin 33A decomposes and sublimates at about 200 ° C. and disappears. As the spacer forming resin 33A having such characteristics, for example, a modified silicone resin having an acrylic skeleton can be cited, and can be appropriately selected according to the type (melting point) of the solder paste to be used.

スペーサ形成樹脂33Aの厚さは任意に設定可能であるが、スペーサ形成樹脂33Aの厚さは、はんだペースト26の供給量に影響するので、リフロー時における部品または基板の反り量を加味して決定するのが好ましい。例えば、後のフォトリソグライフィ工程を経て形成されるスペーサ33の高さが、リフロー時における部品または基板の反り量よりも高くなるような厚さで、スペーサ形成樹脂33Aを形成する。   Although the thickness of the spacer forming resin 33A can be arbitrarily set, the thickness of the spacer forming resin 33A affects the supply amount of the solder paste 26, and therefore is determined in consideration of the warping amount of the component or the substrate at the time of reflow. It is preferable to do this. For example, the spacer forming resin 33A is formed with such a thickness that the height of the spacer 33 formed through the subsequent photolithography process is higher than the warping amount of the component or the substrate during reflow.

続いて、図1Cに示すように、スペーサ形成樹脂33A上に所定のマスク34を配置して露光し、現像処理を経て、スペーサ形成樹脂33Aをパターニングする。これにより、図1Dに示すように、ランド23の周りのソルダーレジスト24上に選択的に所定厚のスペーサ33が形成される。   Subsequently, as shown in FIG. 1C, a predetermined mask 34 is placed on the spacer forming resin 33A, exposed, and subjected to development processing, and the spacer forming resin 33A is patterned. As a result, as shown in FIG. 1D, a spacer 33 having a predetermined thickness is selectively formed on the solder resist 24 around the land 23.

以上のようにして、本実施の形態のプリント配線板20が製造される。
なお、上述の例では、スペーサ形成樹脂33Aに感光性をもたせ、フォトリソグラフィ技術でスペーサ33を形成する例を説明したが、これに限られない。例えば、感光性を有さないスペーサ形成樹脂を用いてレーザー加工等によりランド23の形成部位のみ選択的に開口させるようにして、スペーサ33をパターニング形成することも可能である。
As described above, the printed wiring board 20 of the present embodiment is manufactured.
In the above example, the spacer forming resin 33A is provided with photosensitivity, and the spacer 33 is formed by the photolithography technique. However, the present invention is not limited to this. For example, the spacer 33 can be patterned by using a spacer-forming resin having no photosensitivity so that only the formation portion of the land 23 is selectively opened by laser processing or the like.

次に、以上のように構成されるプリント配線板20に対する部品の実装方法について説明する。   Next, a component mounting method on the printed wiring board 20 configured as described above will be described.

図2は、基板21へのはんだペースト26の印刷工程を示している。はんだペースト26の印刷塗布工程では、図示するように、基板1の実装面に、ランド23の形成位置に対応した開口25aを有するスクリーンマスク25が重ね合わされる。スクリーンマスク25の上には、はんだペースト26が供給されており、これをスキージ27の図中矢印方向への移動によってスクリーンマスク25の開口25a内に充填される。そして、基板21からスクリーンマスク25が取り外されることにより、ランド23上に所定量(厚)のはんだペースト26が供給される。   FIG. 2 shows a printing process of the solder paste 26 on the substrate 21. In the printing application process of the solder paste 26, as shown in the figure, a screen mask 25 having an opening 25a corresponding to the formation position of the land 23 is superimposed on the mounting surface of the substrate 1. Solder paste 26 is supplied on the screen mask 25 and filled in the openings 25a of the screen mask 25 by moving the squeegee 27 in the direction of the arrow in the figure. Then, by removing the screen mask 25 from the substrate 21, a predetermined amount (thickness) of the solder paste 26 is supplied onto the land 23.

図2の例では、同一基板21上にスペーサ33が設けられる位置と、スペーサ33が設けられない位置とを有し、スペーサ33が設けられる位置には、スペーサ33が設けられない位置に比べて、スペーサ33の形成厚に相当する量だけ、はんだペースト26の塗布量(厚)が増加されている。   In the example of FIG. 2, there are a position where the spacer 33 is provided on the same substrate 21 and a position where the spacer 33 is not provided. The position where the spacer 33 is provided is compared with the position where the spacer 33 is not provided. The application amount (thickness) of the solder paste 26 is increased by an amount corresponding to the formation thickness of the spacer 33.

すなわち、図示の例は、基板21上に、比較的多量の(厚い)はんだペースト26が要求される表面実装用部品と、比較的少量の(薄い)はんだペースト26が要求される表面実装用部品とが混載される部品実装体用のプリント配線板を示している。前者の表面実装用部品としては、例えば、比較的大型のLGA、コネクタ、QFP、SOP等の部品が対応し、後者の表面実装用部品としては、例えば、小型チップ、ファインピッチBGAあるいはQFP等のブリッジ不良の回避要求の高い部品が対応する。   That is, in the illustrated example, a surface mount component that requires a relatively large amount (thick) solder paste 26 and a surface mount component that requires a relatively small amount (thin) solder paste 26 on the substrate 21. Is a printed wiring board for a component mounting body. For example, relatively large LGA, connector, QFP, SOP, etc. are supported as the former surface mounting parts, and the latter surface mounting parts are, for example, small chips, fine pitch BGA, QFP, etc. Parts with high demands for avoiding bridging failures are available.

なお、スクリーンマスク25は可撓性を有し、スペーサ33の形成位置と非形成位置に対して高い位置合わせ精度をもって基板21の実装面に重ね合わされているものとする。スクリーンマスク25としては、例えばステンレス製等のメタルスクリーンが適用されるが、勿論これに限らない。   It is assumed that the screen mask 25 has flexibility and is superimposed on the mounting surface of the substrate 21 with high alignment accuracy with respect to the formation position and non-formation position of the spacer 33. As the screen mask 25, for example, a metal screen made of stainless steel or the like is applied, but of course not limited thereto.

図3は基板21に対する部品28のマウント工程を示している。図示の例では、インターポーザ基板30上にICチップ31が実装され、部品本体(インターポーザ基板30)の下面とほぼ同一面となるように(あるいは部品本体の下面内方側に引き込むように)端子29がグリッド状に配列された形態のLGA型表面実装用部品28が適用されており、スペーサ33の介装により、はんだ供給量が増加された基板領域にマウントされている例を示している。なお、部品28として、SOPやQFP等の端子突出型の表面実装用部品も勿論適用可能であるが、ここでは上記LGAタイプの部品を例に挙げて説明する。   FIG. 3 shows a process of mounting the component 28 on the substrate 21. In the illustrated example, the IC chip 31 is mounted on the interposer substrate 30, and the terminals 29 are arranged so as to be substantially flush with the lower surface of the component main body (interposer substrate 30) (or so as to be drawn inwardly on the lower surface of the component main body). In this example, the LGA type surface mounting components 28 are arranged in a grid shape, and are mounted on a substrate region in which the amount of supplied solder is increased by interposing a spacer 33. Of course, a terminal protruding type surface mount component such as SOP or QFP is also applicable as the component 28, but here, the LGA type component will be described as an example.

インターポーザ基板30は有機基板でなり、これにICチップ31がフリップチップ実装またはワイヤボンディング実装され、必要に応じてモールド樹脂で封止されているが、部品構成は特に限定されず、端子面が部品本体下面と同一またはそれより内方側に位置している部品全般が含まれる。   The interposer substrate 30 is an organic substrate, and an IC chip 31 is flip-chip mounted or wire bonded mounted on the interposer substrate 30 and sealed with a mold resin as required. However, the component configuration is not particularly limited, and the terminal surface is a component. All parts located on the same side as the lower surface of the main body or on the inner side thereof are included.

マウント終了後の部品28は、その端子29がはんだペースト26に接触している。この状態で、基板21をリフロー炉(図示略)へ装填することにより、所定の温度プロファイルによる部品28のリフローはんだ付け工程が行われる。   The terminal 28 of the component 28 after mounting is in contact with the solder paste 26. In this state, by loading the substrate 21 into a reflow furnace (not shown), a reflow soldering process of the component 28 with a predetermined temperature profile is performed.

図4Aは、はんだのリフロー温度直前であって、スペーサ33が加熱により分解昇華している様子を示している。上述のようにスペーサ33は、はんだペースト26を構成するはんだ材料の溶融温度よりも低い温度で分解昇華する材料を用いて形成されているため、はんだペースト26のリフロー前に昇華して消失される。その結果、図4Aに示すように、部品下面と基板21上面との間に隙間Sが形成される。   FIG. 4A shows a state in which the spacer 33 is decomposed and sublimated by heating just before the solder reflow temperature. As described above, since the spacer 33 is formed using a material that decomposes and sublimates at a temperature lower than the melting temperature of the solder material constituting the solder paste 26, the spacer 33 is sublimated and disappears before the solder paste 26 is reflowed. . As a result, as shown in FIG. 4A, a gap S is formed between the component lower surface and the substrate 21 upper surface.

そして、はんだのリフロー温度を越えると、はんだペースト26の溶剤成分は揮発し、はんだ成分は溶融し、フラックス成分ははんだの濡れ性を損なうことなく周囲に押し退けられる。冷却後、部品28の端子29と基板21のランド23との間は、図4Bに示すように、はんだ接合部26Aを介して機械的、電気的に接続される。   When the solder reflow temperature is exceeded, the solvent component of the solder paste 26 volatilizes, the solder component melts, and the flux component is pushed away to the surroundings without impairing the wettability of the solder. After cooling, the terminals 29 of the component 28 and the lands 23 of the substrate 21 are mechanically and electrically connected via a solder joint 26A as shown in FIG. 4B.

このとき、図4Bに示すように、部品28または基板21あるいはこれらの双方に反りCが生じたとしても(図では部品28のみ反りが生じた状態を示す)、スペーサ33の消失により形成された隙間Sの範囲で当該反りが吸収されるため、端子29とランド23との間の未はんだ不良部の発生を回避できる。   At this time, as shown in FIG. 4B, even if the warpage C occurs in the component 28 or the substrate 21 or both of them (in the figure, only the component 28 is warped), it is formed by the disappearance of the spacer 33. Since the warp is absorbed in the range of the gap S, it is possible to avoid the occurrence of an unsoldered defective portion between the terminal 29 and the land 23.

従って、本実施の形態によれば、はんだペースト26の塗布量を増加させるために基板21上に設けられるスペーサ33を、はんだペースト26のリフロー加熱時に分解昇華により消失される材料を用いて形成しているので、リフロー時の部品28または基板21に反りCが生じたとしても、スペーサ33の消失により形成された基板21−部品28間の隙間S内で当該反りCを吸収することができ、これにより未はんだ不良部の発生を効果的に阻止して、良好なはんだ付け性が得られ、信頼性の高いはんだ接合部26Aを備えた部品実装体35(図4B)を製造することができる。   Therefore, according to the present embodiment, the spacer 33 provided on the substrate 21 in order to increase the coating amount of the solder paste 26 is formed using a material that disappears by decomposition sublimation during reflow heating of the solder paste 26. Therefore, even if warpage C occurs in the component 28 or the substrate 21 during reflow, the warpage C can be absorbed in the gap S between the substrate 21 and the component 28 formed by the disappearance of the spacer 33. As a result, it is possible to effectively prevent the occurrence of an unsoldered defective portion, obtain good solderability, and manufacture a component mounting body 35 (FIG. 4B) provided with a highly reliable solder joint portion 26A. .

特に、本実施の形態によれば、端子面が部品本体の下面と同一またはこれよりも内方に引き込んだ形態のLGAタイプの表面実装用部品に効果的であるが、SOPやQFP、コネクタ、電界コンデンサ、インダクタ、ネットワーク抵抗等の端子突出型の表面実装部品に対しても、部品端子の高さバラツキおよび部品本体の反り等による未はんだ不良部の発生阻止に関しても勿論有効である。   In particular, according to the present embodiment, it is effective for LGA type surface mounting components in which the terminal surface is the same as or lower than the lower surface of the component main body, but SOP, QFP, connector, Of course, it is also effective in preventing the occurrence of unsoldered defective parts due to variations in the height of the component terminals and warping of the component body, even for surface-mounted surface-mount components such as electric field capacitors, inductors, and network resistors.

[第2の実施の形態]
図5は本発明の第2の実施の形態を示している。なお、図において、上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。ここで、図5Aははんだペースト26の印刷塗布工程、図5Bは部品28のマウント工程、図5Cはリフロー工程をそれぞれ示している。
[Second Embodiment]
FIG. 5 shows a second embodiment of the present invention. In the figure, the same reference numerals are given to portions corresponding to those in the first embodiment described above, and detailed description thereof will be omitted. Here, FIG. 5A shows the printing application process of the solder paste 26, FIG. 5B shows the mounting process of the component 28, and FIG. 5C shows the reflow process.

本実施の形態では、はんだペースト26の塗布量を増加させるために基板21上に設けられるスペーサ43を、はんだペースト26のリフロー加熱での高温軟化により溶融される材料を用いて形成している。   In the present embodiment, the spacer 43 provided on the substrate 21 in order to increase the application amount of the solder paste 26 is formed using a material that is melted by high-temperature softening of the solder paste 26 by reflow heating.

なお、スペーサ43の形成方法は、当該スペーサ43の形成材料が感光性を有していれば、上述の第1の実施の形態と同様なフォトリソ技術を用いることができ、また、感光性を有さなければ、スクリーン印刷法、レーザー加工技術等を用いることができる。   The spacer 43 can be formed by using the same photolithography technique as that in the first embodiment as long as the material for forming the spacer 43 has photosensitivity. Otherwise, screen printing, laser processing techniques, etc. can be used.

スペーサ43の形成材料としては、はんだペースト26のリフロー温度(融点)と同じかそれよりも低い温度で溶融(軟化)する材料が用いられている。例えば、はんだペースト26としてSnAg系無鉛はんだ(融点220〜230℃)が用いられる場合には、200℃程度でスペーサ43が軟化してコート厚が薄くなる材料が用いられている。軟化して広がり、はんだと接触しても問題ない材料が望ましい。はんだとの接触を回避したい場合は、ランド部との距離を確保したり、基板にスルーホールや溝を設け、そこに軟化した樹脂を流し入れる等の方法が有効である。   As a material for forming the spacer 43, a material that melts (softens) at a temperature equal to or lower than the reflow temperature (melting point) of the solder paste 26 is used. For example, when SnAg-based lead-free solder (melting point 220 to 230 ° C.) is used as the solder paste 26, a material is used in which the spacer 43 is softened and the coat thickness is reduced at about 200 ° C. A material that softens and spreads and is safe to contact with solder is desirable. In order to avoid contact with the solder, it is effective to secure a distance from the land portion, or to provide a through hole or groove in the substrate, and pour softened resin there.

このような特性を有するスペーサ43の形成材料としては、例えば、ナガセケムテック社製「T693/R3901」、デクスター社製「CNB837−44」、ケスター社製「RE9101」が使用できる。このうち、ナガセケムテック社製「T693/R3901」は、ナフタレンジグリシジルエーテルを主剤とし、テトラヒドロ無水フタル酸を硬化剤とした樹脂である。   As a material for forming the spacer 43 having such characteristics, for example, “T693 / R3901” manufactured by Nagase Chemtech, “CNB837-44” manufactured by Dexter, and “RE9101” manufactured by Kester can be used. Among these, “T693 / R3901” manufactured by Nagase ChemteX Corporation is a resin containing naphthalenediglycidyl ether as a main ingredient and tetrahydrophthalic anhydride as a curing agent.

スペーサ43の形成材料の厚さは任意に設定可能であるが、スペーサ43の形成材料の厚さは、はんだペースト26の供給量に影響するので、リフロー時における部品または基板の反り量を加味して決定するのが好ましい。例えば、スペーサ43の高さが、リフロー時における部品または基板の反り量よりも高くなるような厚さで形成する。   The thickness of the material for forming the spacer 43 can be arbitrarily set. However, since the thickness of the material for forming the spacer 43 affects the supply amount of the solder paste 26, the amount of warpage of the component or the substrate during reflow is taken into account. Is preferably determined. For example, the spacer 43 is formed with such a thickness that the height of the spacer 43 is higher than the warping amount of the component or the substrate during reflow.

このような材料でなるスペーサ43を基板21と部品28との間に介在させてリフロー処理を行うと、スペーサ43は、はんだが溶融する前か若しくははんだの溶融と同時に軟化、溶融して薄くなる。その結果、基板21と部品28との間に、目減りしたスペーサ43の高さに相当する大きさの隙間が形成され、この隙間の範囲内で部品28または基板21またはこれらの双方に生じる反り(図5Cでは基板28に反りが生じた状態を示している)を吸収することができる。これにより、端子29とランド23との間の未はんだ不良部の発生を回避できる。   When the spacer 43 made of such a material is interposed between the substrate 21 and the component 28 and the reflow process is performed, the spacer 43 is softened and thinned before or after the solder is melted. . As a result, a gap having a size corresponding to the height of the reduced spacer 43 is formed between the substrate 21 and the component 28, and warpage occurring in the component 28, the substrate 21, or both within the gap ( FIG. 5C shows that the substrate 28 is warped). Thereby, generation | occurrence | production of the unsoldering defective part between the terminal 29 and the land 23 can be avoided.

なお、図5Cに示すように、溶融したスペーサ43’をはんだ接合部26Aの周辺に残存させて、はんだ接合部26Aの補強作用や、コーティングによる外気遮断作用を行わせてもよく、これにより、はんだ接合部26Aの耐久性および信頼性向上を図ることができる。   As shown in FIG. 5C, the melted spacer 43 ′ may be left around the solder joint portion 26 </ b> A to reinforce the solder joint portion 26 </ b> A or perform an outside air blocking action by coating. The durability and reliability of the solder joint portion 26A can be improved.

以上のように、本実施の形態によれば、はんだペースト26の塗布量を増加させるために基板21上に設けられるスペーサ43を、はんだペースト26のリフロー加熱時に溶融される材料を用いて形成しているので、リフロー時の部品28または基板21に反りが生じたとしても、スペーサ43の溶融により形成された基板21−部品28間の隙間内で当該反りを吸収することができ、これにより未はんだ不良部の発生を効果的に阻止して、良好なはんだ付け性が得られ、信頼性の高いはんだ接合部26Aを備えた部品実装体45(図5C)を製造することができる。   As described above, according to the present embodiment, the spacer 43 provided on the substrate 21 in order to increase the coating amount of the solder paste 26 is formed using a material that is melted during reflow heating of the solder paste 26. Therefore, even if warpage occurs in the component 28 or the substrate 21 at the time of reflow, the warpage can be absorbed in the gap between the substrate 21 and the component 28 formed by melting of the spacer 43. The component mounting body 45 (FIG. 5C) including the solder joint portion 26 </ b> A having a high reliability can be manufactured by effectively preventing the occurrence of a defective solder portion and obtaining good solderability.

以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。   As mentioned above, although each embodiment of this invention was described, of course, this invention is not limited to these, A various deformation | transformation is possible based on the technical idea of this invention.

例えば以上の第1の実施の形態では、基板21上に、比較的多量の(厚い)はんだペースト26が要求される表面実装用部品と、比較的少量の(薄い)はんだペースト26が要求される表面実装用部品とが混載される部品実装体用のプリント配線板を例に挙げて説明したが、勿論これに限られず、比較的多量のはんだペースト26が要求される表面実装用部品のみ実装される部品実装体用のプリント配線板にも、本発明は適用可能である。   For example, in the first embodiment described above, a surface mounting component that requires a relatively large amount (thick) solder paste 26 and a relatively small amount (thin) solder paste 26 are required on the substrate 21. The printed wiring board for the component mounting body in which the surface mounting components are mixedly mounted has been described as an example. However, the present invention is not limited to this, and only the surface mounting components requiring a relatively large amount of solder paste 26 are mounted. The present invention is also applicable to a printed wiring board for a component mounting body.

本発明の第1の実施の形態によるプリント配線板20の製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the printed wiring board 20 by the 1st Embodiment of this invention. はんだペースト26の印刷工程を説明する要部断面図である。7 is a cross-sectional view of a main part for explaining a printing process of the solder paste 26. FIG. 部品28のマウント工程を説明する要部断面図である。FIG. 10 is a cross-sectional view of the main part for explaining the mounting process of the component 28. リフロー工程を説明する要部断面図である。It is principal part sectional drawing explaining a reflow process. 本発明の第2の実施の形態による部品実装体の製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the component mounting body by the 2nd Embodiment of this invention. 従来のプリント配線板の製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the conventional printed wiring board. 部品端子の高さバラツキに起因する未はんだ不良部の発生を説明する要部断面図である。It is principal part sectional drawing explaining generation | occurrence | production of the un-solder defective part resulting from the height variation of a component terminal. 基板の反りに起因する未はんだ不良部の発生を説明する要部断面図である。It is principal part sectional drawing explaining generation | occurrence | production of the un-solder defective part resulting from the curvature of a board | substrate. 部品の反りに起因する未はんだ不良部の発生を説明する要部断面図である。It is principal part sectional drawing explaining generation | occurrence | production of the unsoldering defective part resulting from the curvature of components. スペーサを用いる従来のプリント配線板の製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the conventional printed wiring board using a spacer. 従来のスペーサを用いたときの利点を説明する要部断面図である。It is principal part sectional drawing explaining the advantage when using the conventional spacer. 従来のスペーサを用いたときの問題点を説明する要部断面図である。It is principal part sectional drawing explaining a problem when using the conventional spacer.

符号の説明Explanation of symbols

20…プリント配線板、21…基板、22…絶縁基材、23…ランド、24…ソルダーレジスト、25…スクリーンマスク、26…はんだペースト、28…部品、29…端子、30…インターポーザ基板、31…ICチップ、33,43…スペーサ、35,45…部品実装体。   DESCRIPTION OF SYMBOLS 20 ... Printed wiring board, 21 ... Board | substrate, 22 ... Insulation base material, 23 ... Land, 24 ... Solder resist, 25 ... Screen mask, 26 ... Solder paste, 28 ... Component, 29 ... Terminal, 30 ... Interposer board, 31 ... IC chip, 33, 43... Spacer, 35, 45.

Claims (8)

表面が部品の実装面とされ、スクリーンマスクを用いて接合材が塗布される前記実装面の位置のうち前記接合材の塗布量を増加すべき位置の周囲に、増加する塗布量に対応した高さのスペーサを設けたプリント配線板において、
前記スペーサは、前記接合材のリフロー加熱時に消失または溶融される材料を用いて形成されている
ことを特徴とするプリント配線板。
The surface is the mounting surface of the component, and the position corresponding to the increasing coating amount is increased around the position of the mounting surface where the bonding material is applied using a screen mask. In the printed wiring board provided with a spacer,
The printed wiring board, wherein the spacer is formed using a material that disappears or melts during reflow heating of the bonding material.
前記スペーサは、加熱処理により分解昇華して消失される材料を用いて形成されている
ことを特徴とする請求項1に記載のプリント配線板。
The printed wiring board according to claim 1, wherein the spacer is formed using a material that is decomposed and sublimated by heat treatment.
前記スペーサは、加熱処理により軟化して溶融される材料を用いて形成されている
ことを特徴とする請求項1に記載のプリント配線板。
The printed wiring board according to claim 1, wherein the spacer is formed using a material that is softened and melted by heat treatment.
前記スペーサの高さは、前記接合材のリフロー加熱後における前記部品の反り量よりも高く設定されている
ことを特徴とする請求項1に記載のプリント配線板。
The printed wiring board according to claim 1, wherein a height of the spacer is set to be higher than a warping amount of the component after the reflow heating of the bonding material.
プリント配線板の実装面に接合材を介して部品が実装されてなる部品実装体の製造方法であって、
前記実装面の位置うち前記接合材の塗布量を増加すべき位置の周囲に、増加する塗布量に対応した高さのスペーサを、前記接合材のリフロー加熱時に消失または溶融される材料を用いて形成する工程と、
前記実装面に前記接合材をスクリーン印刷法により塗布する工程と、
前記実装面に部品をマウントした後、前記接合材をリフロー加熱して、前記スペーサを消失または溶融させる工程とを有する
ことを特徴とする部品実装体の製造方法。
A component mounting body manufacturing method in which a component is mounted on a mounting surface of a printed wiring board via a bonding material,
A spacer having a height corresponding to the increasing application amount is used around the position of the mounting surface where the application amount of the bonding material should be increased, using a material that disappears or melts during reflow heating of the bonding material. Forming, and
Applying the bonding material to the mounting surface by a screen printing method;
And a step of reflow-heating the bonding material after the component is mounted on the mounting surface to eliminate or melt the spacer.
前記スペーサを、加熱処理により分解昇華して消失される材料を用いて形成する
ことを特徴とする請求項5に記載の部品実装体の製造方法。
The method for manufacturing a component mounting body according to claim 5, wherein the spacer is formed using a material that decomposes and sublimates by heat treatment and disappears.
前記スペーサを、加熱処理で高温軟化される材料を用いて形成する
ことを特徴とする請求項5に記載の部品実装体の製造方法。
The method of manufacturing a component mounting body according to claim 5, wherein the spacer is formed using a material that is softened at a high temperature by heat treatment.
前記スペーサの高さを、前記接合材のリフロー加熱後における前記部品の反り量よりも高くする
ことを特徴とする請求項5に記載の部品実装体の製造方法。
The method for manufacturing a component mounting body according to claim 5, wherein a height of the spacer is set higher than a warping amount of the component after the reflow heating of the bonding material.
JP2004152754A 2004-05-24 2004-05-24 Method of manufacturing printed circuit board and part package Pending JP2005340230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004152754A JP2005340230A (en) 2004-05-24 2004-05-24 Method of manufacturing printed circuit board and part package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004152754A JP2005340230A (en) 2004-05-24 2004-05-24 Method of manufacturing printed circuit board and part package

Publications (1)

Publication Number Publication Date
JP2005340230A true JP2005340230A (en) 2005-12-08

Family

ID=35493492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004152754A Pending JP2005340230A (en) 2004-05-24 2004-05-24 Method of manufacturing printed circuit board and part package

Country Status (1)

Country Link
JP (1) JP2005340230A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028045A (en) * 2008-07-24 2010-02-04 Dainippon Printing Co Ltd Method of manufacturing multilayer printed-wiring board, method of manufacturing substrate sheet having conductive bump, substrate sheet having conductive bump, and substrate sheet
JP2010028046A (en) * 2008-07-24 2010-02-04 Dainippon Printing Co Ltd Method of manufacturing multilayer printed-wiring board and method of manufacturing substrate sheet having conductive bump
JP2010067687A (en) * 2008-09-09 2010-03-25 Dainippon Printing Co Ltd Method for manufacturing multilayer printed wiring board and method for manufacturing substrate sheet with conductive bump
JP2010067701A (en) * 2008-09-09 2010-03-25 Dainippon Printing Co Ltd Method for manufacturing multilayer printed wiring board
JP2010076123A (en) * 2008-09-24 2010-04-08 Dainippon Printing Co Ltd Method of manufacturing substrate sheet with conductive bump
CN105873378B (en) * 2016-06-01 2018-12-21 全讯射频科技(无锡)有限公司 The height adjustment device of a plant ball steel mesh

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028045A (en) * 2008-07-24 2010-02-04 Dainippon Printing Co Ltd Method of manufacturing multilayer printed-wiring board, method of manufacturing substrate sheet having conductive bump, substrate sheet having conductive bump, and substrate sheet
JP2010028046A (en) * 2008-07-24 2010-02-04 Dainippon Printing Co Ltd Method of manufacturing multilayer printed-wiring board and method of manufacturing substrate sheet having conductive bump
JP2010067687A (en) * 2008-09-09 2010-03-25 Dainippon Printing Co Ltd Method for manufacturing multilayer printed wiring board and method for manufacturing substrate sheet with conductive bump
JP2010067701A (en) * 2008-09-09 2010-03-25 Dainippon Printing Co Ltd Method for manufacturing multilayer printed wiring board
JP2010076123A (en) * 2008-09-24 2010-04-08 Dainippon Printing Co Ltd Method of manufacturing substrate sheet with conductive bump
CN105873378B (en) * 2016-06-01 2018-12-21 全讯射频科技(无锡)有限公司 The height adjustment device of a plant ball steel mesh

Similar Documents

Publication Publication Date Title
US5953814A (en) Process for producing flip chip circuit board assembly exhibiting enhanced reliability
KR101156819B1 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
US6514845B1 (en) Solder ball contact and method
JP4962217B2 (en) Printed wiring board and electronic device manufacturing method
US9980367B2 (en) Stand-off block
JP2018056234A (en) Printed circuit board, electronic apparatus and manufacturing method for printed circuit board
JP2001217514A (en) Multi-layered wiring board
KR101019642B1 (en) Method of Manufacturing Print Circuit Board
JP2006303392A (en) Printed circuit board and electronic circuit substrate and manufacturing method thereof
US20080020602A1 (en) Electrically Connecting Terminal Structure of Circuit Board and Manufacturing Method Thereof
JP2005340230A (en) Method of manufacturing printed circuit board and part package
JP5061668B2 (en) Hybrid substrate having two types of wiring boards, electronic device having the same, and method for manufacturing hybrid substrate
JP2008135410A (en) Method for mounting electronic component, circuit board having electronic component mounted thereon, and electronic equipment having circuit board mounted thereon
US8168525B2 (en) Electronic part mounting board and method of mounting the same
KR100746362B1 (en) Package on package substrate and the manufacturing method thereof
JPH05144815A (en) Substrate for mounting of electronic part with bump
JP5062376B1 (en) Manufacturing method of electronic component mounting board
JP2001230537A (en) Method for forming solder bump
JP2013055208A (en) Printed circuit board
JP4802679B2 (en) Electronic circuit board mounting method
JP2013102020A (en) Semiconductor package substrate
US8604356B1 (en) Electronic assembly having increased standoff height
JP2006066811A (en) Mask for solder printing, method for mounting component
JP2917537B2 (en) Mounting method of IC package for surface mounting
JP2751897B2 (en) Ball grid array mounting structure and mounting method