JP2005327794A - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP2005327794A JP2005327794A JP2004142329A JP2004142329A JP2005327794A JP 2005327794 A JP2005327794 A JP 2005327794A JP 2004142329 A JP2004142329 A JP 2004142329A JP 2004142329 A JP2004142329 A JP 2004142329A JP 2005327794 A JP2005327794 A JP 2005327794A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder lands
- lands
- chip component
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】 異なる半田ランドを択一的に使用できるようにして汎用性を高めつつ、高密度実装を阻害したりチップ部品の半田付け不良を招来することなくチップ立ち現象が防止できるようにした回路基板を提供すること。
【解決手段】 回路基板21の部品実装面22上には、チップ部品3が横向きにも縦向きにも実装できるようにするため3個の半田ランド23,24,25が配設されており、各半田ランド23〜25はすべて同じ大きさの円形状に形成されている。チップ部品3は、第1および第2の半田ランド23,24と第1および第3の半田ランド23,25のいずれか一方の組み合わせを選択して実装される。すなわち、チップ部品3の片側の電極部3aは必ず第1の半田ランド23に半田付けされるが、チップ部品3の実装位置に応じて他側の電極部3bは第2の半田ランド24と第3の半田ランド25のいずれか一方に半田付けされる。
【選択図】 図1
【解決手段】 回路基板21の部品実装面22上には、チップ部品3が横向きにも縦向きにも実装できるようにするため3個の半田ランド23,24,25が配設されており、各半田ランド23〜25はすべて同じ大きさの円形状に形成されている。チップ部品3は、第1および第2の半田ランド23,24と第1および第3の半田ランド23,25のいずれか一方の組み合わせを選択して実装される。すなわち、チップ部品3の片側の電極部3aは必ず第1の半田ランド23に半田付けされるが、チップ部品3の実装位置に応じて他側の電極部3bは第2の半田ランド24と第3の半田ランド25のいずれか一方に半田付けされる。
【選択図】 図1
Description
本発明は、チップ部品が実装される回路基板に係り、特に、異なる半田ランドを択一的に使用することによってチップ部品の実装位置を選択できるようにした回路基板に関する。
微細な配線パターンが形成されて多数の電子部品が搭載されている高周波機器等の回路基板において、配線を1箇所変更するだけで用途の変更に対応できる場合には、その配線の変更が容易に行えるように予め設計しておくことによって製造コストを大幅に低減することができる。具体的には、部品実装面に予め択一的に使用される半田ランドを配設しておき、用途に応じて使用する半田ランドを選択してチップ部品の実装位置を変更すればよく、こうすることで回路基板の汎用性を高めることができる(例えば、特許文献1参照)。
図3は、このような手法で汎用性を高めた従来の回路基板の要部をチップ部品と共に示す説明図である。同図に示すように、回路基板1の部品実装面2上には3個の半田ランド4,5,6が配設されており、各半田ランド4〜6の2個を選択的に使用することでチップ部品3が図示横向きにも縦向きにも実装できるようになっている。各半田ランド4〜6はそれぞれ異なる導電パターン14,15,16の端部を幅広に形成したものであって、択一的に使用される半田ランド5,6は長方形状に形成されているが、必ず使用される半田ランド4は正方形状に形成されている。なお、図示はしていないが部品実装面2上には半田レジスト層が形成されており、導電パターン14〜16は半田ランド4〜6を除いて該半田レジスト層に被覆されている。
図3に示す従来の回路基板1は、半田ランド4,5上に図示せぬクリーム半田を印刷等で形成した後、チップ部品3の両端の電極部3a,3bをそれぞれ半田ランド4,5上に載置してリフロー炉で加熱することにより、一方の電極部3aを半田ランド4に半田付けして他方の電極部3bを半田ランド5に半田付けすることができるため、図示横向きに実装された該チップ部品3を介して導電パターン14,15を導通させることができる。同様に、チップ部品3の一方の電極部3aを半田ランド4に半田付けして他方の電極部3bを半田ランド6に半田付けすることにより、図示縦向きに実装された該チップ部品3を介して導電パターン14,16を導通させることができる。ただし、いずれの場合でも半田ランド4はチップ部品3の電極部3aを載置して半田付けしなければならないので、この半田ランド4は択一的に使用される半田ランド5,6に比べてやや大きめに形成されている。
実用新案登録第3096465号公報(第7−8頁、図2)
しかしながら、図3に示す従来の回路基板1では、択一的に使用される半田ランド5,6に比べて必ず使用される半田ランド4が面積的に大きいため、その熱容量の相違によってリフロー半田付け工程でチップ部品3が立ち上がってしまうチップ立ち現象が起こりやすいという問題があった。なお、半田ランド5,6を半田ランド4と同じ大きさの正方形状に形成した場合、チップ立ち現象は起こりにくくなるが、半田ランド4〜6の占有スペースが広くなりすぎて高密度実装が阻害されるという別の問題が発生する。また、半田ランド4を半田ランド5,6と同じ大きさの長方形状に形成した場合は、チップ部品3が横向きまたは縦向きに実装されたときに電極部3aに対する半田ランド4の接触面積が極端に少なくなってしまうため、半田付けの信頼性が低下するという問題が発生する。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、異なる半田ランドを択一的に使用できるようにして汎用性を高めつつ、高密度実装を阻害したりチップ部品の半田付け不良を招来することなくチップ立ち現象が防止できるようにした回路基板を提供することにある。
上述した目的を達成するため、本発明の回路基板では、部品実装面上に、第1の半田ランドと、該第1の半田ランドと対をなす第2の半田ランドと、前記第1の半田ランドと対をなす第3の半田ランドとが配設されていると共に、これら第1乃至第3の半田ランドがすべて同等の大きさの円形状に形成されており、前記第1および第2の半田ランドと前記第1および第3の半田ランドのいずれか一方の組み合わせを選択してチップ部品の両端の電極部を半田付けするようにした。
このように必ず使用される第1の半田ランドと択一的に使用される第2および第3の半田ランドをすべて同等の大きさの円形状に形成しておけば、第1および第2の半田ランドと第1および第3の半田ランドのいずれの組み合わせを選択した場合にも、チップ部品の電極部に対する各半田ランドの接触面積を同等かつ十分に確保できると共に、各半田ランドの占有スペースを抑制することができる。また、各半田ランドの熱容量が同等になるため、チップ部品のリフロー半田付け工程でチップ立ち現象が発生しにくくなり、歩留まりの向上が見込める。
かかる構成の回路基板において、前記第1および第2の半田ランドの中心どうしを結ぶ直線と、前記第1および第3の半田ランドの中心どうしを結ぶ直線とが略直交するように、これら第1乃至第3の半田ランドを配置させておけば、第1および第2の半田ランドと第1および第3の半田ランドのいずれの組み合わせを選択した場合にも、デッドスペースの少ない部品レイアウトでチップ部品が実装できるため高密度実装に好適となる。ただし、各半田ランドはすべて同等の大きさの円形状に形成されているので、前記2直線が直交しない配置であってもチップ部品の半田付けの信頼性は確保できる。
本発明の回路基板によれば、必ず使用される第1の半田ランドと択一的に使用される第2および第3の半田ランドがすべて同等の大きさの円形状に形成されているので、各半田ランドの熱容量が同等になると共に、各半田ランドの占有スペースを抑制することができ、かつ、第1および第2の半田ランドと第1および第3の半田ランドのいずれの組み合わせを選択した場合にもチップ部品の電極部に対する各半田ランドの接触面積を十分に確保することができる。それゆえ、異なる半田ランドを択一的に使用できるようにして汎用性を高めつつ、高密度実装を阻害したりチップ部品の半田付け不良を招来することなくチップ立ち現象が防止できるようにした回路基板を提供することができる。
実施の形態を図面を参照して説明すると、図1は本発明の実施形態例に係る回路基板の要部をチップ部品と共に示す説明図、図2は図1のII−II線に沿う断面図である。
図1に示すように、回路基板21の部品実装面22上にはチップ部品3の実装領域に、該チップ部品3が図示横向きにも縦向きにも実装できるようにするため3個の半田ランド23,24,25が配設されており、各半田ランド23〜25はすべて直径が該チップ部品3の幅寸法Wと同等の円形状に形成されている。ここで、各半田ランド23〜25はそれぞれの中心が直角二等辺三角形の頂点に位置するように配置されている。これら3個の半田ランド23〜25はそれぞれ異なる導電パターン33,34,35の端部を幅広に形成したものであって、第1の半田ランド23は必ず使用されるが、第2および第3の半田ランド24,25は択一的に使用される。すなわち、チップ部品3の片側の電極部3aは必ず第1の半田ランド23に半田付けされるが、チップ部品3の実装位置に応じて他側の電極部3bは第2の半田ランド24と第3の半田ランド25のいずれか一方に半田付けされる。また、図2に示すように、部品実装面22上には半田レジスト層26が形成されており、導電パターン33〜35は半田ランド23〜25を除いて該半田レジスト層26に被覆されている(ただし、図1では半田レジスト層26は図示省略してある)。
これらの図に示す回路基板21は、第1および第2の半田ランド23,24上にクリーム半田27(図2参照)を印刷等で形成した後、チップ部品3の両端の電極部3a,3bをそれぞれ該半田ランド23,24上に載置してリフロー炉で加熱することにより、一方の電極部3aを第1の半田ランド23に半田付けして他方の電極部3bを第2の半田ランド24に半田付けすることができるため、図1中で横向きに実装された該チップ部品3を介して導電パターン33,34を導通させることができる。同様に、チップ部品3の一方の電極部3aを第1の半田ランド23に半田付けして他方の電極部3bを第3の半田ランド25に半田付けすることにより、図1中で縦向きに実装された該チップ部品3を介して導電パターン33,35を導通させることができる。
なお、この回路基板21はETC(自動料金収受システム)用に設計されたもので、導電パターン34が内臓アンテナ用の信号線路として使用可能であり、導電パターン35が外付けアンテナ用の信号線路として使用可能である。そして、回路基板21をアンテナ内蔵型ETCに適用する場合は、チップ部品3を第1および第2の半田ランド23,24上に実装し、アンテナ外付け型ETCに適用する場合は、チップ部品3を第1および第3の半田ランド23,25上に実装するようになっている。すなわち、この回路基板21は、第1および第2の半田ランド23,24と第1および第3の半田ランド23,25のいずれの組み合わせを選択するかによって、アンテナ内蔵型ETCにもアンテナ外付け型ETCにも適用できるようになっている。
このように本実施形態例に係る回路基板21では、必ず使用される第1の半田ランド23と択一的に使用される第2および第3の半田ランド24,25がすべて同じ大きさの円形状に形成されており、しかも、その円形の直径がチップ部品3の幅寸法Wと同等に設定されている。それゆえ、第1および第2の半田ランド23,24と第1および第3の半田ランド23,25のいずれの組み合わせを選択した場合にも、チップ部品3の電極部3a,3bに対する各半田ランド23〜25の接触面積を同等かつ十分に確保することができる。また、各半田ランド23〜25の熱容量が同等であることから、チップ部品3のリフロー半田付け工程でチップ立ち現象が発生しにくくなり、歩留まりの向上が見込める。さらに、一辺の長さがWの正方形状に形成された半田ランドを同じように3個配設した場合と比べて、円形状に形成された各半田ランド23〜25は占有スペースが大幅に低減できるので、高密度実装を阻害する虞もない。
また、本実施形態例では、第1および第2の半田ランド23,24の中心どうしを結ぶ直線と、第1および第3の半田ランド23,25の中心どうしを結ぶ直線とが直交するように設定し、各半田ランド23〜25の中心が直角二等辺三角形の頂点に位置するような配置になっている。このような相対位置関係で第1〜第3の半田ランド23〜25が配置させてあると、第1および第2の半田ランド23,24上に実装した場合のチップ部品3の向きと、第1および第3の半田ランド23,25上に実装した場合のチップ部品3の向きとが互いに直交したものとなるため、半田ランド24,25のいずれを選択した場合にもデッドスペースの少ない部品レイアウトでチップ部品3を実装することができ、この点からも高密度実装に有利となっている。ただし、各半田ランド23〜25はすべて同じ大きさの円形状に形成されているので、第1および第2の半田ランド23,24の中心どうしを結ぶ直線と、第1および第3の半田ランド23,25の中心どうしを結ぶ直線とが直交しない配置になっている場合でも、チップ部品3の半田付けの信頼性は確保できる。
3 チップ部品
3a,3b 電極部
21 回路基板
22 部品実装面
23 第1の半田ランド
24 第2の半田ランド
25 第3の半田ランド
26 半田レジスト層
27 クリーム半田
33,34,35 導電パターン
3a,3b 電極部
21 回路基板
22 部品実装面
23 第1の半田ランド
24 第2の半田ランド
25 第3の半田ランド
26 半田レジスト層
27 クリーム半田
33,34,35 導電パターン
Claims (2)
- 部品実装面上に、第1の半田ランドと、該第1の半田ランドと対をなす第2の半田ランドと、前記第1の半田ランドと対をなす第3の半田ランドとが配設されていると共に、これら第1乃至第3の半田ランドがすべて同等の大きさの円形状に形成されており、前記第1および第2の半田ランドと前記第1および第3の半田ランドのいずれか一方の組み合わせを選択してチップ部品の両端の電極部を半田付けするようにしたことを特徴とする回路基板。
- 請求項1の記載において、前記第1および第2の半田ランドの中心どうしを結ぶ直線と、前記第1および第3の半田ランドの中心どうしを結ぶ直線とが略直交するように、これら第1乃至第3の半田ランドを配置させたことを特徴とする回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004142329A JP2005327794A (ja) | 2004-05-12 | 2004-05-12 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004142329A JP2005327794A (ja) | 2004-05-12 | 2004-05-12 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005327794A true JP2005327794A (ja) | 2005-11-24 |
Family
ID=35473915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004142329A Withdrawn JP2005327794A (ja) | 2004-05-12 | 2004-05-12 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005327794A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020053546A (ja) * | 2018-09-27 | 2020-04-02 | 太陽誘電株式会社 | 配線基板および通信評価装置 |
-
2004
- 2004-05-12 JP JP2004142329A patent/JP2005327794A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020053546A (ja) * | 2018-09-27 | 2020-04-02 | 太陽誘電株式会社 | 配線基板および通信評価装置 |
JP7008005B2 (ja) | 2018-09-27 | 2022-02-10 | 太陽誘電株式会社 | 通信評価装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7084353B1 (en) | Techniques for mounting a circuit board component to a circuit board | |
KR20190028760A (ko) | 하부 리세스형 부품 배치 | |
JP2006108685A (ja) | 表面実装用ヒートシンク | |
US20080179083A1 (en) | Electrical terminal footprints for a printed circuit board | |
US8299367B2 (en) | Notch positioning type soldering structure and method for preventing pin deviation | |
EP2627160A1 (en) | Circuit board system | |
US8633398B2 (en) | Circuit board contact pads | |
JP2006261598A (ja) | シールドケースを有する電子部品 | |
JPH10313157A (ja) | プリント基板 | |
JP2005327794A (ja) | 回路基板 | |
US20130203274A1 (en) | Circuit board system | |
KR102309794B1 (ko) | 프린트 기판 | |
JP4775233B2 (ja) | アンテナ装置及びそれを用いたアンテナ実装基板 | |
JP3093800U (ja) | 電子ユニット | |
JP2009224697A (ja) | プリント基板及び電子部品実装基板 | |
US6518512B2 (en) | Structure for inspecting electrical component alignment | |
US20120292088A1 (en) | Electronic device with obliquely connected components | |
JP2009027031A (ja) | プリント基板 | |
JP2012009778A (ja) | 配線構造及び電子部品パッケージ | |
JP6694311B2 (ja) | プリント配線基板 | |
JP2004014606A (ja) | 回路基板のランド及びその形成法 | |
JP3095446U (ja) | チップコンデンサのリフローによるハンダ固定構造及び面実装型部品のリフローによるハンダ固定構造 | |
US20050282415A1 (en) | Printed circuit boards having improved solder pads | |
JP2012146903A (ja) | プリント基板 | |
JP2002373962A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090311 |