JP2005327747A - プラズマディスプレーパネル - Google Patents

プラズマディスプレーパネル Download PDF

Info

Publication number
JP2005327747A
JP2005327747A JP2005225492A JP2005225492A JP2005327747A JP 2005327747 A JP2005327747 A JP 2005327747A JP 2005225492 A JP2005225492 A JP 2005225492A JP 2005225492 A JP2005225492 A JP 2005225492A JP 2005327747 A JP2005327747 A JP 2005327747A
Authority
JP
Japan
Prior art keywords
electrode
discharge
sustain
electrode pair
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005225492A
Other languages
English (en)
Inventor
Eun Cheol Lee
リー,ユン・チョル
Jae-Sung Kim
キム,ジェ・スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2000-0079994A external-priority patent/KR100373530B1/ko
Priority claimed from KR10-2000-0087062A external-priority patent/KR100400378B1/ko
Priority claimed from KR1020010004745A external-priority patent/KR20020064100A/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2005327747A publication Critical patent/JP2005327747A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

【課題】プラズマディスプレーパネルの放電効率と輝度を高めるようにする。
【解決手段】本発明のPDPは上部基板上に形成されてスキャン電圧が供給されるスキャン電極を含めた上部電極群と、放電空間を間に置いて前記上部基板と対向する下部基板上に形成されて前記放電空間を区画する隔壁と、データ電圧が供給されて前記隔壁の下に位置するように前記下部基板上に形成されるアドレス電極と、アドレス電極の一方側から前記スキャン電極の方向に延びる補助電極とを具備する。
【選択図】 図8

Description

本発明はプラズマディスプレーパネルに関し、特に放電効率と輝度を高めるようにしたプラズマディスプレーパネルに関する。
プラズマディスプレーパネル(以下“PDP”という)はガスの放電時に発生する紫外線によって蛍光体を発光させることで文字またはグラフィックを含む画像を表示するようになっている。このようなPDPは薄膜化と大型化が容易であるだけではなく、最近の技術の向上に伴って画質が大きく向上している。
図1を参照すると、従来の3電極の交流面放電型PDP(以下、“3電極PDP”という)は、スキャン電極(Y)とサスティン電極(Z)を備えた上部基板(10)と、データ電極(X)を備えた下部基板(18)とを有している。
スキャン電極(Y)とサスティン電極(Z)はそれぞれ幅が広い透明電極(12Y、12Z)と幅が狭い金属バス電極(13Y、13Z)とからなり、それらが所定の間隔を保って平行に配置されている。
上部基板(10)には、さらにスキャン電極(Y)とサスティン電極(Z)を覆うように上部誘電体層(14)と保護膜(16)が積層される。上部誘電体層(14)はプラズマ放電時に発生した壁電荷を蓄積するためのものである。保護膜(16)は、プラズマ放電時に発生するスパッタリングによる上部誘電体層(14)の損傷を防止すると共に、2次電子の放出の効率を高める働きを持っている。この保護膜(16)としては酸化マグネシウム(MgO)を利用するのが一般的である。
データ電極(X)は下部基板(18)にスキャン電極(Y)とサスティン電極(Z)の長手方向と直交する方向に配置されている。
データ電極(X)が配置された下部基板(18)には下部誘電体層(22)と隔壁(24)がさらに形成されている。下部誘電体層(22)と隔壁(24)の表面に蛍光体層(26)が塗布される。隔壁(24)は水平に隣接した放電空間を分離して隣接した放電セルの間の光学的、電気的なクロストークを防止するためのものである。蛍光体層(26)はプラズマ放電時に発生された紫外線によって励起され、赤色、緑色または青色のいずれか一つの可視光線を発生する。
上部基板(10)、下部基板(18)及び隔壁(24)の間に設けられた放電空間にはHe+XeまたはNe+Xeなどの不活性の混合ガスが注入される。
このようなPDPの放電セル(1)は、図2のようにパネル(30)上にマトリックス形態で配置される。並んで形成されたスキャン電極(Y1〜Ym)とサスティン電極(Z1〜Zm)は各放電セルでデータ電極(X1〜Xn)と交差している。
PDPは画像のグレーレベルを得るために1フレームを発光回数が異なる多数のサブフィールドに分けて駆動している。各サブフィールドは、放電を均一に起こすためのリセット期間、放電セルを選択するためのアドレス期間及びグレーレベルを実現するサスティン期間に分けられる。256グレーレベルで画像を表示しようとする場合に1/60秒に当たるフレーム期間(16.67ms)は図3のようにそれぞれ時間間隔の異なる8つのサブフィールド(SF1〜SF8)に分けられる。8つのサブフィールド(SF1〜SF8)のそれぞれは、さらにリセット期間、アドレス期間及びサスティン期間に分けられている。各サブフィールドのリセット期間及びアドレス期間は各サブフィールドとも同一である。セルを選択するためのアドレス放電はデータ電極(X)とスキャン電極(Y)の間の電圧差により起きる。サスティン期間はサブフィールドSF1からSF8へ向かうにつれ2n(n=0、1、2、3、4、5、6、7)の比率で増加する。このようにサスティン期間の異なるサブフィールドを組み合わせてサスティン放電の回数を調節することで映像表示時に必要なグレースケールを実現している。サスティン放電はスキャン電極(Y)とサスティン電極(Z)に交互に供給される高い電圧のパルス信号により起きる。
図4は3電極PDPの駆動波形である。
図4を参照すると、リセット期間にはサスティン電極(Z)またはスキャン電極(Y1〜Ym)に図示しない球形波またはランプ波形態の信号が1回以上供給されて全画面の放電セルを同時に放電させる。このようなリセット期間の放電により全画面のセルに均一の壁電荷が蓄積される。
アドレス期間にはスキャン電極(Y1〜Ym)に順次負極性のスキャンパルス(SP)が供給されると共にスキャンパルス(SP)に同期したデータパルス(DP)がデータ電極(X)に供給される。データパルス(DP)が供給された放電セルでアドレス放電が起きる。すなわち、放電させるセルが選択される。
サスティン期間にはスキャン電極(Y)とサスティン電極(Z)に交互にサスティンパルス(SUSPy)とサスティンパルス(SUSPz)が供給される。アドレス放電により選択された放電セルがサスティンパルス(SUSPy)とサスティンパルス(SUSPz)の供給ごとにサスティン放電が連続的に起きる。
しかし、3電極PDPはスキャン電極(Y)とサスティン電極(Z)が放電空間の上中央に位置していて、その上側にある2つの電極の間で放電が生じているだけであるので放電空間の活用度が低い。このために3電極のPDPはサスティン放電を起こさせる電圧を高くしなければならず、それに伴って消費電力が高くなり、その上サスティン放電時に放電及び発光の効率が低い。これを以下にさらに説明する。サスティン放電はスキャン電極(Y)とサスティン電極(Z)の間で面放電として起きる。双方の電極の間隔が広ければ放電を開始させるための電圧を高くしなければならない。一般的にその電圧を低くするためにスキャン電極(Y)とサスティン電極(Z)はセルの中央に近づけて配置している。そのためにサスティン放電時に放電経路が短くなり放電効率や発光効率が低くなる。効率を高めるために、スキャン電極(Y)とサスティン電極(Z)の間の間隔を広くすると、電極間の間隔に比例して放電開始の電圧が高くなる。
このような3電極PDPの問題点を解決するために、サスティン放電のための電極を4つに分離した5電極PDPが提案された。
図5にその従来の5電極PDPが示されている。この5電極PDPは放電セルの中央にトリガ電極対(TY、TZ)を狭い間隔で配置し、トリガ電極対(TY、TZ)の両外側の放電セルの縁に沿ってサスティン電極対(SY、SZ)を配置した構造である。下部基板40の構造は3電極PDPと特に変わらず、トリガ電極対(TY、TZ)やサスティン電極対(SY、SZ)と直交するようにデータ電極(X)が配置されている。
トリガ電極対(TY、TZ)とサスティン電極対(SY、SZ)はそれぞれ幅が広い透明電極と幅が狭い金属バス電極とからなり、それらが上部基板(34)に並列に形成される。トリガ電極対(TY、TZ)は電極間の間隔(Ni)が狭く、サスティン電極対(SY、SZ)の間隔(Wi)は広い。
サスティン電極対(SY、SZ)はトリガ電極対(TY、TZ)の間の放電によって形成された空間の電荷及び壁電荷を利用して長い経路の放電を起こせる。
上部基板(34)にはトリガ電極対(TY、TZ)とサスティン電極対(SY、SZ)を覆うように上部誘電体層(36)と保護膜(38)が積層される。これらの作用は3電極PDPのものと特に変わるところはない。同様に、下部基板の構造も3電極PDPのものと変わるところはなく、下部誘電体層(44)と隔壁(46)が形成され、蛍光体層(48)がそれらの表面に形成されている。
上部基板(34)、下部基板(40)及び隔壁(46)の間に設けられた放電空間には同様にHe+XeまたはNe+Xeなどの不活性の混合ガスが注入される。
このような5電極PDPの放電セル(11)は図6のようにパネル(60)上にマトリックス形態で配置される。
5電極PDPの動作は3電極PDPと同じように、画像のグレーレベルを実現するために1フレームをリセット期間、アドレス期間及びサスティン期間に分け、サスティン期間を発光回数がそれぞれ異なる多数のサブフィールドに分けて駆動している。リセット期間には全画面の放電セルが初期化される。アドレス期間には第1トリガ電極(TY)とデータ電極(X)の間でアドレス放電を起こさせる。サスティン期間にはトリガ電極対(TY、TZ)の各電極にパルスが交互に印加され、同時にサスティン電極対(SY、SZ)の各電極にパルスが交互に印加される。トリガ電極対(TY、TZ)の間にトリガ放電が先に起きて、このトリガ放電により生成されたプライミング荷電粒子を利用してサスティン電極対(SY、SZ)上に長い経路の放電を起こさせている。
5電極PDPにおいて、長い経路の放電、すなわち、サスティン放電が効果的に起きるためにはサスティン電極対(SY、SZ)に高いサスティン電圧を加える必要がある。しかし、サスティン電極対(SY、SZ)にあまりに高い電圧が加えられるとサスティン電極対(SY、SZ)の間に少なくともいずれか一つと基底電位(GND)を維持しているデータ電極(X)の間に放電が起きることがある。この放電が生じると、放電経路が分散されてサスティン放電の効率が落ちるだけでなく、輝度が落ちる。
また、5電極PDPはサスティン電極対(SY、SZ)の間の長い経路の放電の効率と輝度を高めるためには、トリガ電極対(TY、TZ)間の短い経路の放電はできる限り弱いことが好ましい。しかし、アドレス放電により第1トリガ電極(TY)上に多くの量の壁電荷が形成されて、トリガ電極対(TY、TZ)間の間隔が狭いためにトリガ電極対(TY、TZ)の間の短い経路の放電が強く起きやすい。
従って、本発明はPDPの放電効率と輝度を高めることを目的とする。
前記目的を達成するために、本発明のPDPは、上部基板上に形成されてスキャン電圧が供給されるスキャン電極を含めた上部電極群と、放電空間を間に置いて前記上部基板と対向する下部基板上に形成された前記放電空間を区画する隔壁と、データ電圧が供給されて前記隔壁の下に位置するように前記下部基板上に形成されるアドレス電極と、前記アドレス電極の一方側から前記スキャン電極の方向に延びる補助電極とを具備する。
前記補助電極は、前記スキャン電極と重なる位置に形成されることを特徴とする。
前記PDPは、前記アドレス電極の補助電極と前記スキャン電極の間の放電によりセルが選択されることを特徴とする。
前記PDPの上部電極群はトリガ電極対と、前記トリガ電極対の間の間隔より大きい間隔に離隔され、間に前記トリガ電極対が配置されるサスティン電極対とを具備する。
本発明による異なる実施態様によるPDPは、上部基板上に形成されて、スキャン電圧が供給されるスキャン電極を含めた上部電極群と、前記上部電極群と直交される方向に前記上部基板と対向する下部基板上に形成されるアドレス電極と、前記下部基板上に形成されて前記放電空間を区画する隔壁と、前記隔壁の少なくとも一方側に前記放電空間側に延びる補助隔壁とを具備する。
前記補助隔壁は前記隔壁の両側それぞれに形成されることを特徴とする。
前記上部電極群は、トリガ電極対と、前記トリガ電極対の間の間隔より大きい間隔に離隔され、間に前記トリガ電極対が配置されるサスティン電極対とを具備する。
前記補助隔壁は前記トリガ電極対の位置に重なるように形成されることを特徴とする。
前記補助隔壁は、前記トリガ電極対の中のスキャン電圧が供給される電極以外の電極と重なる位置に形成されることを特徴とする。
前記補助隔壁は前記隔壁の幅の方向に延びていることを特徴とする。
本発明の異なる実施態様によるPDPは、上部基板上に形成されてスキャン電圧が供給されるスキャン電極を含めた上部電極群と、前記上部基板と対向する下部基板上に前記上部電極群と直交するように形成されるアドレス電極とを具備して、前記上部電極群の中の外側に位置する少なくとも1つの電極の幅が他の電極に比べて大きく設定されることを特徴とする。
前記外側の電極は前記スキャン電圧が供給される第1サスティン電極と、前記少なくとも一つ以上の電極を内側に置いて前記第1サスティン電極から離隔される第2サスティン電極とを具備する。
前記第1及び第2サスティン電極の電極幅が少なくとも一つ以上の内側の電極に比べて大きく設定されることを特徴とする。
前記第1サスティン電極の電極幅が前記少なくとも一つ以上の内側の電極に比べて大きく設定されることを特徴とする。
前記第2サスティン電極の電極幅は前記少なくとも一つ以上の内側の電極と同一に設定されることを特徴とする。
前記上部電極群を覆うように前記上部基板上に形成される誘電体層と、前記誘電体層上に積層される保護膜と、前記下部基板上に形成されて放電空間を区画する隔壁と、前記隔壁と前記下部基板の表面に形成される蛍光体とを更に具備することを特徴とする。
本発明によるPDPはアドレス電極を隔壁の下に位置させてスキャン電極と重なる位置でアドレス電極の一方側に補助電極を形成したので、サスティン電極対の間の長い経路の放電の際にアドレス電極の影響を最小にすることができる。また、隔壁の両側にそれぞれに補助隔壁部を形成したので、トリガ電極対の間の放電空間を物理的に縮小させて、トリガ電極の間の放電を弱くしている。また、本発明によるPDPはトリガ電極に比べてサスティン電極の幅を大きくすることでサスティン放電の際にトリガ電極対の間の短い経路の放電に比べてサスティン電極対の間の長い経路の放電がより支配的に起きるようにする。
上述したように、本発明の一実施態様によるPDPは、アドレス電極を隔壁の下に位置させてスキャン電極と重なる位置でアドレス電極の一方側に補助電極を形成したので、サスティン電極対の間の長い経路の放電の間にアドレス電極の影響を最小にすることができる。
また、他の実施態様では、隔壁の両側にそれぞれ補助隔壁部を形成してトリガ電極対の間の放電空間を物理的に縮小させている。したがって、トリガ電極対の放電空間が制約されてその間の放電が大きくなることがないので、長い経路の放電の効率が高くなる。
さらに他の態様では、トリガ電極に比べてサスティン電極の幅を大きくすることでサスティン放電の際にトリガ電極対の間の短い経路の放電に比べてサスティン電極対の長い経路の放電を支配的に起きるようにしているので、サスティン電極対の間の放電が高い効率で強く起きる。したがって、放電効率と輝度を高めることができる。
さらに他の実施態様では、アドレス放電を1つのサスティン電極とアドレス電極との間で生じるようにし、そのサスティン電極の幅を他のサスティン電極やトリガ電極の幅より広くしたので、サスティン放電の際にトリガ電極対の間の短い経路の放電に比べてサスティン電極対の長い経路の放電を支配的に起きる。したがって、放電効率と輝度を高くすることができる。
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。例えば、当業者はアドレス放電を起こせるための電極の幅を広くするという本発明の技術的な思想に基づいて3電極PDPでスキャン電極の幅を広くすることを予測することができるだろう。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
前記の目的以外の本発明の異なる目的及び利点は添付した図面を参照した本発明の好ましい実施形態に対する説明を通して明らかになるであろう。
以下、本発明の実施形態を添付した図7〜図15を参照して詳細に説明する。
まず、図7及び図8を参照して本発明の第1実施形態のプラズマディスプレーパネル(PDP)について説明する。本発明の第1実施形態によるPDPは、上部基板(50)には、従来同様の上部電極群を備えている。すなわち、放電セルの中央部に位置するように形成されたトリガ電極対(TY、TZ)と、トリガ電極対(TY、TZ)を間に置いて放電セルの縁に沿って形成されたサスティン電極対(SY、SZ)とを備えている。一方、下部基板(60)には、トリガ電極対(TY、TZ)やサスティン電極対(SY、SZ)と直交するようにデータ電極(62X)を配置すると共に、そのデータ電極(62X)にその一方の側に電極から突出するように補助電極(62Xa)が形成されている。本実施形態ではアドレス電極であるデータ電極(62X)が隔壁(66)の下に配置されるのが特徴である。そして補助電極(62Xa)がセル内に突出するように配置されている。
トリガ電極対(TY、TZ)及びサスティン電極対(SY、SZ)はそれぞれ幅が広い透明電極と幅が狭い金属バス電極からなり、トリガ電極対(TY、TZ)は電極間の間隔(Ni)が狭く設定されている。
サスティン電極対(SY、SZ)の電極の間にはトリガ電極対(TY、TZ)があるので、それらの電極の間の間隔はトリガ電極対(TY、TZ)に比べて広く設定されている。このサスティン電極対(SY、SZ)は、トリガ電極対(TY、TZ)の間の放電により形成された空間の電荷及び壁電荷を利用して放電を生じる長い経路の放電用である。
上部基板(50)にはトリガ電極対(TY、TZ)とサスティン電極対(SY、SZ)を覆うように上部誘電体層(56)と保護膜(58)が積層される。これらの作用は従来のものと格別異なるものではない。
下部基板(60)にはアドレス電極(62X)を覆うように下部誘電体層(64)が形成され、かつ隔壁(66)が形成されている。下部誘電体層(64)と隔壁(66)の表面には蛍光体層(68)が形成される。隔壁(66)は水平に隣接した放電空間を分離して隣接した放電セルの間の光学的、電気的なクロストークを防止する。蛍光体層(68)はプラズマ放電時に発生された紫外線によって励起されて赤色、緑色または青色の中のいずれか一つの可視光線を発生するのは従来同様である。
アドレス電極(62X)の補助電極(62Xa)はトリガ電極対(TY、TZ)及びサスティン電極対(SY、SZ)と並んだ方向にアドレス電極(62X)の一方の側に延びて、スキャン電極の役割をするトリガ電極対(TY、TZ)と平行に並ぶように形成されている。もちろん、トリガ電極対(TY、TZ)と補助電極(62Xa)の間には放電空間がある。
上部基板(50)、下部基板(60)及び隔壁(66)の間に設けられた放電空間にはHe+XeまたはNe+Xeなどの不活性の混合ガスが注入される。
本発明の第1実施形態によるPDPは、同様に画像のグレーレベルを実現するために1フレームを発光回数が異なる多数のサブフィールドで分けて駆動する。各サブフィールドは、同様に、放電を均一に起こさせるためのリセット期間、放電セルを選択するためのアドレス期間及び放電回数によりグレースケールを実現するサスティン期間に分けられる。ここで、リセット期間とアドレス期間は各サブフィールドごとに同一で、サスティン期間は輝度により発光回数と期間がそれぞれ異なる。リセット期間には全画面の放電セルが初期化される。アドレス期間には第1トリガ電極(TY)とデータ電極(62X)にそれぞれスキャンパルスとデータパルスが供給される。この時、アドレス電極(62X)の補助電極(62Xa)と第1トリガ電極(TY)の間の電圧差によりデータが供給された放電セルの中でアドレス放電が起きる。サスティン期間には、トリガ電極対(TY、TZ)の各電極にパルスが交互に印加されると同時にサスティン電極対(SY、SZ)の各電極にもパルスが交互に印加される。トリガ電極対(TY、TZ)の間にトリガ放電が先に起きて、このトリガ放電により生成されたプライミング荷電粒子を利用してサスティン電極対(SY、SZ)上に長い経路の放電が起きる。
図7及び図8に示すPDPは、補助電極(62Xa)を除いたアドレス電極(62X)の大部分が隔壁(66)の下にあるために、アドレス放電の際に生成された壁電荷はアドレス電極(62X)の補助電極(62Xa)と第1トリガ電極(TY)の上にだけ集中的に蓄積される。従って、サスティン放電時のアドレス電極(62Xa)の影響が最小化される。サスティン電極対(SY、SZ)の間の長い経路の放電を高い効率で起こさせることができる。これについてさらに説明する。従来は、サスティン電極対(SY、SZ)の間の長い経路の放電の際に高い電圧を加えると、アドレス電極(62X)上に蓄積されている壁電荷の影響でサスティン電極対(SY、SZ)の中の少なくとも一つとアドレス電極(62X)の間で放電が生じ、それによって長い経路の放電の効率と輝度が低下していた。これに対して、本実施形態のPDPは、アドレス電極(62X)の一方側に形成された補助電極(62Xa)と第1トリガ電極(TY)の間にだけアドレス放電が起きるので、補助電極(62Xa)の部分にだけしか壁電荷が生じないので、サスティン電極対(SY、SZ)の間の長い経路の放電の際にアドレス電極(62X)上に形成された壁電荷の影響が最小化される。また、放電空間を間に置いて向かい合っている第1トリガ電極(TY)とアドレス電極(62X)の補助電極(62Xa)の重なっている面積は従来に比べて広く形成することができるのでアドレス放電が安定に起きる。従来は、アドレス電極と第1トリガ電極とが交差した箇所でしかアドレス放電が生じなかった。
図9及び図10は本発明の第2実施形態によるPDPを示している。
図9及び図10において、上部基板は図7及び図8に図示したPDPの上部基板と同じであるので、同一の符号をつけて詳細な説明を省略する。
図9及び図10を参照すると、本発明の第2実施形態によるPDPの下部基板は、トリガ電極対(TY、TZ)の下に対応する位置で隔壁(76)の両側へ延び出るように補助隔壁部(76a、76b)が形成されている。アドレス電極(72X)は従来の一般的なPDPと同様に隔壁の間に配置されている。
上部基板(50)には下部基板(70)のアドレス電極(72X)と直交するトリガ電極対(TY、TZ)とサスティン電極対(SY、SZ)が形成されている。
補助隔壁部(76a、76b)が形成された隔壁(76)は、水平に隣接した放電空間を分離して隣接した放電セル間の光学的、電気的クローストークを防ぐためのものであるのは従来同様である。したがって、この隔壁(76)と下部誘電体層(74)の表面には蛍光体層(78)が形成される。
補助隔壁部(76a、76b)は、上部基板(50)のトリガ電極対(TY、TZ)の双方の間隔よりわずかに広い幅を有している。したがって、トリガ電極対(TY、TZ)と補助隔壁部(76a、76b)は部分的に重なっている。この補助隔壁部(76a、76b)はそれぞれ放電空間の中に突出しているので、トリガ電極対(TY、TZ)の間の短い経路の放電空間を物理的に狭くする役割を果たしている。この補助隔壁部(76a、76b)により放電セルの放電空間は図10のように、その横断面が中央部が狭くその両端側が広がっている‘I’字の形態になっている。従って、補助隔壁部(76a、76b)が位置している放電セルの中心部に比べて、放電セルの両端の放電空間が広くなる。
上部基板(50)、下部基板(70)及び隔壁(76)の間に設けられた放電空間にはHe+XeまたはNe+Xeなどの不活性の混合ガスが注入される。
このPDPは画像のグレーレベルを実現するために1フレームを発光回数が異なる多数のサブフィールドで分けて駆動する。各サブフィールドは放電を均一に起こせるリセット期間、放電セルを選択するアドレス期間及び放電回数によりグレースケールを実現するサスティン期間に分けられる。ここで、リセット期間とアドレス期間は各サブフィールドごとに同一で、サスティン期間は輝度により発光回数と期間がそれぞれ異なる。リセット期間には全画面の放電セルが初期化される。アドレス期間には第1トリガ電極(TY)とデータ電極(72X)にそれぞれスキャンパルスとデータパルスが供給される。この時、アドレス電極(72X)と第1トリガ電極(TY)の間の電圧差によりデータが供給される放電セルの中でアドレス放電が起きる。サスティン期間にはトリガ電極対(TY、TZ)の各電極にパルスが交互に印加されると同時にサスティン電極対(SY、SZ)の各電極にパルスが交互に印加される。トリガ電極対(TY、TZ)の間にトリガ放電が先に起きて、このトリガ放電により生成されたプライミング荷電粒子を利用してサスティン電極対(SY、SZ)上に長い経路の放電が起きる。
図9及び図10のようなPDPは、補助隔壁部(76a、76b)によりトリガ電極対(TY、TZ)の間の短い経路の放電空間が小さく制約されるのでトリガ電極対(TY、TZ)の間の短い経路の放電は小さく起きるしかない。このように、トリガ電極対(TY、TZ)の間の放電が小さく起きるために、サスティン電極対(SY、SZ)の間の長い経路の放電は高い効率で強く放電される。
図11は本発明の第3実施形態によるPDPを表す。
図11を参照すると、本発明の第3実施形態によるPDPの下部基板は、トリガ電極対(TY、TZ)の中のいずれか一電極の下に位置する隔壁(86)の両側からそれぞれ延び出している補助隔壁部(86a、86b)を具備する。
このPDPは図9及び図10に図示されたPDPに比べて、補助隔壁部の幅と位置だけ異なるだけである。図9及び図10に図示されたPDPはスキャン電極の役割をする第1トリガ電極対(TY)の下にも補助隔壁部が形成されているためにアドレス放電空間が制約されてアドレス放電が不安定になることがあった。これに比べて、図11に図示されたPDPはスキャン電極の役割をする第1トリガ電極対(TY)の下には補助隔壁部(86a、86b)がないためにアドレス放電空間がその分大きく確保されてアドレス放電がより大きく起きて充分な量の壁電荷をサスティン放電に利用することができる利点がある。放電効率が高くなるのは第2実施形態の場合と同様である。
さらに、本発明の第2及び第3実施形態によるPDPは、隔壁(76、86)の補助隔壁部(86a、86b)により蛍光体の塗布面積がその分増加するので輝度が高くなる。
図12及び図13は本発明の第4実施形態によるPDPを表す。
図12及び図13を参照すると、本発明の第4実施形態によるPDPは放電セルの中央部に位置するように上部基板(90)上に形成されたトリガ電極対(NTY、NTZ)と、トリガ電極対(NTY、NTZ)を間に置いて放電セルの縁に沿って電極がそれぞれ位置するように上部基板(90)上に形成されてそれぞれの電極幅がトリガ電極対(NTY、NTZ)のそれより大きく設定されたサスティン電極対(WSY、WSZ)と、トリガ電極対(NTY、NTZ)及びサスティン電極対(WSY、WSZ)と直交すなるように下部基板(100)の上に形成されたデータ電極(102X)とを具備する。
トリガ電極対(NTY、NTZ)及びサスティン電極対(WSY、WSZ)はそれぞれ幅が広い透明電極と幅が狭い金属バス電極とからなる。トリガ電極対(NTY、NTZ)は電極間の間隔(Ni)は狭く設定される。
サスティン電極対(WSY、WSZ)の電極の間にはトリガ電極対(NTY、NTZ)があり、それら電極の間の間隔はトリガ電極対(NTY、NTZ)に比べて広く設定される。このサスティン電極対(WSY、WSZ)にはトリガ電極対(NTY、NTZ)の間の放電により形成された空間の電荷及び壁電荷を利用して長い経路の放電が生じる。このサスティン電極対(WSY、WSZ)の各電極の幅(Ws)はトリガ電極対(NTY、NTZ)のそれ(Wt)に比べて大きく設定される。このために、サスティン電極対(WSY、WSZ)とトリガ電極対(NTY、NTZ)に同一の電圧が印加されても、トリガ電極対(NTY、NTZ)に比べてサスティン電極対(WSY、WSZ)により多くの壁電荷が蓄積される。
一方、トリガ電極対(NTY、NTZ)とサスティン電極対(WSY、WSZ)そしてこれらの間の間隔をすべて含めた上部電極群の全体の幅(Wtot)は従来の5電極のそれと同一かより大きく設定することができる。
このようなトリガ電極対(NTY、NTZ)とサスティン電極対(WSY、WSZ)が形成された上部基板(90)にはトリガ電極対(NTY、NTZ)とサスティン電極対(WSY、WSZ)を覆うように上部誘電体層(96)と保護膜(98)が積層される。
下部基板(100)には下部誘電体層(104)と隔壁(106)が形成される。下部誘電体層(104)と隔壁(106)の表面には蛍光体層(108)が形成される。
上部基板(90)、下部基板(100)、隔壁(106)の間に設けられた放電空間にはHe+XeまたはNe+Xeなどの不活性の混合ガスが注入される。
このPDPは画像のグレーレベルを実現するために1フレームを発光回数が異なる多数のサブフィールドで分けて駆動する。各サブフィールドは放電を均一に起こさせるリセット期間、放電セルを選択するアドレス期間及び放電回数によりグレースケールを実現するサスティン期間に分けられる。リセット期間とアドレス期間は各サブフィールドごとに同一である一方、サスティン期間は輝度により発光回数と期間がそれぞれ異なる。リセット期間には全画面の放電セルが初期化される。アドレス期間には第1トリガ電極(NTY)とデータ電極(102X)にそれぞれスキャンパルスとデータパルスが供給される。アドレス電極(102X)と第1トリガ電極(NTY)の間の電圧差によりデータが供給された放電セルの中でアドレス放電が起きる。サスティン期間にはトリガ電極対(NTY、NTZ)の各電極にパルスが交互に印加されると同時にサスティン電極対(WSY、WSZ)の各電極にパルスが交互に印加される。トリガ電極対(NTY、NTZ)の間にトリガ放電が先に起き、このトリガ放電により生成されたプライミング荷電粒子を利用してサスティン電極対(WSY、WSZ)に長い経路の放電が起きる。ここで、サスティン電極対(WSY、WSZ)に含まれた電極のそれぞれの幅がトリガ電極対(NTY、NTZ)のそれに比べて大きく設定されているので、サスティン電極対(WSY、WSZ)の間の長い経路の放電がトリガ電極対(NTY、NTZ)の間の短い経路の放電よりより強く起きる。言い換えると、サスティン期間にはサスティン電極対(WSY、WSZ)の間の長い経路の放電が支配的にに起きる。
図14及び図15は本発明の第5実施形態によるPDPを表す。
図14及び図15を参照すると、本発明の第5実施形態によるPDPは、放電セルの中央部に位置するように上部基板(90)上に形成されたトリガ電極対(NTY、NTZ)と、トリガ電極対(NTY、NTZ)を間に置いて放電セルの縁側に電極がそれぞれ位置するように上部基板(110)上に形成され、その電極幅がトリガ電極対(NTY、NTZ)のそれより大きく設定されたサスティン電極対(WSY、WSZ)と、トリガ電極対(NTY、NTZ)及びサスティン電極対(WSY、WSZ)と直交するように下部基板(120)の上に形成されたデータ電極(122X)とを具備する。本実施形態では第1サスティン電極(WSY)がアドレス放電に使用される。
トリガ電極対(NTY、NTZ)及びサスティン電極対(WSY、WSZ)はそれぞれ幅が広い透明電極と幅が狭い金属バス電極とからなる。トリガ電極対(NTY、NTZ)は電極間の間隔が狭く設定される。
サスティン電極対(WSY、WSZ)の電極の間にはトリガ電極対(NTY、NTZ)があるので、それら電極の間の間隔はトリガ電極対(NTY、NTZ)に比べて広く設定される。このサスティン電極対(WSY、WSZ)はトリガ電極対(NTY、NTZ)の間の放電により形成された空間の電荷及び壁電荷を利用して長い経路の放電が起きる。このサスティン電極対(WSY、WSZ)の中にスキャン電極の役割を兼ねる第1サスティン電極(WSY)の幅(Ws)は、トリガ電極対(NTY、NTZ)と第2サスティン電極(WSZ)の幅(Wt)に比べて大きく設定される。このために、第1サスティン電極対(WSY)は従来の5電極に比べて電極幅が広いためにアドレス放電の際により多くの壁電荷が蓄積され、さらに、トリガ電極対(NTY、NTZ)の間の放電に比べてサスティン電極対(WSY、NSZ)の間の長い経路の放電が支配的に起きるようになる。また、第1サスティン電極対(WSY)の幅だけ大きくし、第2サスティン電極対(NSZ)の幅は比較的に小さく設定されるので従来の5電極のPDPに比べて電極面積増加分を少なくすることができ、電流増加による消費電力の増加を最大に抑制することができる。
従って、本発明の第5実施形態によるPDPはサスティン電極対(WSY、NSZ)の中の1つの電極の幅だけを増加させることでサスティン放電の際に長い経路の放電が支配的に起きるようにすると共に、電流増加を最大に抑制して消費電力増加分を最小化させることができる。
一方、トリガ電極対(NTY、NTZ)とサスティン電極対(WSY、WSZ)そしてこれらの間の間隔をすべて含めた上部電極群の全体の幅(Wtot)は従来の5電極のそれと同一かより大きく設定することができる。
このようなトリガ電極対(NTY、NTZ)とサスティン電極対(WSY、WSZ)が形成された上部基板(110)にはトリガ電極対(NTY、NTZ)とサスティン電極対(WSY、WSZ)を覆うように上部誘電体層(116)と保護膜(118)が積層される。
下部基板(120)には下部誘電体層(124)と隔壁(126)が形成される。下部誘電体層(124)と隔壁(126)の表面には蛍光体層(128)が形成される。
上部基板(110)、下部基板(120)及び隔壁(126)の間に形成された放電空間にはHe+XeまたはNe+Xeなどの不活性の混合ガスが注入される。
従来の3電極のPDPの放電セルを表す斜視図である。 3電極PDPの電極配置を表す平面図である。 PDPの1フレーム構成を表す図面である。 3電極のPDPの駆動波形を表す波形図である。 従来の5電極のPDPの一放電セルを表す斜視図である。 5電極PDPの電極配置を表す平面図である。 本発明の第1実施形態によるPDPの放電セルの隔壁一部を除去して表した斜視図である。 図7に図示されたPDPの放電セルの平面図である。 本発明の第2実施形態によるPDPの放電セルを表す斜視図である。 図9に図示されたPDPの放電セルの平面図である。 本発明の第3実施形態によるPDPの放電セルを表す平面図である。 本発明の第4実施形態によるPDPの放電セルの隔壁一部を除去して表す斜視図である。 図12に図示されたPDPの放電セルの平面図である。 本発明の第5実施形態によるPDPの放電セルの隔壁一部を除去して表す斜視図である。 図14に図示されたPDPの放電セルの平面図である。
符号の説明
10,34,50,90,110…上部基板、14,36…上部誘電体層、16,38,58…保護膜、18,40,60,70,100,120…下部基板、22,44,64,74,104,124…誘電体層、24,46,66,76,106,126…隔壁、26,48,68,108,128…蛍光体層、30…パネル、62Xa…補助電極、62X,102X…アドレス電極、122X…データ電極、76a,76b,86a,86b…補助隔壁部、12Y,12Z…透明電極、13Y,13Z…金属バス電極。

Claims (6)

  1. 上部基板上に形成されてスキャン電圧が供給されるスキャン電極を含めた上部電極群と、放電区間を間に置いて前記上部基板と対向する下部基板上に前記上部電極群と直交方向に形成されるアドレス電極とを具備して、前記上部電極群の中で外側に位置する少なくとも一つの外側の電極の幅が他の電極に比べて大きく設定されることを特徴とするプラズマディスプレーパネル。
  2. 前記外側の電極は前記スキャン電圧が供給される第1サスティン電極と、前記少なくとも一つ以上の電極を内側に置いて前記第1サスティン電極から離隔されて配置される第2サスティン電極とを具備することを特徴とする請求項1記載のプラズマディスプレーパネル。
  3. 前記第1及び第2サスティン電極の電極幅が少なくとも一つ以上のその内側に配置されている電極に比べて大きく設定されることを特徴とする請求項2記載のプラズマディスプレーパネル。
  4. 前記第1サスティン電極の電極幅が前記少なくとも一つ以上の内側の電極に比べて大きく設定されることを特徴とする請求項2記載のプラズマディスプレーパネル。
  5. 前記第2サスティン電極の電極幅は前記少なくとも一つ以上の内側の電極と同一に設定されることを特徴とする請求項2記載のプラズマディスプレーパネル。
  6. 前記上部電極群を覆うように前記上部基板上に形成される誘電体層と、前記誘電体層上に積層される保護膜と、前記下部基板上に形成されて放電空間を区画する隔壁と、前記隔壁と前記下部基板の表面に形成される蛍光体とを更に具備することを特徴とする請求項1記載のプラズマディスプレーパネル。
JP2005225492A 2000-12-22 2005-08-03 プラズマディスプレーパネル Pending JP2005327747A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2000-0079994A KR100373530B1 (ko) 2000-12-22 2000-12-22 플라즈마 디스플레이 패널의 전극구조
KR10-2000-0087062A KR100400378B1 (ko) 2000-12-30 2000-12-30 플라즈마 디스플레이 패널
KR1020010004745A KR20020064100A (ko) 2001-02-01 2001-02-01 플라즈마 디스플레이 패널

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001391066A Division JP3725071B2 (ja) 2000-12-22 2001-12-25 プラズマディスプレーパネル

Publications (1)

Publication Number Publication Date
JP2005327747A true JP2005327747A (ja) 2005-11-24

Family

ID=27350375

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2001391066A Expired - Fee Related JP3725071B2 (ja) 2000-12-22 2001-12-25 プラズマディスプレーパネル
JP2005225483A Expired - Fee Related JP4357463B2 (ja) 2000-12-22 2005-08-03 プラズマディスプレーパネル
JP2005225492A Pending JP2005327747A (ja) 2000-12-22 2005-08-03 プラズマディスプレーパネル

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2001391066A Expired - Fee Related JP3725071B2 (ja) 2000-12-22 2001-12-25 プラズマディスプレーパネル
JP2005225483A Expired - Fee Related JP4357463B2 (ja) 2000-12-22 2005-08-03 プラズマディスプレーパネル

Country Status (2)

Country Link
US (1) US6720736B2 (ja)
JP (3) JP3725071B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256550B2 (en) 2001-11-15 2007-08-14 Lg Electronics Inc. Plasma display panel
WO2003079392A2 (en) * 2002-03-19 2003-09-25 Koninklijke Philips Electronics N.V. Plasma display panel electrode and phosphor structure
JP2003330411A (ja) 2002-05-03 2003-11-19 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び装置
KR100488449B1 (ko) * 2002-09-12 2005-05-11 엘지전자 주식회사 플라즈마 디스플레이 패널
TWI285389B (en) * 2002-11-05 2007-08-11 Matsushita Electric Ind Co Ltd Plasma display panel
US7329990B2 (en) * 2002-12-27 2008-02-12 Lg Electronics Inc. Plasma display panel having different sized electrodes and/or gaps between electrodes
EP1455332B1 (en) * 2003-03-04 2009-10-14 LG Electronics, Inc. Plasma display panel with improved discharge stability and efficiency and method of driving the same
JP4325237B2 (ja) * 2003-03-24 2009-09-02 パナソニック株式会社 プラズマディスプレイパネル
EP1469501A3 (en) * 2003-03-25 2006-04-19 LG Electronics Inc. Plasma display panel
JP4285039B2 (ja) * 2003-03-27 2009-06-24 パナソニック株式会社 プラズマディスプレイパネル
KR100522691B1 (ko) * 2003-06-28 2005-10-19 삼성에스디아이 주식회사 플라즈마 표시장치
KR100528926B1 (ko) 2003-09-25 2005-11-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100713645B1 (ko) * 2005-02-01 2007-05-02 엘지전자 주식회사 플라즈마 디스플레이 패널
EP1777501A1 (de) 2005-10-24 2007-04-25 Getrag Ford Transmissions GmbH Positionssensoranordnung zur berührungslosen Positionsbestimmung mittels redundanter magnetempfindlicher Sensorelemente
KR100830325B1 (ko) * 2006-11-21 2008-05-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100895333B1 (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한플라즈마 디스플레이 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0554172B1 (en) * 1992-01-28 1998-04-29 Fujitsu Limited Color surface discharge type plasma display device
JP3234270B2 (ja) 1992-03-19 2001-12-04 富士通株式会社 面放電型プラズマディスプレイパネル
JPH10333636A (ja) 1997-03-31 1998-12-18 Mitsubishi Electric Corp プラズマディスプレイパネル
JPH10326570A (ja) 1997-05-28 1998-12-08 Hitachi Ltd ガス放電型表示パネルおよびそれを用いた表示装置
JP2000223034A (ja) 1999-02-03 2000-08-11 Fujitsu Ltd プラズマディスプレイパネル
US6819307B2 (en) * 2000-02-03 2004-11-16 Lg Electronics Inc. Plasma display panel and driving method thereof
KR20010078597A (ko) * 2000-02-09 2001-08-21 김순택 4-전극형 플라즈마 표시패널과 그 구동방법 및 장치
KR100515826B1 (ko) * 2000-04-28 2005-09-21 삼성에스디아이 주식회사 교류형 플라즈마 디스플레이 패널
KR100348964B1 (ko) 2000-08-09 2002-08-17 엘지전자주식회사 플로팅 전극이 삽입된 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
JP3725071B2 (ja) 2005-12-07
US6720736B2 (en) 2004-04-13
JP4357463B2 (ja) 2009-11-04
JP2002270102A (ja) 2002-09-20
JP2005327746A (ja) 2005-11-24
US20020101181A1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
JP4357463B2 (ja) プラズマディスプレーパネル
US20070108903A1 (en) Plasma display panel and method and apparatus for driving the same
US7659870B2 (en) Method of driving plasma display panel
US7227513B2 (en) Plasma display and driving method thereof
JP2001093424A (ja) Ac型プラズマディスプレイパネルおよびその駆動方法
JPH11272232A (ja) プラズマディスプレイパネル及びそれを利用した装置
JP2007047796A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2003331732A (ja) プラズマディスプレイパネル
JP4441368B2 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2007047743A (ja) プラズマディスプレイパネルの駆動方法、及びその駆動方法により駆動するプラズマディスプレイ装置
JP2000294151A (ja) Ac型プラズマディスプレイ装置
JPH10302643A (ja) プラズマディスプレイパネル及びその駆動方法
JP2006351259A (ja) プラズマディスプレイパネル
JP4341442B2 (ja) プラズマディスプレイパネル
JP2004165172A (ja) プラズマディスプレーパネル
KR100456139B1 (ko) 플라즈마 디스플레이 패널
KR100472370B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100389020B1 (ko) 플라즈마 디스플레이 패널
JP2005258279A (ja) プラズマディスプレイパネルの駆動方法
JP4547949B2 (ja) プラズマディスプレイパネルの駆動方法
KR100421483B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP4165351B2 (ja) プラズマディスプレイパネル
KR100421488B1 (ko) 플라즈마 디스플레이 패널
JP2006194951A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR20100045779A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215