JP2005327359A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2005327359A JP2005327359A JP2004143167A JP2004143167A JP2005327359A JP 2005327359 A JP2005327359 A JP 2005327359A JP 2004143167 A JP2004143167 A JP 2004143167A JP 2004143167 A JP2004143167 A JP 2004143167A JP 2005327359 A JP2005327359 A JP 2005327359A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- memory cell
- nonvolatile semiconductor
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【解決手段】参照信号生成回路100は、読み出し動作及びベリファイ動作時に用いられる複数の参照信号群Irefを生成する。ベリファイ動作時、カウンタ回路50は、ベリファイに失敗した回数Cを数え、その回数Cを示す回数信号を参照信号生成回路100に出力する。ベリファイ動作及び読み出し動作時、参照信号生成回路100は、その回数信号が示す回数Cに基づき、複数の参照信号群Irefの中から一の参照信号群Irefを選択し、その一の参照信号群Irefをセンスアンプ30に出力する。センスアンプ30は、メモリセルから出力される読み出し信号Icellと、上記一の参照信号群Irefとを比較することによって、メモリセルに書き込まれたデータ値を検出する。
【選択図】 図2
Description
制御回路15に外部から書き込み(プログラム)用コマンドが入力されると、不揮発性半導体記憶装置10は「書き込みモード」の状態に移る。次に、アドレスデータDAと書き込みデータDWが、I/Oバッファ12に入力される(図2参照)。アドレスデータDAは、データの書き込みが行われるメモリセルのアドレスを示す。書き込みデータDWは、そのメモリセルに書き込まれるデータ値を示す。制御回路15は、アドレスデータDAを、アドレスバッファ24を介してXデコーダ21及びYデコーダ22に出力する。そして、このアドレスデータDAが、Xデコーダ21及びYデコーダ22でデコードされ、所望のワード線及びビット線が選択される。つまり、書き込み対象のメモリセルが選択される。そして、その選択されたメモリセルに対して、書き込みデータDWが書き込まれる(図10;ステップS2)。
次に、データが正常に書き込まれたかどうかをチェックするベリファイ動作が実行される(図10;ステップS3)。このベリファイ動作は、1種類のデータが書き込まれる毎に実行される。例えば、複数のアドレスのメモリセルにデータ“00”が書き込まれたとする。この時、その複数のアドレスのメモリセルに対して、データ“00”のベリファイ動作が実行される。
を比較することを意味する。このようにして、メモリセルの閾値電圧Vthが所望の電圧(VVa−0)に達しているかを検出することが可能となる。センスアンプ30は、上記比較結果に基づいて、メモリセルに書き込まれたデータ値としてある値(“00”あるいはそれ以外の値)を検出する。ベリファイチェックモードにおいて、センスアンプ30は、検出したメモリセルのデータ値(読み出しデータDR)をコンパレータ40に出力する。また、このコンパレータ40には、I/Oバッファ12から書き込みデータDW(この場合、データ値“00”)が入力されている。コンパレータ40は、その読み出しデータDRと書き込みデータDWの比較を行う。
メモリセルに書き込まれたデータの読み出し動作も、センスアンプ30がメモリセル電流Icellと参照電流Irefとを比較することによって実行される。但し、この時、参照電流Irefは、第2リファレンスセル72を用いることによって生成される。
12 I/Oバッファ
15 制御回路
20 メモリセルアレイ
21 Xデコーダ
22 Yデコーダ
23 Yセレクタ
24 アドレスバッファ
30 センスアンプ
40 コンパレータ
50 カウンタ回路
60 カウント回数格納回路
61 格納回路
70 リファレンスセルアレイ
71 第1リファレンスセル
72 第2リファレンスセル
75 リファレンスセル群
81 リファレンスセルワード線ドライバ
82 セレクタ回路
90 デコーダ
100 参照電流生成回路
Claims (10)
- 複数のメモリセルを有するメモリセルアレイと、
読み出し動作及びベリファイ動作時に用いられる複数の参照信号群を生成する参照信号生成回路と、
前記メモリセルアレイから出力される読み出し信号と前記参照信号生成回路から出力される前記参照信号群とを比較するセンスアンプと
を具備し、
前記参照信号生成回路は、ベリファイ動作時に用いられる前記参照信号群に応じて、読み出し動作時に用いられる前記参照信号群を決定する
ことを特徴とする不揮発性半導体記憶装置。 - 請求項1に記載の不揮発性半導体記憶装置において、
前記センスアンプ及び前記参照信号生成回路に接続されたカウンタ回路を更に具備し、
ベリファイ動作時、
前記カウンタ回路は、ベリファイに失敗した回数を数え、前記回数を示す回数信号を前記参照信号生成回路に出力し、
ベリファイ動作及び読み出し動作時、
前記参照信号生成回路は、前記回数信号が示す前記回数に基づき、前記複数の参照信号群の中から一の参照信号群を選択し、前記一の参照信号群を前記センスアンプに出力し、
前記センスアンプは、前記メモリセルから出力される読み出し信号と、前記一の参照信号群とを比較することによって、前記メモリセルに書き込まれたデータ値を検出する
不揮発性半導体記憶装置。 - 請求項2に記載の不揮発性半導体記憶装置において、
前記参照信号生成回路は、
前記複数の参照信号群のそれぞれを生成するための複数のリファレンスセル群と、
前記複数のリファレンスセル群に接続されたセレクタ回路と
を備え、
前記セレクタ回路は、前記回数信号が示す前記回数に基づき、前記複数のリファレンスセル群の中から一のリファレンスセル群を選択し、
前記一のリファレンスセル群からの出力は、前記一の参照信号群として前記センスアンプに入力される
不揮発性半導体記憶装置。 - 請求項3に記載の不揮発性半導体記憶装置において、
前記複数のリファレンスセル群の各々は、複数のリファレンスセルを備え、
前記複数のリファレンスセルは、それぞれ異なる閾値電圧を有し、
前記参照信号群は、前記複数のリファレンスセルのそれぞれのコントロールゲートに所定の電圧を印加することにより生成される
不揮発性半導体記憶装置。 - 請求項4に記載の不揮発性半導体記憶装置において、
前記各々のリファレンスセル群に属する前記複数のリファレンスセルは、
ベリファイ動作時に用いられる第1リファレンスセルと、
読み出し動作時に用いられる第2リファレンスセルと
を含み、
前記複数のリファレンスセル群のそれぞれに属する複数の前記第1リファレンスセルは、それぞれ異なる閾値電圧を有し、
前記複数のリファレンスセル群のそれぞれに属する複数の前記第2リファレンスセルは、それぞれ異なる閾値電圧を有する
不揮発性半導体記憶装置。 - 請求項5に記載の不揮発性半導体記憶装置において、
前記複数の第1リファレンスセルは、閾値電圧が等間隔になるように形成され、
前記複数の第2リファレンスセルは、閾値電圧が等間隔になるように形成された
不揮発性半導体記憶装置。 - 請求項5又は6に記載の不揮発性半導体記憶装置において、
前記セレクタ回路は、前記回数信号が示す前記回数の増加に伴い、より低い閾値電圧を有する前記第1リファレンスセル及び前記第2リファレンスセルを備える前記リファレンス群を、前記一のリファレンスセル群として選択する
不揮発性半導体記憶装置。 - 請求項2に記載の不揮発性半導体記憶装置において、
前記参照信号生成回路は、
M行N列(M、Nは2以上の整数)に配置された複数のリファレンスセルを有するリファレンスセルアレイと、
前記リファレンスセルアレイに接続されたセレクタ回路と
を備え、
第i行第j列(iは1以上M以下の整数;jは1以上N−1以下の整数)の前記リファレンスセルの閾値電圧は、第i行第(j+1)列の前記リファレンスセルの閾値電圧より所定の電圧差だけ高く、
第k列(kは1以上N以下の整数)に属するM個の前記リファレンスセルは、それぞれ異なる閾値電圧を有し、
前記セレクタ回路は、前記回数信号が示す前記回数がC(Cは0以上N−1以下の整数)の時、第(C+1)列に属するM個の前記リファレンスセルを選択し、
前記一の参照信号群は、前記第(C+1)列に属するM個のリファレンスセルのそれぞれのコントロールゲートに所定の電圧を印加することによって生成される
不揮発性半導体記憶装置。 - 請求項8に記載の不揮発性半導体記憶装置において、
第k列に属するM個の前記リファレンスセルは、
R個(Rは1以上M/2以下の整数)の第1リファレンスセルと、
R個の第2リファレンスセルと
を含み、
ベリファイ動作時、前記R個の第1リファレンスセルのいずれかのコントロールゲートに前記所定の電圧が印加され、
読み出し動作時、前記R個の第2リファレンスセルのいずれかのコントロールゲートに前記所定の電圧が印加される
不揮発性半導体記憶装置。 - 不揮発性半導体記憶装置のメモリセルアクセス方法であって、
前記不揮発性半導体記憶装置は、複数のメモリセルがアレイ状に配置されたメモリセルアレイと、前記メモリセルのデータの読み出し/ベリファイ動作に用いられる複数のリファレンスセル群とを備え、
前記メモリセルアクセス方法は、
(A)前記複数のメモリセルにデータを書き込むステップと、
(B)前記複数のメモリセルへの前記データの書き込みをベリファイするステップと、
(C)前記(B)ベリファイするステップにおいて、ベリファイに失敗した回数を数えるステップと、
(D)前記回数に応じて、前記複数のリファレンスセル群から一のリファレンスセル群を選択するステップと、
(E)前記一のリファレンスセル群を用いて、読み出し/ベリファイ動作を行うステップと
を具備する
不揮発性半導体記憶装置のメモリセルアクセス方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004143167A JP4069981B2 (ja) | 2004-05-13 | 2004-05-13 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004143167A JP4069981B2 (ja) | 2004-05-13 | 2004-05-13 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005327359A true JP2005327359A (ja) | 2005-11-24 |
JP4069981B2 JP4069981B2 (ja) | 2008-04-02 |
Family
ID=35473593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004143167A Expired - Fee Related JP4069981B2 (ja) | 2004-05-13 | 2004-05-13 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4069981B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7532495B2 (en) | 2006-12-13 | 2009-05-12 | Samsung Electronics Co., Ltd. | Nonvolatile memory device having flag cells for storing MSB program state |
JP2010123192A (ja) * | 2008-11-19 | 2010-06-03 | Fujitsu Ltd | 半導体記憶装置 |
JP2011159351A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Corp | 不揮発性半導体記憶装置および不揮発性メモリシステム |
JP2012150870A (ja) * | 2011-01-20 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体メモリおよび半導体メモリの製造方法 |
JP2013073643A (ja) * | 2011-09-27 | 2013-04-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2004
- 2004-05-13 JP JP2004143167A patent/JP4069981B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7532495B2 (en) | 2006-12-13 | 2009-05-12 | Samsung Electronics Co., Ltd. | Nonvolatile memory device having flag cells for storing MSB program state |
JP2010123192A (ja) * | 2008-11-19 | 2010-06-03 | Fujitsu Ltd | 半導体記憶装置 |
US8385116B2 (en) | 2008-11-19 | 2013-02-26 | Fujitsu Limited | Nonvolatile semiconductor storage device, controller and threshold adjustment method |
JP2011159351A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Corp | 不揮発性半導体記憶装置および不揮発性メモリシステム |
JP2012150870A (ja) * | 2011-01-20 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体メモリおよび半導体メモリの製造方法 |
JP2013073643A (ja) * | 2011-09-27 | 2013-04-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4069981B2 (ja) | 2008-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102658792B1 (ko) | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법 | |
US7477550B2 (en) | NAND flash memory device and method of improving characteristic of a cell in the same | |
KR100916874B1 (ko) | 판독 레벨을 정확하게 보정할 수 있는 반도체 메모리디바이스 | |
KR101328909B1 (ko) | 데이터 신뢰성을 증가시키는 메모리 장치 프로그래밍 | |
KR101427896B1 (ko) | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치 및그것을 포함하는 메모리 시스템 | |
JP5404685B2 (ja) | 不揮発性半導体記憶装置 | |
US7221592B2 (en) | Multiple level programming in a non-volatile memory device | |
US9064580B2 (en) | Nonvolatile semiconductor memory device and write-in method thereof | |
KR102192910B1 (ko) | 반도체 장치, 메모리 시스템 및 이의 동작 방법 | |
KR102470726B1 (ko) | 비휘발성 메모리 장치 | |
US7382660B2 (en) | Method for accessing a multilevel nonvolatile memory device of the flash NAND type | |
US8422305B2 (en) | Method of programming nonvolatile memory device | |
JP2008047273A (ja) | 半導体記憶装置およびその制御方法 | |
US11423998B2 (en) | Semiconductor device and reading method thereof | |
KR20130134610A (ko) | 반도체 메모리 장치 및 그것의 테스트 방법 | |
KR100816220B1 (ko) | 불휘발성 메모리 장치의 언더 프로그램 셀 검출 방법 및그를 이용한 프로그램 방법 | |
US9236146B2 (en) | Single check memory devices and methods | |
KR20220103228A (ko) | 메모리 컨트롤러, 메모리 장치, 및 저장 장치 | |
US20050213388A1 (en) | Semiconductor device and method for writing data into the semiconductor device | |
US20120063237A1 (en) | Nonvolatile memory device and method of operating the same | |
JP4069981B2 (ja) | 不揮発性半導体記憶装置 | |
KR101184830B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
KR20120005841A (ko) | 불휘발성 메모리 장치 및 그의 동작 방법 | |
KR102263163B1 (ko) | 복수의 메모리 셀들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법 | |
JP2009015977A (ja) | 不揮発性半導体メモリとそれを用いた記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080108 Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |