JP2005317595A - Wiring board manufacturing method - Google Patents

Wiring board manufacturing method Download PDF

Info

Publication number
JP2005317595A
JP2005317595A JP2004130900A JP2004130900A JP2005317595A JP 2005317595 A JP2005317595 A JP 2005317595A JP 2004130900 A JP2004130900 A JP 2004130900A JP 2004130900 A JP2004130900 A JP 2004130900A JP 2005317595 A JP2005317595 A JP 2005317595A
Authority
JP
Japan
Prior art keywords
ceramic green
green sheet
paste
conductive paste
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004130900A
Other languages
Japanese (ja)
Inventor
Kotaro Nakamoto
孝太郎 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004130900A priority Critical patent/JP2005317595A/en
Publication of JP2005317595A publication Critical patent/JP2005317595A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a wiring board capable of preventing the occurrence of structural defects, such as delamination, crack, or the like during forming of a thick conductive layer inside a substrate. <P>SOLUTION: A wiring board includes a substrate 1 having insulating layers 1a-1c laminated thereon, and a conductive layer 4. The method of manufacturing the wining board comprises the steps of printing a conductive paste 14' serving as a conductive layer 4' on the main surface of a ceramic green sheet 11a serving as an insulating layer 1a, laminating a frame shape ceramic green sheet 21 on the outer periphery of the main surface of the ceramic green sheet 11a to surround the printed conductive paste 14', filling a ceramic paste 11d between the frame shape ceramic green sheet 21 and the printed conductive paste 14', and laminating and sintering another ceramic green sheet 11b to cover the frame shape ceramic green sheet 21, ceramic paste 11d, and printed conductive paste 14'. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ＬＳＩや水晶振動子等の電子部品を搭載し収容するための配線基板の製造方法に関するものであり、特に薄層のセラミックグリーンシートの層間に導電性ペーストを印刷して積層，密着する工程を有する配線基板の製造方法に関するものである。   The present invention relates to a method of manufacturing a wiring board for mounting and housing electronic components such as LSIs and crystal resonators, and in particular, by laminating and adhering a conductive paste by printing between layers of a thin ceramic green sheet. It is related with the manufacturing method of the wiring board which has a process to do.

従来、ＬＳＩや水晶振動子等の電子部品を搭載するための配線基板は、図４（ａ）、（ｂ）にそれぞれ平面図、および図４（ａ）のＢ−Ｂ’における断面図で示すように、例えば酸化アルミニウム質焼結体等のセラミック材料から成る三層の絶縁層３１ａ、３１ｂ、３１ｃを積層して成り、上面中央部に電子部品を搭載するための凹部から成る搭載部３２を有するとともに外周側面に上面視で半円状の複数の切欠き部３３を有する基板３１と、絶縁層３１ａ、３１ｂ、３１ｃの層間や表面に形成された導体層３４とを具備している。   Conventionally, wiring boards for mounting electronic components such as LSIs and crystal resonators are shown in FIGS. 4 (a) and 4 (b) as a plan view and a cross-sectional view along BB 'in FIG. 4 (a), respectively. As described above, for example, a three-layer insulating layer 31a, 31b, 31c made of a ceramic material such as an aluminum oxide sintered body is laminated, and a mounting portion 32 including a recess for mounting an electronic component is provided at the center of the upper surface. And a substrate 31 having a plurality of cutouts 33 that are semicircular in top view on the outer peripheral side surface, and a conductor layer 34 formed between or between the insulating layers 31a, 31b, and 31c.

導体層３４は、一部が搭載部３２の内側に露出し、この露出部分に、搭載部３２に搭載される電子部品４０の電極（図示せず）が半田バンプ５１やボンディングワイヤ５２等を介して電気的に接続される。   A part of the conductor layer 34 is exposed inside the mounting portion 32, and an electrode (not shown) of the electronic component 40 mounted on the mounting portion 32 is exposed to the exposed portion via the solder bump 51, the bonding wire 52, and the like. Are electrically connected.

また、通常、切欠き部３３の内側面には側面メタライズ層３５が、導体層３４と電気的に接続されるようにして被着されており、この側面メタライズ層３５の下端部分と接続して、基板３１の下面に外部接続用メタライズ層３６が形成されている。   In general, a side metallization layer 35 is deposited on the inner side surface of the notch 33 so as to be electrically connected to the conductor layer 34, and is connected to the lower end portion of the side metallization layer 35. An external connection metallization layer 36 is formed on the lower surface of the substrate 31.

また、基板３１の上面に、搭載部３２を取り囲むようにして枠状の封止用メタライズ層３７が形成される場合もある。   In some cases, a frame-shaped sealing metallization layer 37 is formed on the upper surface of the substrate 31 so as to surround the mounting portion 32.

なお、導体層３４や、側面メタライズ層３５、外部接続用メタライズ層３６および封止用メタライズ層３７は、タングステンやモリブデン、銅、銀、パラジウム等の金属材料により形成されている。   The conductor layer 34, the side metallization layer 35, the external connection metallization layer 36, and the sealing metallization layer 37 are made of a metal material such as tungsten, molybdenum, copper, silver, or palladium.

そして、この配線基板によれば、基板３１の搭載部３２内に電子部品４０を収容するとともに、電子部品４０の電極を搭載部３２内に露出する導体層３４に半田バンプ５１やボンディングワイヤ５２を介して電気的に接続し、しかる後、基板３１の上面の封止用メタライズ層３７に金属蓋体（図示せず）を搭載部３２を塞ぐようにして接合させ、搭載部３２内に電子部品４０を気密に収容することによって製品としての電子装置となり、この電子装置は、基板３１の下面に被着された外部接続用メタライズ層３６を外部の電気回路基板の配線導体に半田を介して接続することにより外部電気回路基板に実装されるとともに収容する電子部品４０の電極が外部電気回路に電気的に接続されることとなる。   According to this wiring board, the electronic component 40 is accommodated in the mounting portion 32 of the substrate 31, and the solder bump 51 and the bonding wire 52 are provided on the conductor layer 34 exposing the electrode of the electronic component 40 in the mounting portion 32. Thereafter, a metal lid (not shown) is bonded to the sealing metallization layer 37 on the upper surface of the substrate 31 so as to close the mounting portion 32, and an electronic component is mounted in the mounting portion 32. 40 is hermetically accommodated to provide an electronic device as a product. This electronic device connects an external connection metallization layer 36 attached to the lower surface of a substrate 31 to a wiring conductor of an external electric circuit board via solder. By doing so, the electrode of the electronic component 40 which is mounted and accommodated on the external electric circuit board is electrically connected to the external electric circuit.

このような配線基板は、通常、セラミックグリーンシート積層法によって複数個が同時集約的に製作されおり、具体的には、まず、セラミック原料粉末に有機溶剤、バインダー、可塑剤等を添加、混練した後、シート状に成形して、図５（ａ）に示すように、絶縁層３１ａ用のセラミックグリーンシート４１ａと、絶縁層３１ｂ用のセラミックグリーンシート４１ｂと、絶縁層３１ｃ用のセラミックグリーンシート４１ｃとを準備する。なお、セラミックグリーンシート４１ａ、４１ｂ、４１ｃは基板３１となる領域をそれぞれ複数個分有しており、各領域の境界には切欠き部３３を形成するための貫通孔４３ａ、４３ｂ、４３ｃが穿孔されている。またセラミックグリーンシート４１ｃには搭載部３２を形成するための貫通穴４２が打抜き形成されている。   In general, a plurality of such wiring boards are manufactured simultaneously and collectively by a ceramic green sheet lamination method. Specifically, first, an organic solvent, a binder, a plasticizer, and the like are added to a ceramic raw material powder and kneaded. Thereafter, it is formed into a sheet shape, and as shown in FIG. 5A, a ceramic green sheet 41a for the insulating layer 31a, a ceramic green sheet 41b for the insulating layer 31b, and a ceramic green sheet 41c for the insulating layer 31c. And prepare. The ceramic green sheets 41a, 41b, and 41c each have a plurality of regions to be the substrate 31, and through holes 43a, 43b, and 43c for forming the notches 33 are formed at the boundaries between the regions. Has been. Further, a through hole 42 for forming the mounting portion 32 is punched and formed in the ceramic green sheet 41c.

なお、図５（ａ）〜（ｄ）は、従来の配線基板の製造方法を工程毎に示す断面図であり、図５において、図４と同じ部位には同じ符号を付している。   5A to 5D are cross-sectional views showing a conventional method of manufacturing a wiring board for each process. In FIG. 5, the same parts as those in FIG. 4 are denoted by the same reference numerals.

次に、図５（ｂ）に断面図で示すように、各セラミックグリーンシート４１ａ、４１ｂ、４１ｃに設けた貫通孔４３ａ、４３ｂ、４３ｃの内壁に側面メタライズ層３５用の導電性ペースト４５ａ、４５ｂ、４５ｃを塗布した後、セラミックグリーンシート４１ａ、４１ｂの上面に導体層３４用の導電性ペースト４４を塗布する。   Next, as shown in a cross-sectional view in FIG. 5B, conductive paste 45a, 45b for the side metallized layer 35 on the inner walls of the through holes 43a, 43b, 43c provided in the ceramic green sheets 41a, 41b, 41c. , 45c, and the conductive paste 44 for the conductor layer 34 is applied to the upper surfaces of the ceramic green sheets 41a, 41b.

また、必要に応じて、セラミックグリーンシート４１ａの下面に外部接続用メタライズ層３６用の導電性ペースト４６を塗布するとともにセラミックグリーンシート４１ｃの上面に封止用メタライズ層３７用の導電性ペースト４７を塗布する。   If necessary, the conductive paste 46 for the external connection metallization layer 36 is applied to the lower surface of the ceramic green sheet 41a, and the conductive paste 47 for the sealing metallization layer 37 is applied to the upper surface of the ceramic green sheet 41c. Apply.

なお、貫通孔４３ａ、４３ｂ、４３ｃの内壁に導電性ペースト４５ａ、４５ｂ、４５ｃを塗布するには、セラミックグリーンシート４１ａ、４１ｂ、４１ｃの上面に貫通孔４３ａ、４３ｂ、４３ｃと同じ大きさの開口部を有する印刷マスクを、その開口部と貫通孔４３ａ、４３ｂ、４３ｃとの位置が一致するようにして載置し、次にその印刷マスクの上から貫通孔４３ａ、４３ｂ、４３ｃ内に導電性ペーストを供給するとともにその導電性ペーストをセラミックグリーンシート４１ａ、４１ｂ、４１ｃの下面側から吸引することによって貫通孔４３ａ、４３ｂ、４３ｃの内壁に導電性ペースト４５ａ、４５ｂ、４５ｃを塗布する等の方法が採用されている。   In addition, in order to apply the conductive pastes 45a, 45b, 45c to the inner walls of the through holes 43a, 43b, 43c, openings having the same size as the through holes 43a, 43b, 43c are formed on the upper surfaces of the ceramic green sheets 41a, 41b, 41c. Is placed so that the positions of the openings and the through holes 43a, 43b, and 43c coincide with each other, and then the conductive material is placed into the through holes 43a, 43b, and 43c from above the print mask. A method of applying the conductive paste 45a, 45b, 45c to the inner walls of the through holes 43a, 43b, 43c by supplying the paste and sucking the conductive paste from the lower surface side of the ceramic green sheets 41a, 41b, 41c Is adopted.

なお、各導電性ペーストは、理解し易くするために、異なる部位に応じて異なる符合を付しているが、通常は、同じ材料を用いて作製された同様の組成のものである。導電性ペーストは、例えば、タングステンの粉末に有機溶剤やバインダー等を添加し混練することにより作製される。   Each conductive paste is given a different reference according to a different part for easy understanding, but usually has the same composition made using the same material. The conductive paste is produced, for example, by adding an organic solvent or a binder to tungsten powder and kneading.

次に、図５（ｃ）に断面図で示すように、セラミックグリーンシート４１ａと４１ｂと４１ｃを積層して積層体となすとともに、これを高温で焼成した後、図５（ｄ）で示すように各基板３１となる領域毎に分割することによって図４（ａ）、（ｂ）に示すような配線基板が製作される。
特開２００４−４０４００号公報 Next, as shown in a cross-sectional view in FIG. 5C, ceramic green sheets 41a, 41b, and 41c are laminated to form a laminated body, which is fired at a high temperature, and then shown in FIG. 5D. 4A and 4B, a wiring board as shown in FIGS. 4A and 4B is manufactured.
JP 2004-40400 A

しかしながら、このような配線基板は近時の電子装置の小型化に伴い、その大きさが数ｍｍ角程度の小さなものとなってきており、それに伴って、基板３１の厚みも２ｍｍ以下となり、各絶縁層３１ａ、３１ｂ、３１ｃの厚みも１ｍｍ以下と非常に小さくなってきている。   However, with the recent miniaturization of electronic devices, the size of such wiring boards has become as small as several mm square, and accordingly, the thickness of the board 31 has become 2 mm or less. The thickness of the insulating layers 31a, 31b, and 31c is also becoming very small as 1 mm or less.

また、多機能化、高周波化等の要求に対応するために、導体層３４の一部は、絶縁層３１ａ、３１ｂ、３１ｃの層間に形成された、例えばＬ（インダクタンス）成分となる厚さの厚い導体層３４’として構成されている。   Further, in order to meet the demands for multi-functionality, higher frequency, etc., a part of the conductor layer 34 is formed between the insulating layers 31a, 31b, 31c and has a thickness that becomes, for example, an L (inductance) component. It is configured as a thick conductor layer 34 '.

このように、絶縁層３１ａ、３１ｂ、３１ｃの厚さが薄くなり、また、導体層３４’の厚さが厚くなってきた場合、導体層３４’の厚さに起因して、絶縁層の間、（図４および図５の例では、３１ａと３１ｂとの層間）に段差が生じ、その結果、基板３１にデラミネーションやクラック等の構造的欠陥５３が発生するという問題点があった。   As described above, when the thickness of the insulating layers 31a, 31b, and 31c is reduced and the thickness of the conductor layer 34 ′ is increased, the thickness of the conductor layer 34 ′ causes the gap between the insulating layers. (In the example of FIGS. 4 and 5, there is a step between the layers 31a and 31b). As a result, there is a problem that structural defects 53 such as delamination and cracks occur in the substrate 31.

このような、絶縁層３１ａ、３１ｂ、３１ｃの層間の導体層３４’の厚さに起因する問題点を解決する手法としては、図５（ｂ）に示されるように、配線基板を製作する際、導体層３４’が形成されている層間に、導電性ペースト４４のパターンの厚みによって生じる段差を埋めるようにして、導電性ペースト４４とほぼ同じ厚さでセラミックペースト４１ｄを塗布し、段差を解消して上下の絶縁層の層間（３１ａと３１ｂの間等）を良好に密着させるという手法が、一般に知られている。なお、セラミックペースト４１ｄは、例えば、セラミックグリーンシート４１ａ、４１ｂ、４１ｃを作製するのと同様の、セラミック原料粉末に有機溶剤、バインダー等を添加し、混練してペースト状にしたものが用いられる。   As a method for solving such a problem caused by the thickness of the conductor layer 34 'between the insulating layers 31a, 31b, and 31c, as shown in FIG. Then, the ceramic paste 41d is applied with the same thickness as that of the conductive paste 44 so as to fill the level difference caused by the pattern thickness of the conductive paste 44 between the layers where the conductor layer 34 'is formed, and the level difference is eliminated. In general, a method of satisfactorily bringing the upper and lower insulating layers (such as between 31a and 31b) into close contact is known. The ceramic paste 41d is, for example, the same as the ceramic green sheets 41a, 41b, and 41c, in which an organic solvent, a binder, and the like are added to a ceramic raw material powder and kneaded into a paste.

しかしながら、セラミックグリーンシート４１ａ、４１ｂ、４１ｃの層間にセラミックペースト４１ｄを塗布し、このセラミックグリーンシート４１ａ、４１ｂ、４１ｃを上下に積層した場合、層間から外側にセラミックペースト４１ｄがはみ出す場合があるという問題点が誘発される。   However, when the ceramic paste 41d is applied between the ceramic green sheets 41a, 41b, and 41c and the ceramic green sheets 41a, 41b, and 41c are stacked vertically, the ceramic paste 41d may protrude from the interlayer to the outside. A point is triggered.

層間からセラミックペースト４１ｄがはみ出すと、例えば、このセラミックペースト４１ｄにより、側面メタライズ層３５や外部接続用メタライズ層３６等がセラミックペースト４１ｄで覆われて断線し、電子部品４０を外部電気回路に電気的に接続することができなくなるという不具合や、基板３１の寸法不良等の不具合を発生させやすくなる。   When the ceramic paste 41d protrudes from the interlayer, for example, the side metallization layer 35, the external connection metallization layer 36, etc. are covered with the ceramic paste 41d by the ceramic paste 41d, and the electronic component 40 is electrically connected to the external electric circuit. It becomes easy to generate the trouble that it becomes impossible to connect to the board, and the trouble such as the dimensional defect of the substrate 31.

特に、上述したように、配線基板の小型化により、セラミックペースト４１ｄのはみ出し等の不具合が生じやすくなってきているとともに、セラミックペースト４１ｄのはみ出しが生じた場合、その量がわずかなものであったとしても、上記断線や寸歩不良等の不具合が生じる。   In particular, as described above, due to the miniaturization of the wiring board, problems such as the protrusion of the ceramic paste 41d are likely to occur, and when the protrusion of the ceramic paste 41d occurs, the amount is small. However, problems such as the disconnection and poor stepping occur.

本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、薄型化した小型の配線基板内に厚みが３０μｍと厚い導体層を形成する場合においても、デラミネーションやクラック等の構造的欠陥が発生することがなく、また搭載される電子部品を確実に外部電気回路に接続させることが可能な配線基板の製造方法を提供することにある。   The present invention has been devised in view of such conventional problems. The object of the present invention is to provide delamination and cracks even when a thick conductor layer having a thickness of 30 μm is formed in a thin wiring board having a small thickness. It is an object of the present invention to provide a method of manufacturing a wiring board that does not cause structural defects such as the above and can reliably connect an electronic component to be mounted to an external electric circuit.

本発明の配線基板の製造方法は、複数の絶縁層が積層されて成り、主面に電子部品の搭載部を有する基板と、絶縁層間に形成された導体層とを具備している配線基板の製造方法において、絶縁層となるセラミックグリーンシートの主面に導体層となる導電性ペーストを印刷する工程と、セラミックグリーンシートの主面の外周部に、印刷された導電性ペーストを取り囲むようにして枠状のセラミックグリーンシートを積層する工程と、枠状のセラミックグリーンシートと印刷した導電性ペーストとの間にセラミックペーストを充填する工程と、枠状のセラミックグリーンシート、セラミックペーストおよび印刷された導電性ペーストを覆うように他のセラミックグリーンシートを積層し、焼成する工程とを具備していることを特徴とするものである。   A method for manufacturing a wiring board according to the present invention is a wiring board comprising a plurality of insulating layers stacked, a substrate having a mounting portion for an electronic component on a main surface, and a conductor layer formed between the insulating layers. In the manufacturing method, a step of printing a conductive paste to be a conductor layer on a main surface of a ceramic green sheet to be an insulating layer, and a periphery of the main surface of the ceramic green sheet to surround the printed conductive paste A step of laminating a frame-shaped ceramic green sheet, a step of filling a ceramic paste between the frame-shaped ceramic green sheet and the printed conductive paste, a frame-shaped ceramic green sheet, a ceramic paste, and a printed conductive material Characterized in that it comprises a step of laminating and firing another ceramic green sheet so as to cover the conductive paste A.

本発明の配線基板の製造方法によれば、セラミックグリーンシートの主面の外周部に、印刷された導電性ペーストを取り囲むようにして枠状のセラミックグリーンシートを積層する工程と、枠状のセラミックグリーンシートと印刷した導電性ペーストとの間にセラミックペーストを充填する工程を具備していることから、セラミックペーストにより、絶縁層となるセラミックグリーンシートの層間に形成された導電性ペースト（導体層）の間を埋めて段差を緩和することが可能となり、上下のセラミックグリーンシートの間を密着させることができ、その結果、絶縁層の層間のデラミネーションやクラック等の構造的欠陥の発生を有効に防止することができる。   According to the method for manufacturing a wiring board of the present invention, a step of laminating a frame-shaped ceramic green sheet so as to surround the printed conductive paste on the outer peripheral portion of the main surface of the ceramic green sheet; Since it has a step of filling a ceramic paste between the green sheet and the printed conductive paste, the conductive paste (conductor layer) formed between the ceramic green sheets as an insulating layer by the ceramic paste It is possible to reduce the level difference by filling the gap between the upper and lower ceramic green sheets, and as a result, it is possible to effectively generate structural defects such as delamination and cracks between the insulating layers. Can be prevented.

また、枠状のセラミックグリーンシートの主面の外周部に枠状のセラミックグリーンシートを積層してから、その枠状のセラミックグリーンシートと導電性ペーストとの間にセラミックペーストを充填するようにしたことから、セラミックペーストがセラミックグリーンシートの層間から外側にはみ出るようなことは効果的に防止され、例えば、切欠き部がセラミックペーストで埋まって側面メタライズ層が断線するようなことはなく、外部電気回路基板に対する電気的な接続の信頼性に優れるとともに、基板の寸法精度等にも優れた配線基板を製造することができる。   Also, after laminating the frame-shaped ceramic green sheet on the outer periphery of the main surface of the frame-shaped ceramic green sheet, the ceramic paste is filled between the frame-shaped ceramic green sheet and the conductive paste. Therefore, it is effectively prevented that the ceramic paste protrudes outside from the interlayer of the ceramic green sheet.For example, the notched portion is filled with the ceramic paste and the side metallized layer is not disconnected, and the external electric It is possible to manufacture a wiring board that is excellent in the reliability of electrical connection to the circuit board and excellent in dimensional accuracy of the board.

その結果、デラミネーションやクラック等の構造的欠陥が発生することがなく、また搭載される電子部品を確実に外部電気回路に接続させることが可能な配線基板の製造方法を提供することができる。   As a result, it is possible to provide a method of manufacturing a wiring board that does not cause structural defects such as delamination and cracks, and that can securely connect an electronic component to be mounted to an external electric circuit.

次に、本発明を添付の図面を基に詳細に説明する。図１は、本発明の配線基板の製造方法により製造された配線基板の一例を示す断面図であり、図中、１は基板、４は導体層、５は側面メタライズ層、６は外部接続用メタライズ層、７は封止用メタライズ層である。   Next, the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing an example of a wiring board manufactured by the method of manufacturing a wiring board according to the present invention. In the figure, 1 is a substrate, 4 is a conductor layer, 5 is a side metallized layer, and 6 is for external connection. A metallized layer 7 is a sealing metallized layer.

基板１は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、ムライト質焼結体、ガラス−セラミック等のセラミック材料から成る複数の絶縁層１で構成され、例えば第一の絶縁層１ａ、第二の絶縁層１ｂ、および第三の絶縁層１ｃが積層されて成る四角箱状であり、その上面中央部に１０を搭載するための搭載部２を有している。   The substrate 1 is composed of a plurality of insulating layers 1 made of a ceramic material such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, or a glass-ceramic. For example, the first insulating layer 1a, It has a square box shape formed by laminating the second insulating layer 1b and the third insulating layer 1c, and has a mounting portion 2 for mounting 10 at the center of the upper surface thereof.

なお、第三の絶縁層１ｃは、中央部に貫通穴が形成された枠状の形状で、この貫通穴の内側に電子部品１０が収容され、搭載される。   The third insulating layer 1c has a frame shape in which a through hole is formed at the center, and the electronic component 10 is accommodated and mounted inside the through hole.

また、図１の例では、基板１は、外周部に上面視で半円状の切欠き部３を有している。切欠き部３は、後述するように側面メタライズ層５を内側面に形成するための、いわゆるキャスタレーションである。   Further, in the example of FIG. 1, the substrate 1 has a semicircular cutout portion 3 on the outer peripheral portion in a top view. The notch 3 is a so-called castellation for forming the side metallized layer 5 on the inner side as will be described later.

また、基板１を構成する複数の絶縁層１の層間や表面には、導体層４が形成されている。図１の例では、第一の絶縁層１ａと第二の絶縁層１ｂとの間、および第二の絶縁層１ｂと第三の絶縁層１ｃとの間に形成され、第二の絶縁層１ｂと第三の絶縁層１ｃとの間に形成されたものは、一部が搭載部２に露出している。この導体層４の露出した部位には電子部品１０の電極がボンディングワイヤ９や半田バンプ８を介して電気的に接続される。   In addition, a conductor layer 4 is formed between layers and surfaces of the plurality of insulating layers 1 constituting the substrate 1. In the example of FIG. 1, the second insulating layer 1b is formed between the first insulating layer 1a and the second insulating layer 1b, and between the second insulating layer 1b and the third insulating layer 1c. And the third insulating layer 1 c are partially exposed to the mounting portion 2. The electrode of the electronic component 10 is electrically connected to the exposed portion of the conductor layer 4 via bonding wires 9 and solder bumps 8.

さらに、切欠き部３の内面には導体層４と接続するようにして側面メタライズ層５が被着されている。また、第一の絶縁層１ａの下面には側面メタライズ層５に接続された外部接続用メタライズ層６が被着されている。   Further, a side metallized layer 5 is attached to the inner surface of the notch 3 so as to be connected to the conductor layer 4. An external connection metallization layer 6 connected to the side metallization layer 5 is deposited on the lower surface of the first insulating layer 1a.

側面メタライズ層５は導体層４と外部接続用メタライズ層６とを接続するための接続導体であり、外部接続用メタライズ層６を外部電気回路基板の配線導体に半田バンプ等を介して接続することにより内部に収容する電子部品１０が外部電気回路基板に電気的に接続されるようになっている。   The side metallization layer 5 is a connection conductor for connecting the conductor layer 4 and the external connection metallization layer 6, and the external connection metallization layer 6 is connected to the wiring conductor of the external electric circuit board via a solder bump or the like. Thus, the electronic component 10 housed inside is electrically connected to the external electric circuit board.

また、搭載部２の下側の第一の絶縁層１ａと第二の絶縁層１ｂとの間に形成された導体層４の一部である導体層４’は、電子部品１０と接続され、例えば、Ｌ（インダクタンス）成分として機能する。また、導体層４’は、電子部品１０の電極と電気的に接続して外部に導出する導電路として機能させることもできる。   In addition, a conductor layer 4 ′ which is a part of the conductor layer 4 formed between the first insulating layer 1a and the second insulating layer 1b on the lower side of the mounting portion 2 is connected to the electronic component 10, For example, it functions as an L (inductance) component. The conductor layer 4 ′ can also function as a conductive path that is electrically connected to the electrode of the electronic component 10 and led out to the outside.

さらに、第三の絶縁層１ｃの上面には搭載部２を取り囲むようにして四角枠状の封止用メタライズ層７が被着されており、この封止用メタライズ層７は側面メタライズ層５の一つに接続されている。封止用メタライズ層７は、基板１の上に蓋体（図示せず）を接合させるための下地金属として機能し、例えば鉄−ニッケル−コバルト合金等の金属から成る四角平板状の蓋体を封止用メタライズ層７にろう材を介して接合することにより、基板１の上に蓋体が接合される。なお、封止用メタライズ層７は側面メタライズ層５の一つに接続されていることにより、例えば電気的に接地されることが可能となる。   Further, a rectangular frame-shaped sealing metallization layer 7 is attached to the upper surface of the third insulating layer 1 c so as to surround the mounting portion 2, and this sealing metallization layer 7 is formed of the side metallization layer 5. Connected to one. The sealing metallization layer 7 functions as a base metal for bonding a lid (not shown) on the substrate 1. For example, a rectangular flat plate lid made of a metal such as an iron-nickel-cobalt alloy is used. The lid is bonded onto the substrate 1 by bonding to the sealing metallization layer 7 via a brazing material. The sealing metallization layer 7 is connected to one of the side surface metallization layers 5 so that it can be electrically grounded, for example.

なお、導体層４や側面メタライズ層５、外部接続用メタライズ層７、封止用メタライズ層７は、タングステンやモリブデン、マンガン、銅、銀、パラジウム、金等の金属材料から成り、これらの金属粉末のメタライズ導体の形態で所定部位に形成される。   The conductor layer 4, the side metallization layer 5, the external connection metallization layer 7, and the sealing metallization layer 7 are made of a metal material such as tungsten, molybdenum, manganese, copper, silver, palladium, or gold. The metallized conductor is formed at a predetermined site.

そして、本発明の配線基板の製造方法においては、絶縁層となるセラミックグリーンシートの主面に導体層となる導電性ペーストを印刷する工程と、セラミックグリーンシートの主面の外周部に、印刷された導電性ペーストを取り囲むようにして枠状のセラミックグリーンシートを積層する工程と、枠状のセラミックグリーンシートと印刷した導電性ペーストとの間にセラミックペーストを充填する工程と、枠状のセラミックグリーンシート、セラミックペーストおよび印刷された前記導電性ペーストを覆うように他のセラミックグリーンシートを積層し、焼成する工程とを具備している。ここで、上記の各工程について図２の（ａ）〜（ｆ）および図３（ｇ）〜（ｉ）で順番に説明する。図２の（ａ）〜（ｆ）および図３（ｇ）〜（ｉ）は、本発明の配線基板の製造方法を工程順に示した断面図である。図２，３において図１と同じ部位には同じ符号を付している。   In the method for manufacturing a wiring board according to the present invention, the step of printing a conductive paste to be a conductor layer on the main surface of the ceramic green sheet to be an insulating layer and the outer periphery of the main surface of the ceramic green sheet are printed. A step of laminating a frame-shaped ceramic green sheet so as to surround the conductive paste, a step of filling the ceramic paste between the frame-shaped ceramic green sheet and the printed conductive paste, and a frame-shaped ceramic green A step of laminating and firing another ceramic green sheet so as to cover the sheet, the ceramic paste and the printed conductive paste. Here, each of the above steps will be described in order with reference to FIGS. 2A to 2F and FIGS. 3G to 3I. 2 (a) to 2 (f) and FIGS. 3 (g) to 3 (i) are cross-sectional views illustrating the method of manufacturing a wiring board according to the present invention in the order of steps. 2 and 3, the same parts as those in FIG.

なお、以下の例では、セラミックグリーンシートや導電性ペーストについて、説明のため、各層毎に異なる符合を付しているが、各セラミックグリーンシートや導電性ペーストは、同様の材料、組成のものでもよい。   In the following examples, ceramic green sheets and conductive paste are given different symbols for each layer for explanation, but each ceramic green sheet and conductive paste may be of the same material and composition. Good.

まず、図２（ａ）に示すように、絶縁層１ａ用のセラミックグリーンシート１１ａと、絶縁層１ｂ用のセラミックグリーンシート１１ｂと、絶縁層１ｃ用のセラミックグリーンシート１１ｃとを準備する。なお、セラミックグリーンシート１１ａ、１１ｂ、１１ｃは基板１となる領域をそれぞれ複数個分有しており、各領域の境界には切欠き部３を形成するための貫通孔１３ａ、１３ｂ、１３ｃが穿孔されている。またセラミックグリーンシート１１ｃには搭載部２を形成するための四角形状等の貫通穴１２が穿孔されている。   First, as shown in FIG. 2A, a ceramic green sheet 11a for the insulating layer 1a, a ceramic green sheet 11b for the insulating layer 1b, and a ceramic green sheet 11c for the insulating layer 1c are prepared. The ceramic green sheets 11a, 11b, and 11c each have a plurality of regions to be the substrate 1, and through holes 13a, 13b, and 13c for forming the cutout portions 3 are formed at the boundaries between the regions. Has been. The ceramic green sheet 11c has a through-hole 12 having a square shape or the like for forming the mounting portion 2.

なお、この例では、各セラミックグリーンシート１１ａ、１１ｂ、１１ｃは、基板１となる領域が複数、縦横に配列形成されており、いわゆる多数個取り基板の形態で配線基板を製造する場合の例を示している。   In this example, each of the ceramic green sheets 11a, 11b, and 11c is formed by arranging a plurality of regions to be the substrate 1 vertically and horizontally, and an example of manufacturing a wiring board in the form of a so-called multi-chip substrate. Show.

セラミックグリーンシート１１ａ、１１ｂ、１１ｃは、例えば、酸化アルミニウム等のセラミック原料粉末に有機溶剤、バインダー、可塑剤等を添加混練してスラリーを作製し、このスラリーをドクターブレード法等でシート状に成形することにより作製される。   The ceramic green sheets 11a, 11b, and 11c are prepared by adding and kneading an organic solvent, a binder, a plasticizer, and the like to a ceramic raw material powder such as aluminum oxide, and forming the slurry into a sheet shape by a doctor blade method or the like. It is produced by doing.

また、各貫通孔１３ａ、１３ｂ、１３ｃは、金属ピンを用いた機械的な打抜き加工等により形成され、搭載部２を形成するための四角形状等の貫通穴１２は、金型を用いた打抜き加工等により形成される。   Moreover, each through-hole 13a, 13b, 13c is formed by the mechanical punching process etc. which used the metal pin, and the through-hole 12 of the square shape etc. for forming the mounting part 2 is punched using a metal mold | die It is formed by processing or the like.

ここで、各絶縁層１ａ、１ｂ、１ｃの厚みが１ｍｍ以下と薄型化した小型の配線基板内に例えば厚さが３０μｍ以上と厚い導体層４’を形成する場合、層間にデラミネーションやクラック等の構造的欠陥なく形成するとともに、配線基板に搭載される電子部品１０の電気的な接続信頼性を良好に確保するために、図２の（ｂ）〜（ｆ）で順次示すような工程とすることが重要である。   Here, when forming a thick conductor layer 4 ′ having a thickness of, for example, 30 μm or more in a small wiring board having a thickness of 1 mm or less and a thickness of each insulating layer 1 a, 1 b, 1 c, delamination, cracks, etc. 2 (b) to (f) in order to ensure good electrical connection reliability of the electronic component 10 to be mounted on the wiring board, in addition to the steps shown in FIG. It is important to.

まず図２の（ｂ）で示すように、導体層４’となる導電性ペースト１４’を従来周知のスクリーン印刷法によりセラミックグリーンシート１１ａの上面に形成する。   First, as shown in FIG. 2B, a conductive paste 14 'to be a conductor layer 4' is formed on the upper surface of the ceramic green sheet 11a by a conventionally known screen printing method.

導電性ペースト１４’は、例えば、導体層４’がタングステンから成る場合であれば、タングステンの粉末に有機溶剤、バインダーを添加し、混練することにより作製される。   For example, when the conductive layer 4 ′ is made of tungsten, the conductive paste 14 ′ is manufactured by adding an organic solvent and a binder to tungsten powder and kneading.

さらに、図２の（ｃ）、（ｄ）で示すように、導電性ペースト１４’を取り囲むようにして枠状のセラミックグリーンシート２１を積層する。   Further, as shown in FIGS. 2C and 2D, a frame-shaped ceramic green sheet 21 is laminated so as to surround the conductive paste 14 '.

このとき、積層する枠状のセラミックグリーンシート２１は、セラミックグリーンシート１１ａの各基板１となる領域のそれぞれについて、セラミックグリーンシート１１ａの主面に形成された導電性ペースト１４’を取り囲むようにして、格子状に形成されており、隣り合う基板１を跨ぐようにして形成されている貫通孔１３ａと同じ位置に貫通導体１５ｄが形成されている。   At this time, the laminated frame-shaped ceramic green sheet 21 surrounds the conductive paste 14 ′ formed on the main surface of the ceramic green sheet 11 a for each region to be the substrate 1 of the ceramic green sheet 11 a. The through conductors 15d are formed at the same positions as the through holes 13a formed so as to straddle the adjacent substrates 1.

次に、図２（ｅ）に示すように、枠状のセラミックグリーンシート２１と印刷した導電性ペースト１４’との間にセラミックペースト１１ｄを充填する。この充填方法としては、例えば絶縁層１ａ，１ｂ，１ｃが酸化アルミニウム質焼結体から成る場合であれば、絶縁層１ａ，１ｂ，１ｃと同じ材質となるように酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状となすとともに、枠状のセラミックグリーンシート２１と印刷した導電性ペースト１４’との間に開口部を有するスクリーンを用いて、従来周知のスクリーン印刷法により形成することができる。このとき、導電性ペースト１４’の乾燥後の形成厚みに対して同程度となるように、セラミックペースト１１ｄが充填されることが望ましい。   Next, as shown in FIG. 2E, the ceramic paste 11d is filled between the frame-shaped ceramic green sheet 21 and the printed conductive paste 14 '. As the filling method, for example, when the insulating layers 1a, 1b, and 1c are made of an aluminum oxide sintered body, aluminum oxide, silicon oxide, and magnesium oxide are formed to be the same material as the insulating layers 1a, 1b, and 1c. A screen having an opening between the frame-shaped ceramic green sheet 21 and the printed conductive paste 14 ′ is prepared by adding a suitable organic binder and solvent to a raw material powder such as calcium oxide and mixing it to make a slurry. It can be formed by a conventionally known screen printing method. At this time, it is desirable that the ceramic paste 11d is filled so as to be approximately the same as the formed thickness of the conductive paste 14 'after drying.

このとき、枠状のセラミックグリーンシート２１はセラミックペースト１１ｄが外周の貫通孔１３ｄに流れ込むのを防ぐダムとして作用する。また、枠状のセラミックグリーンシート２１と印刷した導電性ペースト１４’との間を充填するように形成されたセラミックペースト１１ｄは、導体層４’となる導電性ペースト１４’と第一の絶縁層１ａとなるセラミックグリーンシート１１ａとの段差を緩和するように作用する。   At this time, the frame-shaped ceramic green sheet 21 acts as a dam that prevents the ceramic paste 11d from flowing into the outer through hole 13d. Further, the ceramic paste 11d formed so as to fill the space between the frame-shaped ceramic green sheet 21 and the printed conductive paste 14 ′ is composed of the conductive paste 14 ′ that becomes the conductor layer 4 ′ and the first insulating layer. It acts to alleviate the level difference from the ceramic green sheet 11a that becomes 1a.

次に、図２（ｆ）に示すように、セラミックグリーンシート１１ａの貫通孔１３ａと、枠状のセラミックグリーンシート２１の貫通孔１３ｄの内壁に導電性ペースト１５ａ、１５ｄをそれぞれ塗布する。また、セラミックグリーンシート１１ａの下面には外部接続用メタライズ層６用の導電性ペースト１６を塗布する。こうして、導体層４’となる導電性ペースト１４’を有するセラミックグリーンシート１１ａが形成される。   Next, as shown in FIG. 2F, conductive pastes 15a and 15d are applied to the inner walls of the through hole 13a of the ceramic green sheet 11a and the through hole 13d of the frame-shaped ceramic green sheet 21, respectively. Further, a conductive paste 16 for the external connection metallization layer 6 is applied to the lower surface of the ceramic green sheet 11a. Thus, the ceramic green sheet 11a having the conductive paste 14 'that becomes the conductor layer 4' is formed.

次に、図３（ｇ）に示すように、上記と同様にしてセラミックグリーンシート１１ｂ，１１ｃに導電性ペースト１４，１５ｂ，１５ｃをスクリーン印刷法等形成し、さらにセラミックグリーンシート１１ｃの上面には封止用メタライズ層７となる導電性ペースト１７をスクリーン印刷法等で形成する。   Next, as shown in FIG. 3 (g), conductive pastes 14, 15b, 15c are formed on the ceramic green sheets 11b, 11c by a screen printing method or the like in the same manner as described above, and further on the upper surface of the ceramic green sheets 11c. A conductive paste 17 to be the sealing metallization layer 7 is formed by a screen printing method or the like.

次に、図３（ｈ）に示すようにセラミックグリーンシート１１ａ〜１１ｃを積層して積層体となすとともにこれを高温で焼成する。   Next, as shown in FIG. 3 (h), the ceramic green sheets 11a to 11c are laminated to form a laminated body and fired at a high temperature.

その後、図３（ｉ）に示すように、各基板１となる領域毎に分割することによって図１（ａ）、（ｂ）に示すような配線基板が製作される。ここで、側面メタライズ層５は、第一の絶縁層１ａに被着された側面メタライズ層１５ａと、枠状のセラミックグリーンシート２１からなる絶縁層１ｄに被着された側面メタライズ層１５ｄと、第二の絶縁層１ｂに被着された側面メタライズ層１５ｂと、第三の絶縁層１ｃに被着された側面メタライズ層１５ｃとで構成されており、これらがその上端と下端との間で接続されている。また、各側面メタライズ層間においては、各セラミックグリーンシート１１ａ〜１１ｄの上下面の貫通孔１３ａ〜１３ｄの開口の周縁部にはみ出してメタライズ層を形成しても良く、このように上面の外周部にはみ出してメタライズ層を形成することで、各側面メタライズ層間を電気的に確実に接続できる構造とすることが可能となる。   Thereafter, as shown in FIG. 3I, a wiring board as shown in FIG. 1A and FIG. Here, the side metallization layer 5 includes a side metallization layer 15a deposited on the first insulating layer 1a, a side metallization layer 15d deposited on the insulating layer 1d made of the frame-shaped ceramic green sheet 21, It is composed of a side metallized layer 15b deposited on the second insulating layer 1b and a side metallized layer 15c deposited on the third insulating layer 1c, and these are connected between the upper end and the lower end. ing. Further, between the side metallized layers, a metallized layer may be formed by protruding to the peripheral edge of the openings of the through holes 13a to 13d on the upper and lower surfaces of the ceramic green sheets 11a to 11d. By protruding and forming the metallized layer, it is possible to make a structure that can electrically connect the side metallized layers reliably.

かくして、本発明の配線基板の製造方法によれば、下側の絶縁層と中間の絶縁層の間に形成された導体層４’による段差を緩和することが可能となり、デラミネーションやクラック等の構造的欠陥の発生を防止することができる。   Thus, according to the method for manufacturing a wiring board of the present invention, it is possible to alleviate a step due to the conductor layer 4 ′ formed between the lower insulating layer and the intermediate insulating layer, and to reduce delamination, cracks, etc. Generation of structural defects can be prevented.

また、枠状のセラミックグリーンシート２１により枠状のセラミックグリーンシート２１と印刷した導電性ペースト１４’との間に充填するセラミックペースト１１ｄの広がりを防止することが出来ることから、誤って切欠き部３をセラミックペースト１１ｄが埋めてしまうことがなく、電気的導通を行うための側面メタライズ層５を確実に形成することができ、各絶縁層間を良好に接続できる。   In addition, since the frame-shaped ceramic green sheet 21 can prevent the ceramic paste 11d filled between the frame-shaped ceramic green sheet 21 and the printed conductive paste 14 'from spreading, the cut-out portion is erroneously formed. 3 is not filled with the ceramic paste 11d, and the side metallized layer 5 for electrical conduction can be reliably formed, and each insulating layer can be connected well.

その結果、電気的な接続信頼性に優れた配線基板を作製可能な配線基板の製造方法を提供することができる。   As a result, it is possible to provide a method for manufacturing a wiring board capable of producing a wiring board having excellent electrical connection reliability.

また、枠状のセラミックグリーンシート２１の貫通穴は、下側の開口寸法よりも上側の開口寸法の方が大きくなっているのがよい。好ましくは、枠状のセラミックグリーンシート２１の貫通穴を形成する内側面は、下側の開口寸法よりも上側の開口寸法の方が大きくなるように、枠状のセラミックグリーンシート２１の下側主面に対して７０〜８５度の角度で形成されているのがよい。これにより、枠状のセラミックグリーンシート２１の貫通穴の内周面が上側にいくに伴って外側に拡がるように傾斜するため、セラミックペースト１１ｄを貫通穴に充填する際、空気が貫通穴内に残存するのを有効に防止し、空孔が生じるのを有効に防止することができる。また、配線基板を焼成する際、セラミックペースト１１ｄと枠状のセラミックグリーンシート２１との収縮率が異なっても、セラミックペースト１１ｄと枠状のセラミックグリーンシート２１の内周面との接触面積を大きくして両者間で剥離が生じるのを有効に防止できる。   Further, the through hole of the frame-shaped ceramic green sheet 21 is preferably such that the upper opening dimension is larger than the lower opening dimension. Preferably, the inner side surface forming the through hole of the frame-shaped ceramic green sheet 21 has a lower main dimension on the upper side of the frame-shaped ceramic green sheet 21 so that the upper opening dimension is larger than the lower opening dimension. It is good to form at an angle of 70 to 85 degrees with respect to the surface. Accordingly, the inner peripheral surface of the through hole of the frame-shaped ceramic green sheet 21 is inclined so as to expand outward as it goes upward, so that air remains in the through hole when the ceramic paste 11d is filled into the through hole. It is possible to effectively prevent the occurrence of voids and effectively prevent the occurrence of holes. Further, when the wiring board is fired, the contact area between the ceramic paste 11d and the inner peripheral surface of the frame-shaped ceramic green sheet 21 is increased even if the ceramic paste 11d and the frame-shaped ceramic green sheet 21 have different shrinkage rates. And it can prevent effectively that peeling arises between both.

また、絶縁層間に形成された導体層４’は下面の面積が上面の面積よりも大きくなっているのがよい。好ましくは、導体層４’の下面の面積が上面の面積よりも大きくなるように、導体層４’の側面が導体層４’の下側主面に対して７０〜８５度の角度で形成されているのがよい。これにより、導体層４’の外周部にセラミックペースト１１ｄが覆いかぶさることとなり、導体層４’とその上下の絶縁層との間に剥離が生じるのを抑制することができる。また、配線基板を焼成する際、セラミックペースト１１ｄと導体層４’となる導電性ペースト１４’との収縮率が異なっても、セラミックペースト１１ｄと導体層４’の側面との接触面積を大きくして両者間で剥離が生じるのを有効に防止できる。   The conductor layer 4 'formed between the insulating layers preferably has a lower surface area larger than the upper surface area. Preferably, the side surface of the conductor layer 4 ′ is formed at an angle of 70 to 85 degrees with respect to the lower main surface of the conductor layer 4 ′ so that the area of the lower surface of the conductor layer 4 ′ is larger than the area of the upper surface. It is good to have. As a result, the ceramic paste 11d covers the outer peripheral portion of the conductor layer 4 ', and it is possible to suppress the separation between the conductor layer 4' and the upper and lower insulating layers. Further, when the wiring substrate is fired, the contact area between the ceramic paste 11d and the side surface of the conductor layer 4 ′ is increased even if the shrinkage rate of the ceramic paste 11d and the conductive paste 14 ′ serving as the conductor layer 4 ′ is different. Thus, it is possible to effectively prevent peeling between the two.

なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変形は可能である。   Note that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention.

例えば、上記の例では、上面に凹状の搭載部２が形成された配線基板を製造する例について説明したが、平板状の配線基板でもよい。   For example, in the above example, the example of manufacturing the wiring board having the concave mounting portion 2 formed on the upper surface has been described, but a flat wiring board may be used.

（ａ）は本発明の配線基板の製造方法により作製した配線基板の実施の形態の一例を示す上面図、（ｂ）は（ａ）の配線基板のＡ−Ａ’線における断面図である。(A) is a top view which shows an example of embodiment of the wiring board produced with the manufacturing method of the wiring board of this invention, (b) is sectional drawing in the A-A 'line of the wiring board of (a). （ａ）〜（ｆ）は本発明の配線基板の製造方法を説明するための工程毎の断面図である。(A)-(f) is sectional drawing for every process for demonstrating the manufacturing method of the wiring board of this invention. （ｇ）〜（ｉ）は本発明の配線基板の製造方法を説明するための工程毎の断面図である。(G)-(i) is sectional drawing for every process for demonstrating the manufacturing method of the wiring board of this invention. （ａ）は従来の配線基板の製造方法により作製した配線基板を示す上面図、（ｂ）は（ａ）の配線基板のＢ−Ｂ’線における断面図である。(A) is a top view which shows the wiring board produced with the manufacturing method of the conventional wiring board, (b) is sectional drawing in the B-B 'line | wire of the wiring board of (a). （ａ）〜（ｄ）は従来の配線基板の製造方法を説明するための工程毎の断面図である。(A)-(d) is sectional drawing for every process for demonstrating the manufacturing method of the conventional wiring board.

符号の説明Explanation of symbols

１・・・・・・・・・・・・・基板
１ａ，１ｂ，１ｃ・・・・・・絶縁層
２・・・・・・・・・・・・・搭載部
４，４’・・・・・・・・・・・導体層
１０・・・・・・・・・・・・電子部品
１１ａ，１１ｂ，１１ｃ・・・セラミックグリーンシート
１１ｄ・・・・・・・・・・・セラミックペースト
１４，１４’・・・・・・・・・導電性ペースト
２１・・・・・・・・・・・・枠状のセラミックグリーンシート DESCRIPTION OF SYMBOLS 1 ..... Boards 1a, 1b, 1c ..... Insulating layer 2 ...... Mounting part 4, 4 '... ·········· Conductor layer 10 ········· Electronic parts 11a, 11b, 11c · · · Ceramic green sheet 11d · · · · · Ceramic Paste 14, 14 '... Conductive paste 21 ... Frame-shaped ceramic green sheet

Claims (1)

複数の絶縁層が積層されて成り、主面に電子部品の搭載部を有する基板と、前記絶縁層間に形成された導体層とを具備している配線基板の製造方法において、前記絶縁層となるセラミックグリーンシートの主面に前記導体層となる導電性ペーストを印刷する工程と、前記セラミックグリーンシートの前記主面の外周部に、印刷された前記導電性ペーストを取り囲むようにして枠状のセラミックグリーンシートを積層する工程と、前記枠状のセラミックグリーンシートと印刷した前記導電性ペーストとの間にセラミックペーストを充填する工程と、前記枠状のセラミックグリーンシート、前記セラミックペーストおよび印刷された前記導電性ペーストを覆うように他のセラミックグリーンシートを積層し、焼成する工程とを具備していることを特徴とする配線基板の製造方法。 In the method of manufacturing a wiring board, comprising a substrate having a plurality of insulating layers laminated and having an electronic component mounting portion on a main surface, and a conductor layer formed between the insulating layers, the insulating layer is the insulating layer. A step of printing a conductive paste serving as the conductor layer on a main surface of the ceramic green sheet; and a frame-shaped ceramic so as to surround the printed conductive paste on an outer peripheral portion of the main surface of the ceramic green sheet A step of laminating a green sheet, a step of filling a ceramic paste between the frame-shaped ceramic green sheet and the printed conductive paste, the frame-shaped ceramic green sheet, the ceramic paste, and the printed And laminating and firing another ceramic green sheet to cover the conductive paste. Method for manufacturing a wiring board according to symptoms.
JP2004130900A 2004-04-27 2004-04-27 Wiring board manufacturing method Pending JP2005317595A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004130900A JP2005317595A (en) 2004-04-27 2004-04-27 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004130900A JP2005317595A (en) 2004-04-27 2004-04-27 Wiring board manufacturing method

Publications (1)

Publication Number Publication Date
JP2005317595A true JP2005317595A (en) 2005-11-10

Family

ID=35444727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004130900A Pending JP2005317595A (en) 2004-04-27 2004-04-27 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP2005317595A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266113A (en) * 2006-03-27 2007-10-11 Kyocera Corp Manufacturing method for electronic-component mounting substrate
JP2008244313A (en) * 2007-03-28 2008-10-09 Tdk Corp Method of manufacturing laminated electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148195A (en) * 1989-10-25 1991-06-24 Du Pont Japan Ltd Manufacture of multilayer circuit plate
JPH0992753A (en) * 1995-09-26 1997-04-04 Toshiba Corp Multi-layered ceramic circuit and its manufacturing method
JP2000182874A (en) * 1998-12-21 2000-06-30 Sharp Corp Manufacture of multilayer ceramic wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148195A (en) * 1989-10-25 1991-06-24 Du Pont Japan Ltd Manufacture of multilayer circuit plate
JPH0992753A (en) * 1995-09-26 1997-04-04 Toshiba Corp Multi-layered ceramic circuit and its manufacturing method
JP2000182874A (en) * 1998-12-21 2000-06-30 Sharp Corp Manufacture of multilayer ceramic wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266113A (en) * 2006-03-27 2007-10-11 Kyocera Corp Manufacturing method for electronic-component mounting substrate
JP4693676B2 (en) * 2006-03-27 2011-06-01 京セラ株式会社 Manufacturing method of electronic component mounting board
JP2008244313A (en) * 2007-03-28 2008-10-09 Tdk Corp Method of manufacturing laminated electronic component

Similar Documents

Publication Publication Date Title
EP3633719A1 (en) Electronic component mounting substrate, electronic device, and electronic module
JP3699609B2 (en) Electronic component mounting board
JP6780996B2 (en) Wiring boards, electronics and electronic modules
WO2017073486A1 (en) Wiring substrate, electronic device and electronic module
JP4651152B2 (en) Multi-cavity ceramic wiring board
JP2005317595A (en) Wiring board manufacturing method
JP4272550B2 (en) Multiple wiring board
JP4272507B2 (en) Multiple wiring board
JP4388410B2 (en) Multiple wiring board
JP3538774B2 (en) Wiring board
JP4587587B2 (en) Electronic component mounting board
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JP3801935B2 (en) Electronic component mounting board
JP4423181B2 (en) Multiple wiring board
JP4733061B2 (en) Plural wiring base, wiring base and electronic device, and division method of multiple wiring base
JP2005019749A (en) Wiring board and multiple wiring board
JP3850343B2 (en) Electronic component mounting board
JP2003249750A (en) Wiring board and method of manufacturing the same
JP4303539B2 (en) Multiple wiring board
JP6595308B2 (en) Electronic component mounting substrate, electronic device and electronic module
JP2005268350A (en) Package for storing electronic component
JP2002289746A (en) Substrate for mounting batch-process electronic component and electronic device
JP2004119909A (en) Wiring board
JP2005136235A (en) Wiring board
JP2005191139A (en) Multiple-pattern wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100824