JP2005310480A - 放電ランプ点灯装置およびそれを用いた投射型ディスプレイ装置 - Google Patents

Abstract

【課題】 電力損失の少ない放電ランプ点灯装置を提供する。
【解決手段】 ランプ電圧とランプ電流を検出してランプ電力を制御する電力制御回路(符号２〜７、１２、２１、２２の各素子)と、その電力制御回路の出力を交流に変換するインバータ回路(符号８〜１１、１４〜１７、２４、２５の各素子)とを備えた放電ランプ点灯装置において、インバータ回路がスイッチング素子８〜１１とインバータ発振回路２５を有し、スイッチング素子８〜１１が放電ランプ１３の起動時にオフとなる期間を設定するオフ期間設定手段が設けられている。
【選択図】 図１

Description

本発明は、液晶プロジェクタなどの投射型ディスプレイ装置に好適な放電ランプ点灯装置に係り、特に電力損失の少ない放電ランプ点灯装置およびそれを用いた投射型ディスプレイ装置に関するものである。

前記投射型ディスプレイ装置の光源としては、変換効率が高く、点光源に近いものが得やすい理由から、メタルハライドランプや高圧水銀ランプなどの高圧放電ランプが使用されている。高圧放電ランプの点灯には、点灯に必要な電圧及び電流を供給する専用の放電ランプ点灯装置が使用されている。

従来の放電ランプ点灯装置としては、ランプ電圧とランプ電流を検出してランプ電力を制御する電力制御回路と、その電力制御回路の出力を交流に変換する交流変換回路（インバータ回路）と、放電ランプを起動するため高電圧を発生させるイグナイタ回路を備えたものがあった（例えば、下記特許文献１参照）。
特開平１１−２６０５７６号公報

従来の放電ランプ点灯装置では、インバータ回路のＭＯＳ−ＦＥＴに高耐圧のものを使用していたため、オン抵抗が高くて電力損失が大きいという欠点を有している。

本発明の目的は、このような従来技術の欠点を解消し、電力損失の少ない放電ランプ点灯装置およびそれを用いた投射型ディスプレイ装置を提供することにある。

本発明は、ランプ電圧とランプ電流を検出してランプ電力を制御する電力制御回路と、その電力制御回路の出力を交流に変換するインバータ回路（交流変換回路）とを備えた放電ランプ点灯装置を対象とするものである。

そして前記目的を達成するため本発明の第１の手段は、前記インバータ回路がＭＯＳ−ＦＥＴなどのスイッチング素子とインバータ発振回路を有し、前記スイッチング素子が放電ランプの起動時にオフとなる期間を設定するためのオフ期間設定手段が設けられていることを特徴とするものである。

本発明の第２の手段は前記第１の手段において、前記オフ期間設定手段が、前記インバータ発振回路の電源電圧の立上りを遅延させる手段であることを特徴とするものである。

本発明の第３の手段は前記第１の手段において、前記オフ期間設定手段が、前記インバータ発振回路の出力電圧を一定時間停止させる手段であることを特徴とするものである。

また本発明の第４の手段は、放電ランプと、その放電ランプを点灯する放電ランプ点灯装置と、前記放電ランプからの光を照射する画像表示デバイスと、その画像表示デバイスを駆動する画像表示デバイス駆動手段と、前記画像表示デバイスからの光を光学系を介して投射するスクリーンとを備えた例えば液晶プロジェクタなどの投射型ディスプレイ装置において、前記放電ランプ点灯装置が前記第１ないし３の手段の放電ランプ点灯装置であることを特徴とするものである。

本発明に係る放電ランプ点灯装置では前述のように、インバータ回路のＭＯＳ−ＦＥＴに全オフ期間を設けるようにしたので、インバータ回路のＭＯＳ−ＦＥＴに低耐圧のものを使用することができ、その結果、オン抵抗が低くて電力損失の少ない放電ランプ点灯装置およびそれを用いた投射型ディスプレイ装置を提供することができる。

以下、本発明の実施の形態について図を用いて説明する。
図１は、本発明の実施形態に係る放電ランプ点灯装置のブロック図である。同図において、符号１は第１の電源入力端子、２はＭＯＳ−ＦＥＴ、３はダイオード、４はチョークコイル、５はコンデンサ、６，７は抵抗器、８，９，１０，１１はＭＯＳ−ＦＥＴ、１２は抵抗器、１３は放電ランプ、１４，１５，１６，１７はコンデンサ、１８はランプオン信号入力端子、１９は第２の電源入力端子、２１はドライブ回路１、２２はＰＷＭ制御回路、２３は過電圧保護回路（ＯＶＰ回路）、２４はドライブ回路２、２５はインバータ発振回路、２６はイグナイタ回路、３１はタイマー回路、３２はスイッチ回路（SW回路）である。

前記ＭＯＳ−ＦＥＴ２とダイオード３とチョークコイル４とコンデンサ５と抵抗器６，７，１２とドライブ回路２１とＰＷＭ制御回路２２とで電力制御回路を構成している。

放電ランプ１３のランプ電圧を抵抗器６，７で検出し、ランプ電流を抵抗器１２で検出している。このランプ電圧とランプ電流の検出結果に応じてＰＷＭ制御回路２２により、ドライブ回路２１を介して放電ランプ１３への出力電圧及び電流が制御される。

前記ＭＯＳ−ＦＥＴ８，９，１０，１１とコンデンサ１４，１５，１６，１７とドライブ回路２４とインバータ発振回路２５とで交流変換回路（インバータ回路）を構成している。

前記過電圧保護回路（ＯＶＰ回路）２３は、過電圧発生時に電力制御回路の動作を停止する。前記イグナイタ回路２６は、高電圧パルスを発生させて高圧放電ランプ１３を起動する。前記タイマー回路３１は、過電圧保護回路の動作停止及びＤＣ駆動するための電圧を出力する。前記スイッチ回路（SW回路）３２は端子１８に入力されるランプオン信号により、ＰＷＭ制御回路２２やインバータ発振回路２５への電源供給を制御する。

図３は、図１に示した放電ランプ点灯装置の基本動作を説明するための図である。この放電ランプ点灯装置の動作を、図３を参照しながら説明する。

時間ｔ０でランプオン信号が入力されると、前記電力制御回路の出力電圧は一旦最大電圧Ｖ４（通常は第１の電源入力端子の電圧）になった後、ｔ１で電圧Ｖ３に制御される。インバータ発振回路２５の出力Ｑ，ＱＢともにｔ1までローレベルであるため、ＭＯＳ−ＦＥＴ８，９，１０，１１は全てオフである。この結果、最大電圧Ｖ４はＭＯＳ−ＦＥＴ８と９および１０と１１に分割されて印加される。それぞれのＭＯＳ−ＦＥＴの印加電圧はコンデンサ１４，１５，１６，１７の容量値を適当に選ぶことによりほぼＶ４／２にすることができる。

ｔ1でインバータ発振回路２５の出力ＱがハイレベルとなりＭＯＳ−ＦＥＴ８，１１がオンとなりイグナイタ回路２６からの高電圧パルスが重畳された電圧が放電ランプ１３に印加されて、放電ランプ１３が起動する。この結果、ｔ２で高電圧小電流のグロー放電が開始し、さらにｔ３で低電圧大電流のアーク放電に移行する。このときタイマー回路３１の出力がハイのため、前記過電圧保護回路（ＯＶＰ回路）２３は動作しない。

ランプ温度の上昇とともにランプ電圧が上昇していく。ｔ４でタイマー回路３１の出力がローに落ちて交流変換回路が動作し、高圧放電ランプ１３はＡＣ点灯モードに移行する。その後、時間ｔ４で定常電圧Ｖ１になると、電力制御回路は定電力制御により高圧放電ランプ１３に一定電力を供給する。

この結果、ＭＯＳ−ＦＥＴに印加される最大電圧は従来のＶ４からＶ3となり、従来装置よりも低耐圧のものを使用することができ、その結果、オン抵抗が低くて電力損失の少ない放電ランプ点灯装置を提供することができる。

図２は、図１で示したインバータ発振回路２５の構成図である。同図において、４１はＲＣ発振回路、４２はＤフリップフロップ、４３，４５は抵抗器、４４，４６はコンデンサ、４７はＳＷ回路３２の出力、４８はＲＣ発振回路の出力、４９はタイマー回路３１からの信号、５０はＤフリップフロップのＱ出力、５１はＤフリップフロップのＱＢ出力である。

次にこのインバータ発振回路２５の動作を説明する。ＲＣ発振回路４１の出力４８は抵抗器４５，コンデンサ４６で設定される周波数のパルスであり、Ｄフリップフロップ４２のクロック端子（ＣＬＫ）に入力されている。

Ｄフリップフロップ４２の電源端子（ＶＣＣ）にはスイッチ回路(ＳＷ回路)３２の出力４７が抵抗器４３，コンデンサ４４を経て入力されているので、この時定数を適当に選べば、ｔ1までの間ＤフリップフロップのＱ出力，ＱＢ出力ともにローレベルにすることができる。

Ｄフリップフロップ４２のセット端子（ＳＥＴ）にはタイマー回路３１からの信号４９が入力されているので、信号４９がハイレベルの間はＱ出力ハイレベル，ＱＢ出力ローレベルとなる。ｔ４で信号４９がローレベルになると出力Ｑ，ＱＢはクロック端子（ＣＬＫ）に入力されたパルスを２分周したパルスとなる。

なお、ｔ1までの間ＤフリップフロップのＱ出力，ＱＢ出力ともにローレベルにする方法としては、ＤフリップフロップのＱ出力５０，ＱＢ出力５１の途中にスイッチ等を設けて出力を停止させる方法でも良い。

図４は、放電ランプ点灯装置を使用する投射型ディスプレイ装置の概略構成図である。同図に示すように、リフレクタ７４と高圧放電ランプ１３は、画像表示デバイス７３の背面から光を照射する光源を構成している。画像表示デバイス７３を透過した光は、光学系７２によりスクリーン７１に投射される。画像表示デバイス７３は例えば液晶ディスプレイであり、画像表示デバイス駆動回路７６により駆動されて画像が表示されるので、スクリーン７１上に大画面の画像が得られる。放電ランプ点灯装置７７は、高圧放電ランプ１３の起動と点灯制御を行うようになっている。

以上説明したように、インバータ回路のＭＯＳ−ＦＥＴに全オフ期間を設けるようにしたので、インバータ回路のＭＯＳ−ＦＥＴに低耐圧のものを使用することができ、その結果、オン抵抗が低くて電力損失の少ない放電ランプ点灯装置およびそれを用いた投射型ディスプレイ装置を提供することができる。

前記実施形態では放電ランプ点灯装置を投射型ディスプレイ装置に用いる場合について説明したが、本発明に係る放電ランプ点灯装置はこれに限定されるものではなく、他の用途の高圧放電ランプを点灯する装置としても適用可能である。

本発明の実施形態に係る放電ランプ点灯装置のブロック図である。 その放電ランプ点灯装置における整流平滑回路の回路図である。 その放電ランプ点灯装置の基本動作を説明するための図である。 本発明の放電ランプ点灯装置を使用する投射型ディスプレイの概略構成図である。

符号の説明

１…第１の電源入力端子、２…ＭＯＳ−ＦＥＴ、３…ダイオード、４…チョークコイル、５…コンデンサ、６，７…抵抗器、８，９，１０，１１…ＭＯＳ−ＦＥＴ、１２…抵抗器、１３…放電ランプ、１４，１５，１６，１７…コンデンサ、１８…ランプオン信号入力端子、１９…第２の電源入力端子、２１…ドライブ回路１、２２…ＰＷＭ制御回路、２３…過電圧保護回路（ＯＶＰ回路）、２４…ドライブ回路２、２５…インバータ発振回路、２６…イグナイタ回路、３１…タイマー回路、３２…SW回路、４１…ＲＣ発振回路、４２…Ｄフリップフロップ、
４３，４５…抵抗器、４４，４６…コンデンサ、４７…ＳＷ回路３２の出力、４８…ＲＣ発振回路の出力、４９タイマー回路３１からの信号、５０ＤフリップフロップのＱ出力、５１ＤフリップフロップのＱＢ出力、７１…スクリーン、７２…光学系、７３…画像表示デバイス、７４…反射ミラー、７６…駆動回路、７７…ランプ点灯装置。

Claims (4)

1. 放電ランプのランプ電圧とランプ電流を検出してランプ電力を制御する電力制御回路と、その電力制御回路の出力を交流に変換するインバータ回路とを備えた放電ランプ点灯装置において、
   前記インバータ回路がスイッチング素子とインバータ発振回路を有し、前記スイッチング素子が放電ランプの起動時にオフとなる期間を設定するためのオフ期間設定手段が設けられていることを特徴とする放電ランプ点灯装置。
2. 請求項１に記載の放電ランプ装置において、前記オフ期間設定手段が、前記インバータ発振回路の電源電圧の立上りを遅延させる手段であることを特徴とする放電ランプ点灯装置。
3. 請求項１に記載の放電ランプ点灯装置において、前記オフ期間設定手段が、前記インバータ発振回路の出力電圧を一定時間停止させる手段であることを特徴とする放電ランプ点灯装置。
4. 放電ランプと、その放電ランプを点灯する放電ランプ点灯装置と、前記放電ランプからの光を照射する画像表示デバイスと、その画像表示デバイスを駆動する画像表示デバイス駆動手段と、前記画像表示デバイスからの光を光学系を介して投射するスクリーンとを備えた投射型ディスプレイ装置において、
   前記放電ランプ点灯装置が前記請求項１ないし３のいずれか１項記載の放電ランプ点灯装置であることを特徴とする投射型ディスプレイ装置。

Images