JP2005308823A - Charge removal circuit, electrooptical apparatus, and electronic equipment - Google Patents
Charge removal circuit, electrooptical apparatus, and electronic equipment Download PDFInfo
- Publication number
- JP2005308823A JP2005308823A JP2004122153A JP2004122153A JP2005308823A JP 2005308823 A JP2005308823 A JP 2005308823A JP 2004122153 A JP2004122153 A JP 2004122153A JP 2004122153 A JP2004122153 A JP 2004122153A JP 2005308823 A JP2005308823 A JP 2005308823A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electro
- substrate
- data line
- signal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、液晶などの電気光学物質を用いた電気光学装置に関し、特に、電気光学物質に対する直流電圧の印加を防止する技術に関する。 The present invention relates to an electro-optical device using an electro-optical material such as a liquid crystal, and more particularly to a technique for preventing application of a DC voltage to the electro-optical material.
電気光学物質を用いた電気光学装置は各種の電子機器の表示装置として広く普及している。例えば電気光学物質として液晶を用いた液晶装置は、走査線およびデータ線の交差に設けられたスイッチング素子に接続された画素電極と、液晶を挟んで各画素電極に対向する対向電極とを有する。この構成のもと、走査線が選択されてスイッチング素子がオン状態となっているときに表示画像に応じた電圧をデータ線から画素電極に印加することによって種々の画像が表示される。 An electro-optical device using an electro-optical material is widely used as a display device for various electronic devices. For example, a liquid crystal device using a liquid crystal as an electro-optical material includes a pixel electrode connected to a switching element provided at the intersection of a scanning line and a data line, and a counter electrode facing each pixel electrode with the liquid crystal interposed therebetween. With this configuration, when a scanning line is selected and the switching element is in an on state, various images are displayed by applying a voltage corresponding to the display image from the data line to the pixel electrode.
この種の電気光学装置においては、画像の表示が停止した後にも、その直前の表示画像の内容に応じた電荷が各画素電極と対向電極とに残留する場合がある。この電荷によって電圧の直流成分が液晶に印加され続けると液晶や配向膜などの特性が劣化するため、その後に画像の表示を開始すると、前回に表示を停止した時点において表示されていた画像が本来の表示画像に対して重畳されて残像のように現れる現象(以下「焼付き」という)が発生する。さらに、液晶や配向膜などの劣化により、各画素の輝度が短い周期にて変動して画像がちらつく現象(いわゆるフリッカ)が引き起こされる可能性もある。これらの不具合を防止するための技術として、表示の停止に際して総ての走査線を順次に選択するとともに、この選択された走査線に対応する画素電極にデータ線を介してオフ電圧(例えば対向電極への印加電圧と略等しい電圧)を印加する処理(以下「オフシーケンス処理」という)を実行する構成が提案されている(例えば特許文献1参照)。この構成によれば、各画素電極と対向電極とに蓄積された電荷が表示の停止前に放電されるから、直流成分の印加による液晶や配向膜の劣化が抑制される。
ところで、このオフシーケンス処理を実行するためには走査線およびデータ線を通常の画像表示時と同様に駆動する必要がある。しかしながら、走査線およびデータ線の駆動は電気光学装置が搭載された電子機器の制御装置によって制御されるのが一般的であるから、電気光学装置を電子機器に搭載しなければオフシーケンス処理を実行できない場合がある。この場合には、電気光学装置の製造工程中に各画素電極と対向電極とに蓄積された電荷が除去されないため、この製造工程を経て製造された電気光学装置が電子機器に搭載されるまで液晶に直流成分が印加され続けることとなり、この結果として焼付きが発生する可能性がある。本発明は、このような事情に鑑みてなされたものであり、その目的は、走査線やデータ線の駆動を要することなく各電極の電荷を除去して電気光学物質への直流成分の印加を抑制することにある。 By the way, in order to execute the off-sequence processing, it is necessary to drive the scanning lines and the data lines in the same manner as in normal image display. However, since the drive of scanning lines and data lines is generally controlled by a control device of an electronic device in which the electro-optical device is mounted, an off-sequence process is executed unless the electro-optical device is mounted in the electronic device. There are cases where it is not possible. In this case, since charges accumulated in the pixel electrodes and the counter electrode are not removed during the manufacturing process of the electro-optical device, the liquid crystal is used until the electro-optical device manufactured through the manufacturing process is mounted on the electronic apparatus. As a result, seizure may occur. The present invention has been made in view of such circumstances, and an object of the present invention is to remove the electric charge of each electrode and eliminate the need for driving scanning lines and data lines and to apply a direct current component to the electro-optical material. It is to suppress.
この課題を解決するために、本発明に係る電荷除去回路は、走査線とデータ線との交差に対応して配置された画素電極と電気光学物質を挟んで画素電極に対向する対向電極とを具備する電気光学装置の焼付きを防止するための回路であって、第1の信号レベルから第2の信号レベルに変化する基準信号が入力される入力手段と、電圧を保持する容量素子と、ゲートにオン電圧が印加されると前記データ線と対向電極とを略同電位とするスイッチング手段と、前記入力手段に入力された基準信号が前記第1の信号レベルであるときに容量素子に電圧を保持させる一方、この基準信号が第2の信号レベルになると、前記容量素子に保持されている電圧を前記オン電圧として前記スイッチング手段のゲートに印加する制御手段とを具備する。 In order to solve this problem, a charge removal circuit according to the present invention includes a pixel electrode disposed corresponding to the intersection of a scanning line and a data line, and a counter electrode facing the pixel electrode with an electro-optic material interposed therebetween. A circuit for preventing seizure of the electro-optical device provided, an input means for inputting a reference signal that changes from a first signal level to a second signal level, a capacitive element that holds a voltage, When an ON voltage is applied to the gate, a voltage is applied to the capacitor element when the switching means that makes the data line and the counter electrode have substantially the same potential, and the reference signal input to the input means is at the first signal level. On the other hand, when the reference signal reaches the second signal level, there is provided control means for applying the voltage held in the capacitive element to the gate of the switching means as the ON voltage.
この構成によれば、入力手段から入力される基準信号が第1の信号レベルであるときに容量素子に電圧が保持され、この基準信号が第2の信号レベルになると、容量素子に保持されている電圧がオン電圧としてスイッチング手段のゲートに印加されてデータ線と対向電極とが略同電位とされるから、走査線やデータ線の駆動を要することなく電気光学物質への直流成分の印加を抑制することができる。なお、本発明における電気光学物質とは、電流や電圧といった電気的エネルギの作用によって透過率や輝度といった光学的な特性が変化する物質である。この種の電気光学物質の典型例は、印加電圧に応じた配向方向の変化により透過率が変化する液晶であるが、本発明における電気光学物質はこれに限られない。もっとも、本発明の目的は電気光学物質への直流成分の印加を抑制することにあるから、直流成分の印加によって特性の劣化などの不具合が生じ得る電気光学物質を用いた構成に対して本発明は特に好適であると言える。 According to this configuration, the voltage is held in the capacitive element when the reference signal input from the input means is at the first signal level, and is held in the capacitive element when the reference signal is at the second signal level. Is applied to the gate of the switching means as the ON voltage so that the data line and the counter electrode have substantially the same potential, so that the direct current component can be applied to the electro-optic material without driving the scanning line or the data line. Can be suppressed. The electro-optical material in the present invention is a material whose optical characteristics such as transmittance and luminance are changed by the action of electrical energy such as current and voltage. A typical example of this type of electro-optical material is a liquid crystal whose transmittance changes due to a change in orientation direction according to an applied voltage, but the electro-optical material in the present invention is not limited to this. However, since the object of the present invention is to suppress the application of a DC component to the electro-optical material, the present invention is applied to a configuration using an electro-optical material that may cause problems such as deterioration of characteristics due to the application of the DC component. Is particularly suitable.
より具体的な態様において、スイッチング手段は、ゲートにオン電圧が印加されるとデータ線と対向電極とを導通させる。この態様によれば、画素電極と対向電極とに残留している電荷を確実に除去することができる。なお、本態様には、データ線と対向電極とを直接的に導通させる構成のほか、対向電極に接続された配線(実施形態におけるコモン配線)とデータ線とを導通させる構成も含まれる。 In a more specific aspect, the switching means conducts the data line and the counter electrode when a turn-on voltage is applied to the gate. According to this aspect, the charge remaining on the pixel electrode and the counter electrode can be reliably removed. In addition to the configuration in which the data line and the counter electrode are directly connected to each other, this aspect includes a configuration in which the wiring connected to the counter electrode (the common wiring in the embodiment) and the data line are connected.
また、対向電極の電圧が電源の低位側電位(接地電位)に低下させられる構成のもとでは、スイッチング手段は、ゲートにオン電圧が印加されるとデータ線と接地線とを導通させる。この態様によっても、結果的にデータ線と対向電極とが略同電位となるから、画素電極と対向電極とに残留している電荷を除去することができる。なお、対向電極の電圧が電源の低位側電位に低下させられる構成としては、例えば、対向電極に対して外部から印加される電圧が低下させられる構成や、対向電極が抵抗を介して接地線に接続された構成など種々の構成が採用され得る。 Further, under the configuration in which the voltage of the counter electrode is lowered to the lower potential (ground potential) of the power supply, the switching means conducts the data line and the ground line when the ON voltage is applied to the gate. Also according to this aspect, since the data line and the counter electrode eventually have substantially the same potential, the charge remaining on the pixel electrode and the counter electrode can be removed. The configuration in which the voltage of the counter electrode is lowered to the lower potential of the power source is, for example, a configuration in which the voltage applied from the outside to the counter electrode is reduced, or the counter electrode is connected to the ground line via a resistor. Various configurations such as a connected configuration may be employed.
本発明の望ましい態様において、前記入力手段は、前記第1の信号レベルたる高位側電源電圧から当該第1の信号レベルよりも低い前記第2の信号レベルに変化する基準信号が入力される電源線であり、前記制御手段は、前記基準信号が前記第1の信号レベルであるときに前記電源線と前記容量素子とを導通させる一方、当該基準信号が第2の信号レベルになると、前記容量素子の一端と前記スイッチング手段のゲートとを導通させる。この態様によれば、高位側電源電圧が供給される電源線への印加電圧に応じて容量素子の充電と第1スイッチング素子の導通とが切り替えられる。したがって、電源線が高位側電源電圧に維持される状態(すなわち電気光学装置が駆動されている状態)から当該電源線への印加電圧が低下した状態(すなわち電気光学装置の駆動が停止された状態)に変化したタイミングにおいてデータ線および対向電極の電荷を有効に除去することができる。また、この態様によれば、電源線以外の配線を介して供給される信号に基づいて切り替えを行なう構成と比較して構成の簡略化が図られる。 In a preferred aspect of the present invention, the input means is a power supply line to which a reference signal that changes from the higher power supply voltage that is the first signal level to the second signal level that is lower than the first signal level is input. And when the reference signal is at the first signal level, the control means conducts the power supply line and the capacitive element, and when the reference signal is at the second signal level, the capacitive element One end of the switch and the gate of the switching means. According to this aspect, charging of the capacitive element and conduction of the first switching element are switched according to the voltage applied to the power supply line to which the higher power supply voltage is supplied. Accordingly, a state in which the voltage applied to the power supply line is reduced from a state where the power supply line is maintained at the higher power supply voltage (ie, the state where the electro-optical device is driven) (ie, a state where driving of the electro-optical device is stopped). The charge on the data line and the counter electrode can be effectively removed at the timing changed to (). In addition, according to this aspect, the configuration can be simplified as compared with the configuration in which switching is performed based on a signal supplied via wiring other than the power supply line.
また、本発明に係る電気光学装置は、上述した各態様の電荷除去回路を備える。すなわち、この電気光学装置は、電気光学物質を保持するための基板と、走査線とデータ線との交差に対応して前記基板に配置された画素電極と、前記電気光学物質を挟んで前記画素電極に対向する対向電極と、前記基板に配置された電荷除去回路とを具備する。この構成によれば、データ線(ひいては画素電極)と対向電極とに残留する電荷を除去することができるから、この電荷に起因した焼付きを防止して良好な表示品位が維持される。本発明に係る電気光学装置は、典型的には各種の電子機器の表示装置として採用され得る。 In addition, an electro-optical device according to the present invention includes the above-described charge removal circuit. That is, the electro-optical device includes a substrate for holding an electro-optical material, a pixel electrode disposed on the substrate corresponding to an intersection of a scanning line and a data line, and the pixel sandwiching the electro-optical material. A counter electrode facing the electrode; and a charge removing circuit disposed on the substrate. According to this configuration, the charge remaining on the data line (and thus the pixel electrode) and the counter electrode can be removed, so that the image sticking due to the charge is prevented and good display quality is maintained. The electro-optical device according to the invention can typically be employed as a display device for various electronic devices.
本発明の電気光学装置においては、各々が1または複数のデータ線に対応する複数の電荷除去回路を基板に配置した構成、または、総てのデータ線に対してひとつの電荷除去回路を基板に配置した構成が採用され得る。このうち前者の構成においては、複数の電荷除去回路が基板の周縁に沿うように略等間隔に配列されることが望ましい。この態様によれば、例えば電気光学物質として液晶を用いた液晶装置に本発明を適用した場合に、複数の電荷除去回路が特定の箇所に偏在する構成と比較して、基板上の配向膜に対して均一なラビング処理を施すことができる。なお、複数の電荷除去回路が設けられる場合、総ての電荷除去回路の容量素子が一体に構成されていてもよいし、電荷除去回路ごとに別個の容量素子が設けられていてもよい。 In the electro-optical device of the present invention, a structure in which a plurality of charge removal circuits each corresponding to one or a plurality of data lines are arranged on the substrate, or one charge removal circuit for all the data lines on the substrate. Arranged configurations may be employed. Of these, in the former configuration, it is desirable that the plurality of charge removal circuits be arranged at substantially equal intervals along the periphery of the substrate. According to this aspect, for example, when the present invention is applied to a liquid crystal device using a liquid crystal as an electro-optical material, the alignment film on the substrate is compared with a configuration in which a plurality of charge removal circuits are unevenly distributed at specific locations. On the other hand, a uniform rubbing process can be performed. In the case where a plurality of charge removal circuits are provided, the capacitive elements of all the charge removal circuits may be integrally formed, or a separate capacitive element may be provided for each charge removal circuit.
また、本発明に係る電気光学装置においては、電荷除去回路のうちスイッチング手段をデータ線ごとに設ける一方、制御手段を複数のデータ線にて共用する構成(図10参照)も採用され得る。すなわち、この電気光学装置は、電気光学物質を保持するための基板と、各々が複数の走査線と複数のデータ線との交差に対応して前記基板に配置された複数の画素電極と、電気光学物質を挟んで前記各画素電極に対向する対向電極と、前記基板に配置された電荷除去回路とを具備し、前記電荷除去回路は、第1の信号レベルおよび当該第1の信号レベルとは異なる第2の信号レベルとなる基準信号が入力される入力手段と、電圧を保持する容量素子と、データ線ごとに設けられて各々のゲートにオン電圧が印加されると当該データ線と前記対向電極とを略同電位とする複数のスイッチング手段と、前記入力手段に入力された基準信号が第1の信号レベルであるときに前記容量素子に電圧を保持させる一方、この基準信号が第2の信号レベルになると、前記容量素子に保持されている電圧を前記オン電圧として前記各スイッチング手段のゲートに印加する制御手段とを有する。この構成によれば、データ線ごとに制御手段が配設された構成と比較して構成の簡略化や製造コストの低減が図られる。 In the electro-optical device according to the present invention, a configuration (see FIG. 10) in which the switching unit is provided for each data line in the charge removal circuit and the control unit is shared by a plurality of data lines can be employed. In other words, the electro-optical device includes a substrate for holding an electro-optical material, a plurality of pixel electrodes disposed on the substrate corresponding to intersections of a plurality of scanning lines and a plurality of data lines, A counter electrode opposed to each of the pixel electrodes with an optical material interposed therebetween; and a charge removal circuit disposed on the substrate, wherein the charge removal circuit has a first signal level and a first signal level. Input means to which a reference signal having a different second signal level is input, a capacitor element that holds a voltage, and a data line that is provided for each data line and is opposed to the data line when an ON voltage is applied to each gate A plurality of switching means having substantially the same potential as the electrode; and when the reference signal input to the input means is at the first signal level, the capacitor element holds the voltage, while the reference signal is Signal level Comes to, and a control means for applying the gate of each switching means a voltage held in the capacitor element as the on-voltage. According to this configuration, the configuration can be simplified and the manufacturing cost can be reduced as compared with the configuration in which the control means is provided for each data line.
ところで、例えば電気光学物質として液晶を用いた電気光学装置においては、前記基板との間隙にて前記電気光学物質を挟持する他の基板と、前記基板と前記他の基板とを貼り合わせるためのシール材とが設けられる。この構成においては、前記電荷除去回路を、前記基板のうち前記シール材に対向する領域に配置した態様が望ましい。この態様によれば、電荷除去回路を配置するためのスペースとして他の要素(例えばシール材)と独立した領域を確保する必要がないから、いわゆる額縁領域(表示領域の周辺の領域)の狭小化が要求される場合に特に好適である。 By the way, in an electro-optical device using liquid crystal as an electro-optical material, for example, another substrate that sandwiches the electro-optical material in a gap with the substrate, and a seal for bonding the substrate and the other substrate together Material. In this configuration, it is desirable that the charge removal circuit is disposed in a region of the substrate that faces the sealing material. According to this aspect, since it is not necessary to secure an area independent of other elements (for example, a sealing material) as a space for arranging the charge removal circuit, a so-called frame area (area around the display area) is narrowed. Is particularly suitable when
また、アクティブマトリクス方式の電気光学装置においては、前記走査線が選択されたときにオン状態となって前記データ線と前記画素電極とを導通させるトランジスタが設けられる。このトランジスタは、半導体層とゲート電極層と配線層とを含むスイッチング素子である。この構成においては、前記容量素子を構成する少なくとも一方の電極が、前記トランジスタの半導体層、ゲート電極層および配線層の何れかと共通の導電性材料からなることが望ましい。この構成によれば、容量素子とトランジスタとを共通の工程にて形成することができるから、各々を別個の工程にて形成する場合と比較して製造工程の簡素化や製造コストの低減が図られる。 In the active matrix electro-optical device, a transistor is provided which is turned on when the scanning line is selected to conduct the data line and the pixel electrode. This transistor is a switching element including a semiconductor layer, a gate electrode layer, and a wiring layer. In this configuration, it is preferable that at least one electrode constituting the capacitor is made of a conductive material common to any of the semiconductor layer, the gate electrode layer, and the wiring layer of the transistor. According to this configuration, since the capacitor and the transistor can be formed in a common process, the manufacturing process can be simplified and the manufacturing cost can be reduced as compared with the case where each is formed in a separate process. It is done.
図面を参照しながら本発明の具体的な形態を説明する。なお、以下に示す各図においては、各構成要素を図面にて認識され得る程度の大きさとするために、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。 Specific embodiments of the present invention will be described with reference to the drawings. In the drawings shown below, the dimensions and ratios of the components are appropriately different from the actual ones in order to make the components large enough to be recognized in the drawings.
<A:液晶装置の構成>
まず、電気光学物質として液晶を用いた液晶装置に本発明を適用した形態を説明する。図1は本実施形態に係る液晶装置の構成を示す斜視図であり、図2は図1におけるII−II線からみた断面図である。これらの図に示されるように、液晶装置Dは、一定の間隙を保って相互に対向するようにシール材51を介して貼り合わされた素子基板10と対向基板20とを有する。両基板とシール材51とによって囲まれた空間には液晶53が封止されている。なお、シール材51は、対向基板20の縁辺に沿うように枠状に形成されるが、液晶53を封入するために一部が開口している。この開口部は、図1に示されるように、液晶53が封入されたのちに封止材51aによって封止される。
<A: Configuration of liquid crystal device>
First, a mode in which the present invention is applied to a liquid crystal device using liquid crystal as an electro-optical material will be described. FIG. 1 is a perspective view showing a configuration of a liquid crystal device according to the present embodiment, and FIG. 2 is a cross-sectional view taken along line II-II in FIG. As shown in these drawings, the liquid crystal device D includes an
対向基板20のうち液晶53に対向する板面には、その略全域にわたって対向電極21が形成されている。この対向電極21は、ITO(Indium Tin Oxide)などの光透過性を有する導電性材料からなる。ここで、図3は、図1におけるIII−III線からみた断面図(すなわちシール材51のひとつの辺に沿って液晶装置Dを破断したときの断面図)である。図3に示されるように、素子基板10のうち対向基板20の四隅と対向する位置には電極(以下「上下導通電極」という)34が設けられている。この上下導通電極34と対向電極21とは、銀ペーストなどの導通材52を介して電気的に導通する。また、図2に示されるように、対向電極21のうちシール材51と重ならない領域は、所定の方向にラビング処理が施された配向膜22によって覆われている。
On the plate surface of the
次に、図4は、素子基板10のうち液晶53と対向する板面上の各要素の構成を示すブロック図である。同図においては、素子基板10のうちシール材51によって覆われる領域(以下「シール領域」という)Asにハッチングが施されている。図4に示されるように、素子基板10のうち液晶53と対向する板面上には、X方向に延在する複数の走査線11と、これに直交するようにY方向に延在する複数のデータ線12とが形成されている。走査線11とデータ線12との各交差には画素Pが配置される。各画素Pは、図5(a)に示されるように、走査線11およびデータ線12に接続された薄膜トランジスタ(以下「TFT(Thin Film Transistor)」という)14と、このTFT14に接続された画素電極15とを含む。さらに詳述すると、各TFT14は、そのゲート電極が走査線11に接続され、ソース電極がデータ線12に接続され、ドレイン電極が画素電極15に接続されている。各画素電極15は、例えばITOなどの光透過性を有する導電性材料からなる略矩形状の電極である。液晶装置Dは、上述したように素子基板10と対向基板20とによって液晶53を挟持した構成となっているから、各画素Pにおいては、図5(b)に示されるように、各画素電極15と対向電極21と両電極に挟まれた液晶53とによって液晶容量172が形成されることとなる。以下では、素子基板10のうち複数の画素Pがマトリクス状に配列する領域を「表示領域Ad」と表記する。また、本実施形態における画素Pは蓄積容量171を有する。この蓄積容量171は、一端がTFT14のドレイン電極に接続されるとともに他端が容量線322に接続されている。図2に示されるように、これらの各要素が形成された素子基板10は、所定の方向にラビング処理が施された配向膜18によって覆われている。
Next, FIG. 4 is a block diagram showing the configuration of each element on the plate surface facing the
図6は、表示領域Adのうちひとつの画素Pに関わる要素を拡大して示す断面図である。なお、同図においては蓄積容量171を構成する各要素の図示は省略されている。また、同図にはシール領域Asの各要素も併せて図示されているが、これらの要素については後述する。図6に示されるように、TFT14は、素子基板10上にポリシリコンにより形成された半導体層141と、熱処理により半導体層141の表面に形成されたゲート絶縁膜142と、走査線11から分岐した部分であるゲート電極111とを有する。半導体層141のうちゲート絶縁膜142を介してゲート電極111と対向する領域はチャネル領域141Gとなっている。さらに、半導体層141は、ソース領域141Sおよびドレイン領域141Dを有する。このうちソース領域141Sは、第1層間絶縁膜143(ゲート電極111を覆う絶縁体からなる層)とゲート絶縁膜142とにわたって形成されたコンタクトホール146Sを介してデータ線12に接続され、ドレイン領域141Dは、第2層間絶縁膜144(第1層間絶縁膜143上においてデータ線12を覆う絶縁体からなる層)と第1層間絶縁膜143とゲート絶縁膜142とにわたって形成されたコンタクトホール146Dを介して画素電極15に接続されている。
FIG. 6 is an enlarged sectional view showing elements related to one pixel P in the display area Ad. In the figure, the elements constituting the
図4に示されるように、素子基板10のうち対向基板20から張り出した領域(以下「周辺領域」という)には、X方向に延在する縁辺10aに沿うように複数の接続端子31が配列している。液晶装置Dが搭載される電子機器の制御装置(図示略)など外部回路から供給された各種の信号は接続端子31を介して液晶装置Dに入力される。各接続端子31に入力された信号は配線32を介して液晶装置Dの各部に供給される。
As shown in FIG. 4, a plurality of
周辺領域のうち複数の接続端子31の配列と表示領域Adとに挟まれた領域には縁辺10aに沿うようにデータ線駆動回路43が設けられている。上述した各データ線12は一端がデータ線駆動回路43に接続されている。さらに、周辺領域には、表示領域AdをX方向に挟むように走査線駆動回路41aおよび41bが設けられている。上述した各走査線11は、一端が走査線駆動回路41aに接続されるとともに他端が走査線駆動回路41bに接続されている。この構成のもと、各走査線駆動回路41(41a、41b)およびデータ線駆動回路43は、接続端子31から配線32を介して供給されるクロック信号や制御信号などの各種の信号に基づいて、画像を表示するための動作を行なう。すなわち、各走査線駆動回路41は、1水平走査期間ごとに順番にアクティブレベルとなる走査信号を各走査線11に供給する。こうして走査信号がアクティブレベルに遷移すると、この走査線11に接続された1行分のTFT14が一斉にオン状態となる。一方、データ線駆動回路43は、走査線駆動回路41によって何れかの走査線11が選択されると(すなわち、何れかの走査線11に供給される走査信号がアクティブレベルになると)、この走査線11に対応する1行分の画素Pの画像信号を各データ線12からTFT14を介して画素電極15に供給する。走査線駆動回路41およびデータ線駆動回路43を構成するスイッチング素子は図6に示したTFT14と同様の構成を有し、各TFT14と共通の工程にて形成される。すなわち、本実施形態における液晶装置Dは周辺回路内蔵型である。
A data
素子基板10上には、データ線駆動回路43や各走査線駆動回路41(41aおよび41b)など液晶装置Dの各部に電源の高位側電圧Vddを供給するための配線32(以下では特に「電源線324」という場合がある)や、低位側電圧(接地電位)Gndを供給するための配線32(以下では特に「接地線325」という場合がある)が形成されている。すなわち、図4に示されるように、接地線325および電源線324の各々は、接続端子31からデータ線駆動回路43に至る部分と縁辺10aに沿ってX方向に延在する部分とに分岐し、後者の部分が縁辺10cの近傍にて折れ曲がってY方向に延在し、走査線駆動回路41bを経由したのちにX方向に折れ曲がって縁辺10dに沿って延在するとともに、縁辺10bの近傍にてY方向に折れ曲がって走査線駆動回路41aに到達する。さらに、コモン電位LCcomが供給される各接続端子31に接続された配線32の各々は、データ線駆動回路43の両側から上下導通電極34に至るように引き回されている。4つの上下導通電極34は、表示領域Adを包囲するように素子基板10上に形成されたコモン配線321によって相互に導通している。このコモン配線321は一部が表示領域Adに至るように分岐して容量線322となる。
On the
さらに、素子基板10のシール領域Asのうちシール材51のひとつの辺(縁辺10dに沿って延在する辺)に対応する領域には、データ線12の総本数に相当する個数の焼付き防止回路(本発明に係る「電荷除去回路」に相当する)60が形成されている。各焼付き防止回路60は、当該焼付き防止回路60に対応するデータ線12に接続された1列分の液晶容量172の各々に残留する電荷を画像表示の停止に際して放電することによって焼付きを防止するための手段である。したがって、焼付き防止回路60は、液晶容量172に対する直流電圧の印加を防止するための回路としても把握される。これらの焼付き防止回路60は縁辺10dに沿うように略等間隔に配列されてシール材51に覆われている。
Further, in the area corresponding to one side of the sealing material 51 (side extending along the
各焼付き防止回路60は、コモン配線321に対して共通に接続されている。また、各データ線12のうちデータ線駆動回路43とは反対側の端部は、当該データ線12に対応する焼付き防止回路60に接続されている。すなわち、図4に示す左から第1段目の焼付き防止回路60には第1列目のデータ線12が接続され、第2段目の焼付き防止回路60には第2列目のデータ線12が接続されるといった具合である。さらに、各焼付き防止回路60には、走査線駆動回路41aから走査線駆動回路41bに至るように延在する電源線324および接地線325を介してそれぞれ高位側電圧Vddおよび低位側電圧Gndが供給される。
Each
図7は、ひとつの焼付き防止回路60の構成を示す回路図である。同図に示されるように、焼付き防止回路60は、容量素子61とnチャネル型のスイッチング素子63と制御回路65とを有する。焼付き防止回路60を構成する各トランジスタは図6に示したTFT14と同様の構成であり、各TFT14と共通の工程にて形成される。
FIG. 7 is a circuit diagram showing a configuration of one
容量素子61は、制御回路65における地点P1の電圧を保持するための手段であり、一端が地点P1に接続されるとともに他端が接地線325に接続されている。この容量素子61は、液晶装置Dの製造工程のうちTFT14が形成される工程にて共通の材料によって形成される。すなわち、図6に示されるように、容量素子61の一方の電極611はTFT14の半導体層141と共通の工程にて形成され、他方の電極612はTFT14のゲート電極111(すなわち走査線11)と共通の工程にて形成される。さらに詳述すると、素子基板10を覆うように形成されたポリシリコンの膜体をパターニングする工程においてTFT14の半導体層141と容量素子61の電極611とが一括して形成され、同じく素子基板10を覆うように形成されたアルミニウムやポリシリコンの膜体をパターニングする工程においてTFT14のゲート電極111および走査線11と容量素子61の電極612とが一括して形成される。さらに、半導体層141とともに電極611を覆うように形成されたゲート絶縁膜142は、容量素子61の両電極間に介在する誘電体として機能する。
The
図7に示されるスイッチング素子63は、そのゲート電極に印加される電圧に応じてデータ線12とコモン配線321との導通および非導通を切り替えるための手段であり、ソース電極がデータ線12に接続されるとともにドレイン電極がコモン配線321に接続される一方、ゲート電極が制御回路65における地点P2に接続されている。上述した容量素子61の静電容量はスイッチング素子63の静電容量よりも大きい。より具体的には、容量素子61はスイッチング素子63の2倍程度の静電容量(約2000pF(ピコファラド))を有する。
The switching
一方、制御回路65は、電源線324を介して高位側電圧Vddが供給されている期間においては当該高位側電圧Vddに応じた電圧を容量素子61に保持させる一方、この電源線324の電圧が高位側電圧Vddから低下していくと、それまでに容量素子61に充電されていた電圧をスイッチング素子63のゲート電極に印加する手段である。電源線324に印加される電圧は、液晶装置Dが画像の表示動作を実行しているときには高位側電圧Vddを維持する一方、この表示動作が停止すると(すなわち電源がオフされると)徐々に低下して最終的には低位側電圧Gndに一致する。したがって、制御回路65は、信号レベルが高位側電圧Vddおよび低位側電圧Gndの何れかとなる電圧信号に基づいて容量素子61の充電とスイッチング素子63の導通とを切り替える手段としても把握され得る。
On the other hand, the
この制御回路65は、nチャネル型のトランジスタTr1およびTr3とpチャネル型のトランジスタTr2とを有する。これらのトランジスタTr1ないしTr3のしきい値電圧Vthは略同一である。このうちトランジスタTr1のソース電極は地点P1にてトランジスタTr2のソース電極に接続されており、トランジスタTr2のドレイン電極は地点P2にてトランジスタTr3のドレイン電極に接続されている。トランジスタTr1のドレイン電極およびゲート電極111と、トランジスタTr2のゲート電極111と、トランジスタTr3のゲート電極111とは電源線324に対して共通に接続されている。また、トランジスタTr3のソース電極は接地線325に接続されている。
The
以上の構成のもと、電源線324の電圧が高位側電圧Vddに維持されているとき(例えば液晶装置Dが表示動作を実行しているとき)にはトランジスタTr1およびTr3はオン状態となる。したがって、容量素子61の電極611は地点P1およびトランジスタTr1を介して電源線324と導通し、この結果として高位側電圧Vddに応じた電圧が容量素子61によって保持される。このとき、トランジスタTr2はオフ状態となっているから、地点P2の電圧は接地線325からトランジスタTr3を介して低位側電圧Gndとなる。したがって、スイッチング素子63はオフ状態を維持し、この結果としてデータ線12とコモン配線321とは電気的に絶縁される。
With the above configuration, when the voltage of the
一方、例えば利用者によって電子機器の操作子が操作されて表示の停止が指示されると、上位装置から電源線324に供給される電圧は高位側電圧Vddから低位側電圧Gndに至るように低下していく。ここで、電源線324の電圧がトランジスタTr1ないしTr3のしきい値電圧Vthを下回ると、トランジスタTr1およびTr3はオフ状態となって電源線324と容量素子61の電極611とは電気的に絶縁される。さらに、これとともにトランジスタTr2はオン状態となるから、容量素子61の電極611とスイッチング素子63のゲート電極とはトランジスタTr2と地点P2とを介して電気的に導通する。したがって、それまでに容量素子61に充電されていた電圧がスイッチング素子63のゲート電極に印加される。この電圧の印加によりスイッチング素子63はオン状態となってデータ線12とコモン配線321とが導通し、この結果としてデータ線12とコモン配線321とは同電位となる。
On the other hand, for example, when the operation of the electronic device is operated by the user to stop the display, the voltage supplied from the host device to the
こうしてデータ線12とコモン配線321とが同電位になると各画素電極15とコモン配線321に導通する対向電極21とが略同電位となり、これにより液晶容量172の電荷が除去される。ここで、各画素電極15とデータ線12との間にはTFT14が介在しており、しかも表示が停止するときに各TFT14はオフ状態となっているが、この場合であってもデータ線12と対向電極21とを略同電位とすれば液晶容量172の電荷は有効に除去される。TFT14のオフ抵抗は比較的小さいため、長期的にみれば画素電極15の電圧はデータ線12の電圧(換言すれば対向電極21の電圧)に近づいていくからである。
Thus, when the
以上に説明したように、本実施形態においては、電源線324の電圧が高位側電圧Vddであるときに容量素子61に電圧が保持され、表示の停止に伴なって電源線324の電圧が低下すると当該容量素子61に蓄えられている電圧によってデータ線12とコモン配線321とが導通させられる。したがって、走査線駆動回路41およびデータ線駆動回路43を動作させることなく、液晶容量172に残留した電荷を除去して焼付きを防止することができる。
As described above, in this embodiment, when the voltage of the
また、本実施形態においては、各焼付き防止回路60がシール領域Asに設けられているから、これ以外の領域に各焼付き防止回路60のスペースが確保された構成と比較して表示領域の周辺の領域(いわゆる額縁領域)の面積を狭小化することができる。加えて、本実施形態においては、各焼付き防止回路60の構成要素(容量素子61、スイッチング素子63、および制御回路65を構成する各トランジスタTr1ないしTr3)が表示領域Ad内のTFT14と共通の工程にて形成されるから、各焼付き防止回路60を独立の工程にて形成する場合と比較して製造工程の簡素化や製造コストの低減が図られる。
Further, in the present embodiment, since each
<B:変形例>
上記実施形態に対しては種々の変形が加えられ得る。具体的な変形の態様を挙げれば以下の通りである。なお、以下の各態様を適宜に組み合わせた構成も採用され得る。
<B: Modification>
Various modifications can be added to the above embodiment. Specific modifications are as follows. In addition, the structure which combined each following aspect suitably may be employ | adopted.
<B−1:変形例1>
上記実施形態においては焼付き防止回路60によってデータ線12と対向電極21(より厳密にはコモン配線321)とが導通させられる構成を例示したが、図8に示されるようにデータ線12と接地線325とが導通される構成としてもよい。ただし、この構成においてデータ線12と対向電極21とを同電位として液晶容量172の電荷を除去するためには、対向電極21の電圧を低位側電圧Gndに低下させるための構成をデータ線12とは別途に設けることが望ましい。このための構成は任意であるが、構成や製造工程の煩雑化を避けるという観点からすると、対向電極21と接地線325とを抵抗値が比較的高い抵抗によって電気的に接続する構成が望ましい。より具体的には、図9に示されるように、対向電極21に導通するコモン配線321と接地線325とを電気的に接続する抵抗35を素子基板10上に設けた構成が採用され得る。この構成によれば、コモン電位LCcomの給電が停止されると、対向電極21の電圧はコモン配線321および抵抗35を介して接地線325の低位側電圧Gndまで低下していくから、図8のようにデータ線12を接地線325と導通させる構成と相俟ってデータ線12と対向電極21とを略同電位(接地電圧)とすることができる。もっとも、対向電極21の電位を上位装置がコモン電位LCcomから低位側電圧Gndまで低下させる構成が採用されるのであれば、敢えて抵抗35を設ける必要はない。
<B-1: Modification 1>
In the above embodiment, the configuration in which the
ところで、図9の構成における抵抗35は、表示の停止後に対向電極21の電荷をリークさせて対向電極21の電圧を速やかに低下させるという観点のみからすると低抵抗であることが望ましい。しかしながら、抵抗35の抵抗値を余りに低くすると、表示が行なわれる期間における貫通電流が過大となって低消費電力化を阻害する要因となりかねない。このような事情を背景とした本願発明者による試験によれば、抵抗35の抵抗値が100kΩ以上であれば消費電力が問題とならず、抵抗値が500kΩ以下であれば、対向電極21の電荷を速やかにリークさせることができるという知見を得るに至った。したがって、抵抗35の抵抗値は100kΩ以上かつ500kΩ以下であることが望ましい。
Incidentally, it is desirable that the resistor 35 in the configuration of FIG. 9 has a low resistance only from the viewpoint of causing the charge of the
さらに、図8および図9の構成においては、対向電極21の電圧が低下していく速さ(単位時間あたりの電圧の減衰量)が、データ線12を接地線325に導通させたときにデータ線12の電圧が低下する速さよりも大きいことが望ましい。これは以下の理由による。データ線12と対向電極21とは誘電体たる液晶53を挟んで対向しているから、データ線12と対向電極21とは容量的に結合することになる。この構成のもとではデータ線12の電圧が結合容量を介して対向電極21の影響を受けるから、焼付き防止回路60によってデータ線12を接地線325に導通させたとしても、対向電極21の電圧がデータ線12の電圧と同等かそれ以上に低下していなければ、データ線12の電圧を有効に低位側電圧Gndまで低下させることはできない。したがって、図8および図9の構成においては、対向電極21の電圧が低下する速さが、データ線12を接地線325に導通させたときにデータ線12の電圧が低下する速さよりも大きくなるように、抵抗35の抵抗値が定められることが望ましい。こうすれば、データ線12と対向電極21とに結合容量が付随するとしても、データ線12を接地線325に導通させることによって液晶容量172の電荷を速やかに除去することができる。
Further, in the configuration of FIGS. 8 and 9, the rate at which the voltage of the
<B−2:変形例2>
上記実施形態においては、焼付き防止回路60がデータ線12ごとに設けられた構成を例示したが、ひとつの焼付き防止回路60が複数のデータ線12によって共用される構成も採用され得る。例えば、図10に示される焼付き防止回路60においては、各々が異なるデータ線12に対応した複数のスイッチング素子63が設けられている。各スイッチング素子63のソース電極は、当該スイッチング素子63に対応するデータ線12に接続されている。また、各スイッチング素子63のゲート電極111は制御回路65の地点P2に対して共通に接続されており、ドレイン電極はコモン配線321に対して共通に接続されている。この構成のもとでは、表示の停止に伴なって電源線324の電圧が低下すると、各スイッチング素子63が一斉にオン状態となって各データ線12とコモン配線321とが導通することになる。なお、ひとつの焼付き防止回路60を共用するデータ線12の本数は任意である。例えば、液晶装置Dの総てのデータ線12を対向電極21と導通させるためにひとつの焼付き防止回路60が設けられた構成としてもよいし、総てのデータ線12を複数のブロックに区分したうえで各ブロックごとにひとつの焼付き防止回路60が設けられた構成としてもよい。ただし、複数の焼付き防止回路60が設けられた構成のもとで各焼付き防止回路60の間隔が広くなると、配向膜18に対する均一なラビング処理が阻害され得るという問題が生じ得る。この問題について詳述すると以下の通りである。
<B-2:
In the above embodiment, the configuration in which the burn-in
液晶装置Dの製造工程においては、電圧が印加されていないときの液晶53の配向方向を規定するために、図11に示されるように、素子基板10に設けられた配向膜18をラビング布80で所定の方向(図中の矢印Aの方向)に擦るラビング処理が行なわれる。このラビング処理に際してラビング布80が素子基板10上の焼付き防止回路60に接触すると、素子基板10の表面と焼付き防止回路60との段差によってラビング布80の毛先が僅かに乱れた状態となる。このため、表示領域Adのうちラビング方向Aの上流側に焼付き防止回路60が設けられた領域(図11にてハッチングが施された領域)と、上流側に焼付き防止回路60が存在しない領域とではラビング布80の毛先の乱れの程度が異なり、この結果としてラビング処理の精度に相違が生じる可能性がある。ここで、複数のデータ線12ごとに焼付き防止回路60を設けた構成のもとで各焼付き防止回路60を比較的広い間隔にて配置した場合には、毛先が乱れたラビング布の接触する領域が表示領域Ad内に偏在することになるから、この領域とそれ以外の領域(すなわち上流側に焼付き防止回路60が存在しない領域)との表示品位の相違が顕著に観察されることとなる。これに対し、上記実施形態のように各データ線12ごとに狭い間隔で焼付き防止回路60が設けられた構成によれば、ラビング布の毛先が乱れる領域が表示領域Adの全域に分散されるから、ラビング処理の精度のばらつきに起因した表示品位の相違は目立たなくなる。したがって、表示領域Adに対して均一なラビング処理を施すという観点からすると、上記実施形態のようにデータ線12ごとに焼付き防止回路60が設けられて各焼付き防止回路60の間隔が狭められた構成が望ましいと言える。もっとも、表示領域Adに対してラビング方向Aの上流側に焼付き防止回路60が設けられていなければ当該焼付き防止回路60と素子基板10の表面との段差に起因したラビング処理の精度の相違は生じないのであるから、表示領域Adに対してラビング方向Aの上流側の領域以外の領域に焼付き防止回路60が設けられた構成も好適である。例えば、総てのデータ線12に対してひとつの焼付き防止回路60が設けられた構成においては、この焼付き防止回路60を表示領域Adの隅部の外側(例えば図11に示される位置B)に配置した構成とすればよい。
In the manufacturing process of the liquid crystal device D, in order to define the alignment direction of the
<B−3:変形例3>
上記実施形態においては、容量素子61を充電する期間とデータ線12および対向電極21を導通させる期間とを電源線324への印加電圧に応じて切り替える構成を例示したが、この切り替えの基準は電源線324への印加電圧に限られない。例えば、画像の表示が行なわれている期間においてアクティブレベルを維持するとともに表示が停止されると非アクティブレベルに遷移する信号が制御回路65に入力される構成としたうえで、この信号がアクティブレベルであるときに容量素子61を充電する一方、非アクティブレベルになると当該容量素子61に保持された電圧によりスイッチング素子63をオン状態にする構成も採用され得る。すなわち、本発明においては、互いに相違する第1および第2の信号レベルとなる基準信号(電源線324に供給される電源も、第1の信号レベルたる高位側電圧Vddおよび第2の信号レベルたる低位側電圧Gndとなる電圧信号である)に基づいて容量素子61の充電とデータ線12および対向電極21の導通とが切り替えられる構成であれば足り、その信号の本来的な役割や技術的な意義は不問である。したがって、焼付き防止回路60に当該信号を入力するための手段も電源線324には限定されない。
<B-3: Modification 3>
In the above embodiment, the configuration in which the period for charging the
また、上記実施形態においては、電源線324への印加電圧が高位側電圧Vddであるときに当該高位側電圧Vddに応じた電圧が容量素子61に保持される構成を例示したが、容量素子61に保持される電圧は基準信号の信号レベルに応じた電圧に限られない。例えば、容量素子61の一端と所定の電圧が印加される配線32とを基準信号が第1の信号レベルであるとき(上記実施形態においては電源線324への印加電圧が高位側電圧Vddであるとき)に導通させて容量素子61を充電する構成としてもよい。
Further, in the above embodiment, the configuration in which the voltage corresponding to the high-side voltage Vdd is held in the
<B−4:変形例4>
上記実施形態においては、容量素子61の電極611が半導体層141と共通の工程にて形成されるとともに電極612がゲート電極111と共通の工程にて形成される場合を例示したが、容量素子61を形成する材料や工程はこれに限られない。例えば、容量素子61の電極611をゲート電極111と共通の工程にて形成するとともに電極612をデータ線12と共通の工程にて形成してもよい。すなわち、容量素子61の電極611または電極612が、TFT14の半導体層141、ゲート電極111および配線(データ線12)の何れかと共通の材料からなる構成であれば足りる。あるいは、蓄積容量171と共通の工程において容量素子61を形成してもよい。この場合には、容量素子61の電極611が配線32(容量線322)と共通の工程にて形成されるとともに電極612がデータ線12と共通の工程にて形成されることとなる。もっとも、液晶装置Dの他の構成要素とは独立した工程にて容量素子61を形成してもよいことはもちろんである。
<B-4: Modification 4>
In the above embodiment, the case where the
<C:電子機器>
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例として、上述した液晶装置Dをライトバルブとして用いたプロジェクタについて説明する。図12は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
<C: Electronic equipment>
Next, a projector using the above-described liquid crystal device D as a light valve will be described as an example of an electronic device using the electro-optical device according to the above-described embodiment. FIG. 12 is a plan view showing the configuration of the projector. As shown in this figure, a
ここで、ライトバルブ100R、100Gおよび100Bの構成は、上述した実施形態における液晶装置Dと同様であり、処理回路(図示省略)から供給されるR、G、Bの各色に対応する画像信号でそれぞれ駆動されるものである。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
Here, the configuration of the
なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
Since light corresponding to the primary colors R, G, and B is incident on the
また、本発明に係る電気光学装置が利用され得る電子機器としては、図12に示したプロジェクタのほかにも、携帯電話機、可搬型のパーソナルコンピュータ、液晶テレビ、ビューファインダ型(またはモニタ直視型)のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。 In addition to the projector shown in FIG. 12, the electronic apparatus in which the electro-optical device according to the invention can be used includes a mobile phone, a portable personal computer, a liquid crystal television, a viewfinder type (or a monitor direct view type). Video recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, devices equipped with touch panels, and the like.
D……液晶装置(電気光学装置)、10……素子基板(基板)、10a,10b,10c,10d……縁辺、As……シール領域、Ad……表示領域、P……画素、11……走査線、12……データ線、14……TFT、15……画素電極、172……液晶容量、141……半導体層、111……ゲート電極、142……ゲート絶縁膜、20……対向基板(他の基板)、21……対向電極、31……接続端子、32……配線、34……上下導通電極、321……コモン配線、324……電源線、325……接地線、41(41a,41b)……走査線駆動回路、43……データ線駆動回路、、51……シール材、52……導通材、53……液晶(電気光学物質)、60……焼付き防止回路(電荷除去回路)、61……容量素子、611,612……電極、63……スイッチング素子(スイッチング手段)、65……制御回路(制御手段)。
D: Liquid crystal device (electro-optical device), 10: Element substrate (substrate), 10a, 10b, 10c, 10d ... Edge, As ... Seal region, Ad ... Display region, P ... Pixel, 11 ... ... Scanning line, 12 ... Data line, 14 ... TFT, 15 ... Pixel electrode, 172 ... Liquid crystal capacitance, 141 ... Semiconductor layer, 111 ... Gate electrode, 142 ... Gate insulating film, 20 ... Opposite Substrate (other substrate), 21... Counter electrode, 31 .. connection terminal, 32 .. wiring, 34 .. vertical conduction electrode, 321 .. common wiring, 324 .. power supply line, 325. (41a, 41b) ... scanning line drive circuit, 43 ... data line drive circuit, 51 ... sealing material, 52 ... conducting material, 53 ... liquid crystal (electro-optical material), 60 ... seizure prevention circuit (Charge removal circuit), 61... Capacitance element, 611, 612 ... electrode, 63 ...... switching element (switching means), 65 ...... control circuit (control means).
Claims (11)
第1の信号レベルから第2の信号レベルに変化する基準信号が入力される入力手段と、
電圧を保持する容量素子と、
ゲートにオン電圧が印加されると前記データ線と前記対向電極とを略同電位とするスイッチング手段と、
前記入力手段に入力された基準信号が前記第1の信号レベルであるときに前記容量素子に電圧を保持させる一方、この基準信号が第2の信号レベルになると、前記容量素子に保持されている電圧を前記オン電圧として前記スイッチング手段のゲートに印加する制御手段と
を具備する電荷除去回路。 A charge removal circuit for an electro-optical device, comprising: a pixel electrode disposed corresponding to an intersection of a scanning line and a data line; and a counter electrode facing the pixel electrode with an electro-optical material interposed therebetween,
Input means for receiving a reference signal that changes from a first signal level to a second signal level;
A capacitive element that holds the voltage;
Switching means for making the data line and the counter electrode have substantially the same potential when an on-voltage is applied to the gate;
When the reference signal input to the input means is at the first signal level, the capacitor element holds the voltage, and when the reference signal becomes the second signal level, the capacitor element holds the voltage. A charge removing circuit comprising: control means for applying a voltage to the gate of the switching means as the ON voltage.
請求項1に記載の電荷除去回路。 The charge removal circuit according to claim 1, wherein the switching unit conducts the data line and the counter electrode when a turn-on voltage is applied to a gate.
請求項1に記載の電荷除去回路。 The charge removal circuit according to claim 1, wherein the switching unit conducts the data line and the ground line when an ON voltage is applied to a gate.
前記制御手段は、前記基準信号が前記第1の信号レベルであるときに前記電源線と前記容量素子とを導通させる一方、当該基準信号が第2の信号レベルになると、前記容量素子の一端と前記スイッチング手段のゲートとを導通させる
請求項1から3の何れかに記載の電荷除去回路。 The input means is a power supply line to which a reference signal that changes from a higher-side power supply voltage that is the first signal level to the second signal level that is lower than the first signal level is input.
When the reference signal is at the first signal level, the control means causes the power supply line and the capacitive element to conduct, and when the reference signal reaches the second signal level, one end of the capacitive element is The charge removal circuit according to claim 1, wherein the gate of the switching unit is electrically connected.
走査線とデータ線との交差に対応して前記基板に配置された画素電極と、
前記電気光学物質を挟んで前記画素電極に対向する対向電極と、
前記基板に配置された請求項1から4の何れかに記載の電荷除去回路と
を具備する電気光学装置。 A substrate for holding an electro-optic material;
A pixel electrode disposed on the substrate corresponding to the intersection of the scan line and the data line;
A counter electrode facing the pixel electrode across the electro-optic material;
An electro-optical device comprising: the charge removal circuit according to claim 1 disposed on the substrate.
請求項5に記載の電気光学装置。 The electro-optical device according to claim 5, wherein a plurality of the charge removal circuits each corresponding to one or a plurality of the data lines are arranged on the substrate.
請求項6に記載の電気光学装置。 The electro-optical device according to claim 6, wherein the plurality of charge removal circuits are arranged at substantially equal intervals along the periphery of the substrate.
各々が複数の走査線と複数のデータ線との交差に対応して前記基板に配置された複数の画素電極と、
前記電気光学物質を挟んで前記各画素電極に対向する対向電極と、
前記基板に配置された電荷除去回路とを具備し、
前記電荷除去回路は、
第1の信号レベルおよび当該第1の信号レベルとは異なる第2の信号レベルとなる基準信号が入力される入力手段と、
電圧を保持する容量素子と、
データ線ごとに設けられて各々のゲートにオン電圧が印加されると当該データ線と前記対向電極とを略同電位とする複数のスイッチング手段と、
前記入力手段に入力された基準信号が第1の信号レベルであるときに前記容量素子に電圧を保持させる一方、この基準信号が第2の信号レベルになると、前記容量素子に保持されている電圧を前記オン電圧として前記各スイッチング手段のゲートに印加する制御手段とを有する電気光学装置。 A substrate for holding an electro-optic material;
A plurality of pixel electrodes each disposed on the substrate corresponding to an intersection of a plurality of scanning lines and a plurality of data lines;
A counter electrode facing each of the pixel electrodes with the electro-optic material interposed therebetween;
A charge removal circuit disposed on the substrate;
The charge removal circuit includes:
Input means for receiving a first signal level and a reference signal having a second signal level different from the first signal level;
A capacitive element that holds the voltage;
A plurality of switching means that are provided for each data line and when the ON voltage is applied to each gate, the data line and the counter electrode have substantially the same potential;
When the reference signal input to the input means is at the first signal level, the capacitor element holds the voltage, and when the reference signal becomes the second signal level, the voltage held at the capacitor element. An electro-optical device having a control means for applying a voltage to the gate of each switching means as the ON voltage.
前記基板と前記他の基板とを貼り合わせるためのシール材とを具備し、
前記電荷除去回路は、その少なくとも一部が前記基板のうち前記シール材に対向する領域に配置されている
請求項5から8の何れかに記載の電気光学装置。 Another substrate that sandwiches the electro-optic material in a gap with the substrate;
Comprising a sealing material for bonding the substrate and the other substrate;
The electro-optical device according to claim 5, wherein at least a part of the charge removal circuit is disposed in a region of the substrate that faces the sealing material.
前記容量素子を構成する少なくとも一方の電極は、前記トランジスタの半導体層、ゲート電極層および配線層の何れかと共通の導電性材料からなる
請求項5から9の何れかに記載の電気光学装置。 Including a semiconductor layer, a gate electrode layer, and a wiring layer, and includes a transistor that is turned on when the scanning line is selected and electrically connects the data line and the pixel electrode;
10. The electro-optical device according to claim 5, wherein at least one electrode constituting the capacitive element is made of a conductive material common to any of a semiconductor layer, a gate electrode layer, and a wiring layer of the transistor.
An electronic apparatus comprising the electro-optical device according to claim 5 as a display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004122153A JP4507676B2 (en) | 2004-04-16 | 2004-04-16 | Charge removal circuit, electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004122153A JP4507676B2 (en) | 2004-04-16 | 2004-04-16 | Charge removal circuit, electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005308823A true JP2005308823A (en) | 2005-11-04 |
JP4507676B2 JP4507676B2 (en) | 2010-07-21 |
Family
ID=35437722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004122153A Expired - Fee Related JP4507676B2 (en) | 2004-04-16 | 2004-04-16 | Charge removal circuit, electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4507676B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008020774A (en) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | Electronic device and display device |
JP2008250223A (en) * | 2007-03-30 | 2008-10-16 | Casio Comput Co Ltd | Liquid crystal display device |
JPWO2007007768A1 (en) * | 2005-07-14 | 2009-01-29 | シャープ株式会社 | Active matrix liquid crystal display device and driving method thereof |
JP2015045726A (en) * | 2013-08-28 | 2015-03-12 | シナプティクス・ディスプレイ・デバイス株式会社 | Display drive device and display device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10161080A (en) * | 1996-11-27 | 1998-06-19 | Samsung Electron Co Ltd | Power-off discharge circuit for liquid crystal display device and liquid crystal display device using the same |
JPH10214065A (en) * | 1997-01-29 | 1998-08-11 | Seiko Epson Corp | Inspection method for active matrix substrate, active matrix substrate, and liquid crystal device and electronic equipment |
JPH11271707A (en) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | Liquid crystal display device |
JP2000347627A (en) * | 1999-06-02 | 2000-12-15 | Sony Corp | Liquid crystal display |
JP2001209355A (en) * | 2000-01-25 | 2001-08-03 | Nec Corp | Liquid crystal display device and its driving method |
JP2002055323A (en) * | 2000-08-11 | 2002-02-20 | Hitachi Ltd | Liquid crystal display device |
JP2003295829A (en) * | 2002-03-28 | 2003-10-15 | Seiko Epson Corp | Electro-optical device and its driving method and electronic apparatus and projection type display device |
JP2003295841A (en) * | 2002-04-05 | 2003-10-15 | Hitachi Ltd | Semiconductor ic for liquid crystal display |
JP2004045785A (en) * | 2002-07-12 | 2004-02-12 | Sony Corp | Liquid crystal display device, control method therefor, and mobile terminal |
-
2004
- 2004-04-16 JP JP2004122153A patent/JP4507676B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10161080A (en) * | 1996-11-27 | 1998-06-19 | Samsung Electron Co Ltd | Power-off discharge circuit for liquid crystal display device and liquid crystal display device using the same |
JPH10214065A (en) * | 1997-01-29 | 1998-08-11 | Seiko Epson Corp | Inspection method for active matrix substrate, active matrix substrate, and liquid crystal device and electronic equipment |
JPH11271707A (en) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | Liquid crystal display device |
JP2000347627A (en) * | 1999-06-02 | 2000-12-15 | Sony Corp | Liquid crystal display |
JP2001209355A (en) * | 2000-01-25 | 2001-08-03 | Nec Corp | Liquid crystal display device and its driving method |
JP2002055323A (en) * | 2000-08-11 | 2002-02-20 | Hitachi Ltd | Liquid crystal display device |
JP2003295829A (en) * | 2002-03-28 | 2003-10-15 | Seiko Epson Corp | Electro-optical device and its driving method and electronic apparatus and projection type display device |
JP2003295841A (en) * | 2002-04-05 | 2003-10-15 | Hitachi Ltd | Semiconductor ic for liquid crystal display |
JP2004045785A (en) * | 2002-07-12 | 2004-02-12 | Sony Corp | Liquid crystal display device, control method therefor, and mobile terminal |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007007768A1 (en) * | 2005-07-14 | 2009-01-29 | シャープ株式会社 | Active matrix liquid crystal display device and driving method thereof |
JP4536776B2 (en) * | 2005-07-14 | 2010-09-01 | シャープ株式会社 | Active matrix liquid crystal display device |
US8736534B2 (en) | 2005-07-14 | 2014-05-27 | Sharp Kabushiki Kaisha | Active matrix liquid crystal display device and method of driving the same |
JP2008020774A (en) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | Electronic device and display device |
JP2008250223A (en) * | 2007-03-30 | 2008-10-16 | Casio Comput Co Ltd | Liquid crystal display device |
JP2015045726A (en) * | 2013-08-28 | 2015-03-12 | シナプティクス・ディスプレイ・デバイス株式会社 | Display drive device and display device |
Also Published As
Publication number | Publication date |
---|---|
JP4507676B2 (en) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6636194B2 (en) | Electrooptic device and electronic equipment | |
US7098880B2 (en) | Electrooptic device, driving method therefor, electronic device, and projection display device | |
US7855759B2 (en) | Electro-optical device and electronic apparatus | |
KR100698001B1 (en) | Electro-optical device and electronic apparatus | |
US7570334B2 (en) | Electro-optical device and electronic apparatus | |
US7768291B2 (en) | Display device | |
JP5428299B2 (en) | Electro-optical device and electronic apparatus | |
US7750662B2 (en) | Electro-optical device and electronic apparatus | |
US7532295B2 (en) | Electro-optical device and electronic apparatus including the same | |
JP3707472B2 (en) | Electro-optical device and electronic apparatus | |
JP2001242819A6 (en) | Electro-optical device and electronic apparatus | |
US20040032630A1 (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
JP2010026168A (en) | Liquid crystal display | |
JP4507676B2 (en) | Charge removal circuit, electro-optical device and electronic apparatus | |
JP2009186542A (en) | Projector | |
JP2007219356A (en) | Electro-optical device and electronic apparatus | |
JP2007093846A (en) | Electro-optic device and electronic equipment | |
JP3856027B2 (en) | Electro-optical device and electronic apparatus | |
JP4639623B2 (en) | Electro-optical device and electronic apparatus | |
JP4626712B2 (en) | Electro-optical device and electronic apparatus | |
CN101504502B (en) | Electro-optical device and electronic apparatus | |
JP2005215452A (en) | Electrooptical apparatus and electronic equipment | |
JP2006098457A (en) | Liquid crystal device and electronic apparatus | |
JP2008040381A (en) | Electrooptic device and electronic equipment | |
JP2015002497A (en) | Electrostatic protection circuit, electro-optical device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |