JP2007219356A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2007219356A
JP2007219356A JP2006042020A JP2006042020A JP2007219356A JP 2007219356 A JP2007219356 A JP 2007219356A JP 2006042020 A JP2006042020 A JP 2006042020A JP 2006042020 A JP2006042020 A JP 2006042020A JP 2007219356 A JP2007219356 A JP 2007219356A
Authority
JP
Japan
Prior art keywords
alignment film
voltage
potential
inorganic alignment
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006042020A
Other languages
Japanese (ja)
Inventor
Takaaki Tanaka
孝昭 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006042020A priority Critical patent/JP2007219356A/en
Publication of JP2007219356A publication Critical patent/JP2007219356A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electro-optical device that can effectively eliminate deviation of charges in the electro-optical device. <P>SOLUTION: A liquid crystal device 1 comprises a substrate 10, a substrate 20, an inorganic alignment layer 16 provided on the substrate 10, an inorganic alignment layer 22 provided on the substrate 20 and having a film thickness larger than the film thickness of the inorganic alignment layer 16, a liquid crystal 50 in a tilted vertical alignment mode held between the inorganic alignment layer 16 and the inorganic alignment layer 22, and a voltage applying means to apply a predetermined voltage Ed at predetermined timing to render the inorganic alignment layer 16 into a first potential and the inorganic alignment layer 22 to a second potential lower than the first potential. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電気光学装置及び電子機器に関し、特に、無機配向膜の間に挟持された傾斜垂直配向モードの液晶を有する電気光学装置及び電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus, and more particularly, to an electro-optical device and an electronic apparatus having a tilted vertical alignment mode liquid crystal sandwiched between inorganic alignment films.

従来より、液晶装置などの電気光学装置が、表示装置等に広く利用されている。液晶表示装置では、長い時間、同じ画像、文字などを表示したままにしておくと、その部分が劣化し、いわゆる焼き付きと言われる現象が発生することが知られている。その原因の1つは、直流電圧の印加であり、もう1つは、液晶表示装置の内部の配向膜表面に現れるイオンである。   Conventionally, electro-optical devices such as liquid crystal devices have been widely used for display devices and the like. In a liquid crystal display device, it is known that if the same image, character, or the like is displayed for a long time, the portion deteriorates and a phenomenon called so-called burn-in occurs. One of the causes is the application of a DC voltage, and the other is ions that appear on the surface of the alignment film inside the liquid crystal display device.

そのため、直流電荷の印加の問題を解決するために、液晶表示装置の画素電極に、直流電圧を印加せず、ある基準電位を中心にして交流電圧を印加する反転駆動を利用することが、一般的に行われている。
一方、イオンの問題を解決するために、画像表示を行わないスタンバイモード時に画素電極の電位又は対向電極の電位をグランドレベルにすることによって、配向膜表面に付着したイオンによる液晶表示装置内の電荷の偏りを解消する技術が提案されている(例えば、特許文献1参照)。
特開2005-55562号公報
Therefore, in order to solve the problem of DC charge application, it is common to use inversion driving in which an AC voltage is applied to a pixel electrode of a liquid crystal display device without applying a DC voltage around a certain reference potential. Has been done.
On the other hand, in order to solve the problem of ions, the charge in the liquid crystal display device due to ions adhering to the alignment film surface is achieved by setting the potential of the pixel electrode or the potential of the counter electrode to the ground level in the standby mode in which no image display is performed There has been proposed a technique for eliminating the bias (see, for example, Patent Document 1).
JP 2005-55562 A

しかし、その提案にかかる技術の場合、電荷が配向膜表面から解離するまで時間がかかるため、画素電極又は対向電極の電位をグランドレベルにしている時間が短いと、液晶セルの表面に付着したイオンを完全に解離することはできない。そのため、交流駆動により、基準電位の対向電極に対して、プラスとマイナスのそれぞれの方向の電圧を画素電極に与えたときに、表示画像にフリッカ現象が生じてしまう。また逆に、画素電極又は対向電極の電位をグランドレベルにしている時間を長くすると、画像表示を直ぐに行えないという問題もある。すなわち、上述した提案に係る技術では、効果的に液晶表示装置内の電荷の偏りを解消することはできないという問題があった。   However, in the technique according to the proposal, since it takes time until the charge is dissociated from the surface of the alignment film, if the time during which the potential of the pixel electrode or the counter electrode is set to the ground level is short, ions attached to the surface of the liquid crystal cell Cannot be completely dissociated. Therefore, a flicker phenomenon occurs in the display image when voltages in positive and negative directions are applied to the pixel electrode with respect to the counter electrode having the reference potential by AC driving. Conversely, if the time during which the potential of the pixel electrode or the counter electrode is set to the ground level is lengthened, there is a problem that image display cannot be performed immediately. That is, the technique according to the above-described proposal has a problem that it is not possible to effectively eliminate the charge bias in the liquid crystal display device.

そこで、本発明は、以上の問題に鑑みてなされたものであり、電気光学装置内における電荷の偏りを効果的に解消することができる電気光学装置を提供することを目的とする。   SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device that can effectively eliminate the charge bias in the electro-optical device.

本発明の電気光学装置は、第1の基板と、第2の基板と、前記第1の基板上に設けられた第1の無機配向膜と、前記第2の基板上に設けられ、前記第1の無機配向膜の膜厚よりも厚い膜厚を有する第2の無機配向膜と、前記第1の無機配向膜と前記第2の無機配向膜の間に挟持された傾斜垂直配向モードの液晶と、前記第1の無機配向膜側を第1の電位に、前記第2の無機配向膜側を前記第1の電位よりも低い第2の電位にするような所定の電圧を、所定のタイミングで印加するための電圧印加手段とを有する。
このような構成によれば、電気光学装置内における電荷の偏りを効果的に解消することができる電気光学装置を提供することができる。
The electro-optical device of the present invention is provided on the first substrate, the second substrate, the first inorganic alignment film provided on the first substrate, the second substrate, and the first substrate. A second inorganic alignment film having a thickness greater than that of the first inorganic alignment film; and a liquid crystal in a tilted vertical alignment mode sandwiched between the first inorganic alignment film and the second inorganic alignment film. And a predetermined voltage such that the first inorganic alignment film side is set to a first potential and the second inorganic alignment film side is set to a second potential lower than the first potential at a predetermined timing. And voltage applying means for applying at the same time.
According to such a configuration, it is possible to provide an electro-optical device that can effectively eliminate the charge bias in the electro-optical device.

また、本発明の電気光学装置において、前記所定の電位は、前記第1の無機配向膜側の第1の電極及び前記第2の無機配向膜側の第2の電極のうち、共通電位側に印加されることが望ましい。
このような構成によれば、簡単な構成で電荷の偏りを効果的に解消することができる電気光学装置を提供することができる。
In the electro-optical device according to the aspect of the invention, the predetermined potential may be on a common potential side of the first electrode on the first inorganic alignment film side and the second electrode on the second inorganic alignment film side. It is desirable to be applied.
According to such a configuration, it is possible to provide an electro-optical device that can effectively eliminate the charge bias with a simple configuration.

また、本発明の電気光学装置において、前記所定の電圧は、前記第1の無機配向膜に付着するプラスイオンと前記第2の無機配向膜に付着するマイナスイオンにより生じる、電位差を相殺する電圧値を有することが望ましい。
このような構成によれば、電気光学装置内における電荷の偏りを完全に解消することができる電気光学装置を提供することができる。
In the electro-optical device according to the aspect of the invention, the predetermined voltage may be a voltage value that cancels a potential difference caused by positive ions attached to the first inorganic alignment film and negative ions attached to the second inorganic alignment film. It is desirable to have
According to such a configuration, it is possible to provide an electro-optical device that can completely eliminate the charge bias in the electro-optical device.

また、本発明の電気光学装置において、前記電圧印加手段は、前記所定の電圧を供給する電圧供給源に切替手段であることが望ましい。
このような構成によれば、液晶装置内に電圧発生回路を設けることなく、外部からの電源を利用することができる。
In the electro-optical device according to the aspect of the invention, it is preferable that the voltage application unit is a switching unit to a voltage supply source that supplies the predetermined voltage.
According to such a configuration, an external power supply can be used without providing a voltage generation circuit in the liquid crystal device.

また、本発明の電気光学装置において、前記所定のタイミングは、前記液晶による画像表示に寄与しない期間内のタイミングであることが望ましい。
このような構成によれば、画像表示に寄与しない期間に電荷の偏りを効果的に解消することができる。
In the electro-optical device according to the aspect of the invention, it is preferable that the predetermined timing is a timing within a period that does not contribute to the image display by the liquid crystal.
According to such a configuration, it is possible to effectively eliminate the charge bias during a period that does not contribute to image display.

また、本発明の電気光学装置において、前記所定のタイミングは、前記寄与しない期間内の前半のタイミングであり、前記電圧印加手段は、前記前半のタイミング後から前記画像表示に寄与する期間前は、前記画像表示のための駆動回路からの電位を、前記第1の無機配向膜側と前記第2の無機配向膜側に印加することが望ましい。
このような構成によれば、前半のタイミングでは前記所定の電圧が印加され、後半のタイミングでは駆動回路からの電位が印加されるようにして電位の変化の緩和時間を設けることにより、電位差の逆転を防止することができる。
In the electro-optical device according to the aspect of the invention, the predetermined timing may be a first half timing within the non-contributing period, and the voltage applying unit may be configured to contribute to the image display after the first half timing. It is desirable to apply a potential from the drive circuit for image display to the first inorganic alignment film side and the second inorganic alignment film side.
According to such a configuration, the predetermined voltage is applied at the first half timing, and the potential from the drive circuit is applied at the second half timing so that the potential change relaxation time is provided, thereby reversing the potential difference. Can be prevented.

本発明の電子機器は、本発明の電気光学装置を搭載した電子機器である。
このような構成によれば、電気光学装置内における電荷の偏りを効果的に解消することができる電気光学装置を有する電子機器を提供することができる。
The electronic apparatus of the present invention is an electronic apparatus equipped with the electro-optical device of the present invention.
According to such a configuration, it is possible to provide an electronic apparatus including the electro-optical device that can effectively eliminate the charge bias in the electro-optical device.

以下、図面を参照して本発明の実施の形態を説明する。
まず図1に基づき、本実施の形態に係わるシステムの構成を説明する。以下の実施の形態は、本発明の電気光学装置を液晶装置に適用したものである。なお、以下の説明に用いた各図においては、各部材を図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせてある。
Embodiments of the present invention will be described below with reference to the drawings.
First, based on FIG. 1, the structure of the system concerning this Embodiment is demonstrated. In the following embodiments, the electro-optical device of the present invention is applied to a liquid crystal device. In each drawing used for the following description, the scale is different for each member in order to make each member a size that can be recognized on the drawing.

本実施の形態の電気光学装置の全体構成について、図1及び図2を参照して説明する。ここで、図1はTFT(Thin Film Transistor;薄膜トランジスタ)アレイ基板を、その上に構成された各構成要素と共に対向基板の側から見た液晶装置の平面図である。図2は、図1のH−H’断面図である。ここでは、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を使用した電気光学装置を例にとる。   The overall configuration of the electro-optical device according to the present embodiment will be described with reference to FIGS. Here, FIG. 1 is a plan view of a liquid crystal device when a TFT (Thin Film Transistor) array substrate is viewed from the side of the counter substrate together with each component configured thereon. 2 is a cross-sectional view taken along the line H-H ′ of FIG. 1. Here, as an example of the electro-optical device, an electro-optical device using a TFT active matrix driving type liquid crystal device with a built-in driving circuit is taken as an example.

図1及び図2において、本実施の形態に係る液晶装置1では、それぞれ略矩形の基板であるTFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10及び対向基板20は、ガラス、石英、樹脂等からなり、透光性を有する。TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材31により接着されており、TFTアレイ基板10と対向基板20との間には、傾斜垂直配向モードの液晶層50が封入されている。シール材31が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜32が、対向基板20側に設けられている。   1 and 2, in the liquid crystal device 1 according to the present embodiment, a TFT array substrate 10 and a counter substrate 20, which are substantially rectangular substrates, are opposed to each other. The TFT array substrate 10 and the counter substrate 20 are made of glass, quartz, resin, or the like and have translucency. The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a sealing material 31 provided in a seal region located around the image display region 10a, and the TFT array substrate 10 and the counter substrate 20 are inclined. A liquid crystal layer 50 in a vertical alignment mode is enclosed. A light-shielding frame light-shielding film 32 that defines the frame area of the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 31 is disposed.

シール材31が配置されたシール領域の外側に位置する領域には、データ線駆動回路41が、TFTアレイ基板10の一辺である外部接続辺10bに沿って設けられている。また、TFTアレイ基板10には、外部接続辺10bに沿って配列された端子である複数の外部回路接続端子42が形成されている。また、走査線駆動回路43は、データ線駆動回路41及び外部回路接続端子42が設けられたTFTアレイ基板10の一辺に隣接する2辺に沿い、かつ額縁遮光膜31に覆われるように設けられている。また、TFTアレイ基板10の残る一辺、すなわちデータ線駆動回路41及び外部回路接続端子42が設けられたTFTアレイ基板10の一辺に対向する辺に沿って設けられ、額縁遮光膜32に覆われるように設けられた複数の配線44によって、二つの走査線駆動回路43は互いに接続されている。   A data line driving circuit 41 is provided along an external connection side 10 b which is one side of the TFT array substrate 10 in a region located outside the seal region where the sealing material 31 is disposed. The TFT array substrate 10 is formed with a plurality of external circuit connection terminals 42 which are terminals arranged along the external connection side 10b. The scanning line driving circuit 43 is provided along two sides adjacent to one side of the TFT array substrate 10 on which the data line driving circuit 41 and the external circuit connection terminal 42 are provided, and is covered with the frame light shielding film 31. ing. In addition, the TFT array substrate 10 is provided along the remaining side of the TFT array substrate 10, that is, the side facing the one side of the TFT array substrate 10 on which the data line driving circuit 41 and the external circuit connection terminal 42 are provided, and is covered with the frame light shielding film 32. The two scanning line driving circuits 43 are connected to each other by a plurality of wirings 44 provided in the.

また、対向基板20の4つのコーナー部には、TFTアレイ基板10との電気的接続を行う上下導通端子として機能する上下導通材45が配置されている。他方、TFTアレイ基板10にはこれらの上下導通材45に対応する領域において上下導通端子が設けられている。上下導通材45と上下導通端子を介して、TFTアレイ基板10と対向基板20との間で電気的な接続が行われる。   In addition, vertical conduction members 45 functioning as vertical conduction terminals for electrical connection with the TFT array substrate 10 are disposed at the four corners of the counter substrate 20. On the other hand, the TFT array substrate 10 is provided with vertical conduction terminals in regions corresponding to the vertical conduction members 45. Electrical connection is made between the TFT array substrate 10 and the counter substrate 20 via the vertical conductive member 45 and the vertical conductive terminal.

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜16が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜22が形成されている。配向膜16、22は、本実施の形態では、それぞれ無機材料からなる無機配向膜である。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、負の誘電率異方性を持つ液晶である。よって、液晶装置1は、傾斜垂直配向モード(VAモード)で駆動される。以下、図1に示すように、TFTアレイ基板10の外部回路接続端子42が形成された表面を含む平面上において、外部接続辺10bと平行な軸をX軸、X軸に直交する軸をY軸と称する。   In FIG. 2, on the TFT array substrate 10, an alignment film 16 is formed on the pixel electrode 9a after the pixel switching TFT, the scanning line, the data line and the like are formed. On the other hand, on the counter substrate 20, in addition to the counter electrode 21, a lattice-shaped or striped light-shielding film 23 and an alignment film 22 are formed in the uppermost layer portion. In the present embodiment, the alignment films 16 and 22 are inorganic alignment films made of an inorganic material. The liquid crystal layer 50 is a liquid crystal made of, for example, a liquid crystal obtained by mixing one kind or several kinds of nematic liquid crystals and having a negative dielectric anisotropy. Therefore, the liquid crystal device 1 is driven in the tilted vertical alignment mode (VA mode). Hereinafter, as shown in FIG. 1, on the plane including the surface on which the external circuit connection terminal 42 of the TFT array substrate 10 is formed, the axis parallel to the external connection side 10b is the X axis, and the axis orthogonal to the X axis is Y. Called the axis.

上述した液晶装置1には、図示しないフレキシブル配線基板(以下、FPC(Flexible Printed Circuit)と称する。)が外部回路接続端子42を介して接続される。外部回路接続端子42を介して供給される画像信号に基づいて、液晶装置1は、画像表示領域10aに画像を表示する。   A flexible wiring board (not shown) (hereinafter referred to as FPC (Flexible Printed Circuit)) is connected to the liquid crystal device 1 described above via an external circuit connection terminal 42. Based on the image signal supplied via the external circuit connection terminal 42, the liquid crystal device 1 displays an image in the image display area 10a.

ここで、図3を用いて、液晶装置1内におけるイオンの発生について説明する。図3は、素子基板であるTFTアレイ基板10上の配向膜16の膜厚が、対向電極21上の配向膜22の膜厚よりも大きい場合において、配向膜間に生じる電位分布を説明するための図である。   Here, generation of ions in the liquid crystal device 1 will be described with reference to FIG. FIG. 3 illustrates the potential distribution generated between the alignment films when the thickness of the alignment film 16 on the TFT array substrate 10 as the element substrate is larger than the thickness of the alignment film 22 on the counter electrode 21. FIG.

図3に示すように、配向膜16は、画素電極9aを介してTFTアレイ基板10上に設けられている。配向膜22は、対向電極21を介して対向基板20上に設けられている。配向膜16は膜厚d1を有し、配向膜22は膜厚d2である。膜厚d1は、膜厚d2よりも厚い。   As shown in FIG. 3, the alignment film 16 is provided on the TFT array substrate 10 via the pixel electrode 9a. The alignment film 22 is provided on the counter substrate 20 via the counter electrode 21. The alignment film 16 has a film thickness d1, and the alignment film 22 has a film thickness d2. The film thickness d1 is thicker than the film thickness d2.

従来は、膜厚d1と膜厚d2は同じであった。しかし、両者の膜厚を同じにすると、配向膜16と22のいずれか一方側の表面上にマイナスのイオンは付着し、他方側の表面上にプラスのイオンが付着する。イオンの付着によって、各配向膜表面上には電気2重層が形成される。そして、プラスとマイナスのイオンが、それぞれ配向膜16と22のいずれ側の表面に付着するかは確定的ではない。すなわち、TFTアレイ基板10上の配向膜16と対向電極21上の配向膜22のいずれに、プラスイオンあるいはマイナスイオンが付着するのか不確定であった。   Conventionally, the film thickness d1 and the film thickness d2 are the same. However, if the film thicknesses of both are the same, negative ions adhere to the surface of one of the alignment films 16 and 22, and positive ions adhere to the surface of the other side. An electric double layer is formed on the surface of each alignment film by the adhesion of ions. Further, it is not definitive whether the positive and negative ions are attached to the surfaces of the alignment films 16 and 22, respectively. That is, it is uncertain whether positive ions or negative ions will adhere to the alignment film 16 on the TFT array substrate 10 or the alignment film 22 on the counter electrode 21.

しかし、本件出願の発明者は、配向膜の材料として無機材料を用い、液晶層50が配向膜面に対して垂直に並べる垂直配向の配向状態をとり、かつ、TFTアレイ基板10上の配向膜16と対向電極21上の配向膜22の膜厚とを異ならせた場合、膜厚の厚い方の配向膜上にマイナスイオンが付着し、膜厚の薄い方の配向膜上にプラスイオンが付着することを発見した。   However, the inventor of the present application uses an inorganic material as the material of the alignment film, takes a vertically aligned alignment state in which the liquid crystal layer 50 is arranged perpendicular to the alignment film surface, and aligns the alignment film on the TFT array substrate 10. 16 and the thickness of the alignment film 22 on the counter electrode 21 are different, negative ions adhere to the thicker alignment film and positive ions adhere to the thinner alignment film. I found it to be.

図3の場合、TFTアレイ基板10上の配向膜16は、対向電極21上の配向膜22の膜厚d2より厚い膜厚d1を有するので、配向膜16の表面上にはマイナスイオンが付着し、配向膜22の表面上にはプラスイオンが付着する。   In the case of FIG. 3, the alignment film 16 on the TFT array substrate 10 has a film thickness d 1 that is thicker than the film thickness d 2 of the alignment film 22 on the counter electrode 21, so that negative ions adhere to the surface of the alignment film 16. Positive ions adhere to the surface of the alignment film 22.

その場合に、対向電極21を基準電位として、画素電極9aに電圧+Vhと−Vhを印加するように反転駆動が行われると、画素電極9aに電圧+Vhが印加されたときは、配向膜16上のマイナスイオンにより電圧+Vhは、電圧+Ve1まで低下する。対向電極21には電圧Vcomhが印加されるが、配向膜22上のプラスイオンにより電圧+Vcomhは、電圧+Vcome1まで上昇する。そして、画素電極9aに電圧−Vhが印加されたときは、配向膜16上のマイナスイオンにより電圧−Vhは、電圧−Veまで低下する。すなわち、反転駆動時、画素電極9aに印加される電圧+Vhと−Vhは、実効電圧としての電圧+Veと電圧−Veとなり、かつ基準電位は、電圧Vcomhから電圧+Vcome1と変更される。なお、この場合の最適基準電位は、電圧+Ve1と電圧−Ve1の中間の電位Vcomec1である。しかし、反転駆動時のプラス電圧とマイナス電圧のそれぞれの基準電位に対する電位差が異なることになるため、表示される画像にフリッカが生じてしまう。   In this case, when the inversion drive is performed so that the counter electrode 21 is set as the reference potential and the voltages + Vh and −Vh are applied to the pixel electrode 9a, the voltage + Vh is applied to the pixel electrode 9a. Due to negative ions, the voltage + Vh decreases to the voltage + Ve1. Although the voltage Vcomh is applied to the counter electrode 21, the voltage + Vcomh rises to the voltage + Vcom1 due to the positive ions on the alignment film 22. When the voltage −Vh is applied to the pixel electrode 9a, the voltage −Vh is lowered to the voltage −Ve due to negative ions on the alignment film 16. That is, at the time of inversion driving, the voltages + Vh and −Vh applied to the pixel electrode 9a become the voltage + Ve and the voltage −Ve as effective voltages, and the reference potential is changed from the voltage Vcomh to the voltage + Vcom1. Note that the optimum reference potential in this case is an intermediate potential Vcomc1 between the voltage + Ve1 and the voltage −Ve1. However, since the potential difference with respect to the reference potential of each of the positive voltage and the negative voltage at the time of inversion driving is different, flicker occurs in the displayed image.

本実施の形態では、上述したように、膜厚の厚い配向膜16上にマイナスイオンが付着することがわかっているので、配向膜16上に付着したマイナスイオンを打ち消し、配向膜22上に付着したプラスイオンを打ち消すように、画素電極9a側がプラスで、対向電極21側がマイナスの所定の電圧Ed1を与える。すなわち、配向膜16側を第1の電位に、配向膜22側を第1の電位より低い第2の電位にするような所定の電圧Ed1が印加される。電圧Ed1を与える所定のタイミングは、画像表示のためのいわゆる帰線期間(具体的には水平帰線期間と垂直帰線期間)、及び液晶装置1が画像表示を行わない時である。これらの期間及び時は、画像表示に寄与しない期間内のタイミングである。ここでは、その画像表示を行わない時とは、液晶装置1のスタンバイ時である。帰線期間及びスタンバイ時は、画像表示に影響しない時である。スタンバイ時は、例えば、画像表示を行わない時であって、液晶装置1が搭載された電子機器が電源オンしてから最初の画像表示がされるまでの期間などである。なお、これらの期間の全てにおいて、電圧Ed1を、画素電極9aと対向電極21間に与えるのではなく、これらの期間のいずれか1つ、あるいは2つの期間に電圧Ed1を画素電極9aと対向電極21間に与えるようにしてもよい。   In the present embodiment, as described above, it is known that negative ions adhere to the thick alignment film 16, so the negative ions attached to the alignment film 16 are canceled and adhered to the alignment film 22. In order to cancel the positive ions, a predetermined voltage Ed1 is applied which is positive on the pixel electrode 9a side and negative on the counter electrode 21 side. That is, a predetermined voltage Ed1 is applied so that the alignment film 16 side is set to the first potential and the alignment film 22 side is set to the second potential lower than the first potential. The predetermined timing for applying the voltage Ed1 is a so-called blanking period for image display (specifically, a horizontal blanking period and a vertical blanking period), and when the liquid crystal device 1 does not display an image. These periods and times are timings within a period that does not contribute to image display. Here, the time when the image is not displayed is when the liquid crystal device 1 is on standby. The blanking period and standby time are times when image display is not affected. The standby time is, for example, a time when image display is not performed, and a period from when the electronic device equipped with the liquid crystal device 1 is turned on until the first image display is performed. Note that in all of these periods, the voltage Ed1 is not applied between the pixel electrode 9a and the counter electrode 21, but the voltage Ed1 is applied to the pixel electrode 9a and the counter electrode in one or two of these periods. You may make it give between 21.

また、ここでは、画像表示を行わない時の例としてスタンバイ時を挙げているが、画像表示を行わない時は、液晶装置1の画像表示領域10aに画像を表示しない他の時、すなわち液晶装置1の通常の画像表示動作が行われていない時であればよい。   Here, the standby time is given as an example when the image display is not performed. However, when the image display is not performed, the image display area 10a of the liquid crystal device 1 is not displayed any other time, that is, the liquid crystal device. It is sufficient that the normal image display operation 1 is not performed.

電圧Ed1の値は、各配向膜の膜厚に応じて、例えば、実験的に求めた電圧値である。すなわち、電圧Ed1は、各配向膜の膜厚に応じて、それぞれの配向膜上に付着するマイナスイオンとプラスイオンのそれぞれの電位を相殺するような電圧である。各イオンにより生じた電位の偏りは、電圧Ed1によって相殺され、基準電位Vcomhに対して電圧+Vhと−Vhの間で交流駆動される。   The value of the voltage Ed1 is, for example, a voltage value obtained experimentally according to the film thickness of each alignment film. That is, the voltage Ed1 is a voltage that cancels out the potentials of the negative ions and the positive ions adhering to the respective alignment films in accordance with the film thickness of each alignment film. The potential deviation caused by each ion is canceled by the voltage Ed1 and is AC driven between the voltages + Vh and -Vh with respect to the reference potential Vcomh.

次に、配向膜16と配向膜22のそれぞれの膜厚の関係が逆の場合、すなわち、素子基板であるTFTアレイ基板10上の配向膜16の膜厚が、対向電極21上の配向膜22の膜厚よりも薄い場合において、配向膜間に生じる電位分布を説明する。   Next, when the film thickness relationship between the alignment film 16 and the alignment film 22 is reversed, that is, the film thickness of the alignment film 16 on the TFT array substrate 10 which is an element substrate is the alignment film 22 on the counter electrode 21. The potential distribution generated between the alignment films when the film thickness is smaller than the film thickness will be described.

図4に示すように、配向膜16は膜厚d3を有し、配向膜22は膜厚d4である。膜厚d3は膜厚d4よりも薄いので、配向膜16の表面上にはプラスイオンが付着し、配向膜22の表面上にはマイナスイオンが付着する。   As shown in FIG. 4, the alignment film 16 has a film thickness d3, and the alignment film 22 has a film thickness d4. Since the film thickness d3 is thinner than the film thickness d4, positive ions adhere to the surface of the alignment film 16, and negative ions adhere to the surface of the alignment film 22.

その場合に、対向電極21を基準電位として、画素電極9aに電圧+Vhと−Vhを印加するように反転駆動が行われると、画素電極9aに電圧+Vhが印加されたときは、配向膜16上のプラスイオンにより電圧+Vhは、電圧+Ve2まで上昇する。対向電極21には電圧Vcomhが印加されるが、配向膜22上のマイナスイオンにより電圧+Vcomhは、電圧+Vcome2まで低下する。そして、画素電極9aに電圧−Vhが印加されたときは、配向膜16上のプラスイオンにより電圧−Vhは、電圧−Ve2まで上昇する。すなわち、反転駆動時、画素電極9aに印加される電圧+Vhと−Vhは、実効電圧としての電圧+Ve2と電圧−Ve2となり、かつ基準電位は、電圧Vcomhから電圧+Vcome2と変更される。なお、この場合の最適基準電位は、電圧+Ve2と電圧−Ve2の中間の電位Vcomec2である。しかし、反転駆動時のその結果、プラス電圧とマイナス電圧のそれぞれの基準電位に対する電位差が異なることになるため、表示される画像にフリッカが生じてしまう。   In this case, when the inversion drive is performed so that the counter electrode 21 is set as the reference potential and the voltages + Vh and −Vh are applied to the pixel electrode 9a, the voltage + Vh is applied to the pixel electrode 9a. Due to the positive ions, the voltage + Vh rises to the voltage + Ve2. The voltage Vcomh is applied to the counter electrode 21, but the voltage + Vcomh is lowered to the voltage + Vcom2 due to negative ions on the alignment film 22. When the voltage −Vh is applied to the pixel electrode 9a, the voltage −Vh rises to the voltage −Ve2 due to the positive ions on the alignment film 16. That is, during the inversion drive, the voltages + Vh and −Vh applied to the pixel electrode 9a become the voltage + Ve2 and the voltage −Ve2 as effective voltages, and the reference potential is changed from the voltage Vcomh to the voltage + Vcom2. Note that the optimum reference potential in this case is an intermediate potential Vcomc2 between the voltage + Ve2 and the voltage −Ve2. However, as a result of the inversion driving, the potential difference with respect to each reference potential of the plus voltage and the minus voltage is different, so that flicker occurs in the displayed image.

従って、図4の場合は、上述したように、膜厚の薄い配向膜16上にプラスイオンが付着することがわかっているので、配向膜16上に付着したプラスイオンを打ち消し、配向膜22上に付着したマイナスイオンを打ち消すように、画素電極9a側がマイナスで、対向電極21側がプラスの所定の電圧Ed2を与える。電圧Ed2を与える所定のタイミングは、図3の場合と同様に、画像表示のためのいわゆる帰線期間及び液晶装置1のスタンバイ時である。なお、ここでも、これらの期間の全てにおいて、電圧Ed2を、画素電極9aと対向電極21間に与えるのではなく、これらの期間のいずれか1つ、あるいは2つの期間に電圧Ed2を画素電極9aと対向電極21間に与えるようにしてもよい。   Therefore, in the case of FIG. 4, as described above, it is known that positive ions adhere to the thin alignment film 16, so that the positive ions attached on the alignment film 16 are canceled and the alignment film 22 is exposed. A predetermined voltage Ed2 is applied to the pixel electrode 9a side that is negative and the counter electrode 21 side is positive so that negative ions adhering to the negative electrode are canceled. The predetermined timing for applying the voltage Ed2 is the so-called blanking period for image display and the standby time of the liquid crystal device 1, as in the case of FIG. Here again, in all of these periods, the voltage Ed2 is not applied between the pixel electrode 9a and the counter electrode 21, but the voltage Ed2 is applied to the pixel electrode 9a in one or two of these periods. And between the counter electrodes 21.

電圧Ed2の値も、各配向膜の膜厚に応じて、例えば、実験的に求めた電圧値である。すなわち、電圧Ed2は、各配向膜の膜厚に応じて、それぞれの配向膜上に付着するプラスイオンとマイナスイオンのそれぞれの電位を相殺するような電圧である。従って、例えば、帰線期間等の所定のタイミングで、各イオンにより生じた電位の偏りは、電圧Ed2によって相殺され、基準電位Vcomhに対して電圧+Vhと−Vhの間で交流駆動される。   The value of the voltage Ed2 is also a voltage value obtained experimentally, for example, according to the film thickness of each alignment film. That is, the voltage Ed2 is a voltage that cancels out the respective potentials of the positive ions and the negative ions attached to the respective alignment films according to the film thickness of each alignment film. Therefore, for example, the potential deviation caused by each ion at a predetermined timing such as a blanking period is canceled by the voltage Ed2, and is AC driven between the voltages + Vh and -Vh with respect to the reference potential Vcomh.

なお、電圧Ed1、Ed2は、それぞれ、各配向膜の膜厚に応じて、実験的に求めた電圧値と同一であれば、上述した電位の偏りを完全に解消できるが、その実験的に求めた電圧値に略一致するような電圧値でも、視覚的にフリッカが認識できなければよい。   If the voltages Ed1 and Ed2 are the same as the experimentally obtained voltage values according to the thickness of each alignment film, respectively, the above-described potential bias can be completely eliminated. Even if the voltage value substantially matches the measured voltage value, the flicker should not be visually recognized.

次に、上述した所定の電圧Ed1あるいはEd2を、画素電極9a及び対向電極21に供給するための回路について説明する。
図5は、本発明の実施の形態に係る液晶装置1の回路構成を示す概略構成図である。図5において、ガラス基板であるTFTアレイ基板10上には、画素12が行列状に2次元配置されてなる画素アレイ部13が形成されている。画素12の各々は、画素トランジスタであるTFT101と、このTFT101のドレイン電極に画素電極が接続された液晶セル102と、TFT101のドレイン電極に一方の電極が接続された保持容量103とを有する構成となっている。ここで、液晶セル102は、画素電極9aとこれに対向して形成される対向電極21との間で発生する液晶容量を意味する。
Next, a circuit for supplying the predetermined voltage Ed1 or Ed2 to the pixel electrode 9a and the counter electrode 21 will be described.
FIG. 5 is a schematic configuration diagram showing a circuit configuration of the liquid crystal device 1 according to the embodiment of the present invention. In FIG. 5, on a TFT array substrate 10 which is a glass substrate, a pixel array unit 13 in which pixels 12 are two-dimensionally arranged in a matrix is formed. Each of the pixels 12 includes a TFT 101 which is a pixel transistor, a liquid crystal cell 102 having a pixel electrode connected to the drain electrode of the TFT 101, and a storage capacitor 103 having one electrode connected to the drain electrode of the TFT 101. It has become. Here, the liquid crystal cell 102 means a liquid crystal capacitance generated between the pixel electrode 9a and the counter electrode 21 formed facing the pixel electrode 9a.

この画素構造において、TFT101はゲート電極がゲート線(走査線)14に接続され、ソース電極がデータ線15に接続されている。各液晶セル102の対向電極は、VCOM線16Aに対して各画素共通に接続されている。そして、各液晶セル102の対向電極には、VCOM線16Aを介してコモン電圧Vcomh(Vcomh電位)が各画素共通に与えられる。保持容量103は他方の電極(対向電極側の端子)が容量線17に対して各画素共通に接続されている。   In this pixel structure, the TFT 101 has a gate electrode connected to a gate line (scanning line) 14 and a source electrode connected to a data line 15. The counter electrode of each liquid crystal cell 102 is connected in common to each pixel with respect to the VCOM line 16A. A common voltage Vcomh (Vcomh potential) is applied to the common electrode of each liquid crystal cell 102 via the VCOM line 16A. In the storage capacitor 103, the other electrode (terminal on the counter electrode side) is connected to the capacitor line 17 in common for each pixel.

ここで、1H(Hは水平期間)反転駆動または1F(Fはフィールド期間)反転駆動を行う場合は、各画素に書き込まれる表示信号は、Vcomh電位を基準として極性反転を行うことになる。   Here, in the case of performing 1H (H is a horizontal period) inversion driving or 1F (F is a field period) inversion driving, the display signal written to each pixel is inverted in polarity with respect to the Vcomh potential.

上述したように、画素アレイ部13と同じガラス基板11上には、例えば、画素アレイ部13の左右に走査線駆動回路43が、画素アレイ部13の一端にデータ線駆動回路41がそれぞれ搭載されている。2つの走査線駆動回路43は各々、シフトレジスタにより構成される。これら走査線駆動回路43において、シフトレジスタは、タイミングジェネレータ(図示せず)から供給される垂直スタートパルスに応答してシフト動作を開始し、同じくタイミングジェネレータから供給される垂直クロックパルスに同期して1垂直期間に順次転送していく走査パルスを生成する。   As described above, on the same glass substrate 11 as the pixel array unit 13, for example, the scanning line driving circuit 43 is mounted on the left and right of the pixel array unit 13, and the data line driving circuit 41 is mounted on one end of the pixel array unit 13. ing. Each of the two scanning line driving circuits 43 includes a shift register. In these scanning line drive circuits 43, the shift register starts a shift operation in response to a vertical start pulse supplied from a timing generator (not shown), and is also synchronized with a vertical clock pulse supplied from the timing generator. Scan pulses that are sequentially transferred in one vertical period are generated.

走査線駆動回路43で生成される走査パルスは、それぞれバッファ46を通して画素アレイ部13の左右両側からゲート線14に順次与えられる。   Scan pulses generated by the scan line driving circuit 43 are sequentially supplied to the gate lines 14 from the left and right sides of the pixel array unit 13 through the buffers 46, respectively.

複数のデータ線15は、スイッチSW1を介して所定の電位Edを発生する電源回路47に接続されている。スイッチSW1は、各信号線15に対応した複数のスイッチSを含む。すなわち、スイッチSW1が各データ線15を、所定の電圧Edを供給する電圧供給源に接続するように切り替えることによって、データ線15に所定の電位Edが印加される。   The plurality of data lines 15 are connected to a power supply circuit 47 that generates a predetermined potential Ed via a switch SW1. The switch SW1 includes a plurality of switches S corresponding to the signal lines 15. That is, the switch SW1 switches each data line 15 to connect to a voltage supply source that supplies a predetermined voltage Ed, whereby a predetermined potential Ed is applied to the data line 15.

また、VCOM線16Aは、一端は対向電極21に接続され、他端は、スイッチSW2を介して、基準電位Vcomh又は所定の電位Edに接続される。すなわち、スイッチSW2がVCOM線16Aを所定の電圧Edを供給する電圧供給源に切り替えることによって、対向電極21に基準電位Vcomh又は所定の電位Edが与えられる。所定の電位Edは、上述した例であれば、電位Ed1又はEd2である。スイッチSW1では、各信号線15の端部にはスイッチSW1が設けられており、スイッチSW1は、通常時はオフ状態であり、上述した所定のタイミングTでオンとなるように構成されている。よって、スイッチSW1、SW2が、所定の電圧Edを、所定のタイミングで印加するための電圧印加手段を構成する。   The VCOM line 16A has one end connected to the counter electrode 21 and the other end connected to the reference potential Vcomh or a predetermined potential Ed via the switch SW2. That is, the switch SW2 switches the VCOM line 16A to a voltage supply source that supplies a predetermined voltage Ed, so that the reference potential Vcomh or the predetermined potential Ed is applied to the counter electrode 21. In the example described above, the predetermined potential Ed is the potential Ed1 or Ed2. In the switch SW1, a switch SW1 is provided at the end of each signal line 15. The switch SW1 is normally in an off state and is turned on at the predetermined timing T described above. Therefore, the switches SW1 and SW2 constitute voltage application means for applying the predetermined voltage Ed at a predetermined timing.

より具体的には、帰線期間及びスタンバイモード時(あるいは垂直、水平の帰線期間及びスタンバイモード時の少なくとも1つの時)に、スイッチSW1、SW2が、各データ線15に所定の電圧Edを供給するように電圧供給源側に切り替わる。さらに、その時に、各データ線15に供給された所定の電圧Edを各画素電極9aに印加するために、全走査線14nに走査パルス信号が同時に供給される。   More specifically, in the blanking period and the standby mode (or at least one of the vertical and horizontal blanking periods and the standby mode), the switches SW1 and SW2 apply a predetermined voltage Ed to each data line 15. Switch to the voltage supply source side to supply. Further, at that time, in order to apply a predetermined voltage Ed supplied to each data line 15 to each pixel electrode 9a, a scanning pulse signal is simultaneously supplied to all the scanning lines 14n.

図3のように、TFTアレイ基板10の画素電極9a上の配向膜16の膜厚が対向基板20の対向電極22上の配向膜22よりも厚い場合、各データ線15には、所定の電圧Edのプラスの電位が、そして、VCOM線16Aには、所定の電圧Edのマイナスの電位が与えられるように、所定の電圧Edの印加が行われる。   As shown in FIG. 3, when the alignment film 16 on the pixel electrode 9a of the TFT array substrate 10 is thicker than the alignment film 22 on the counter electrode 22 of the counter substrate 20, each data line 15 has a predetermined voltage. A predetermined voltage Ed is applied so that a positive potential of Ed and a negative potential of the predetermined voltage Ed are applied to the VCOM line 16A.

逆に、図4のように、TFTアレイ基板10の画素電極9a上の配向膜16の膜厚が対向基板20の対向電極22上の配向膜22よりも薄い場合、各データ線15には、所定の電圧Edのマイナスの電位が、そして、VCOM線16Aには、所定の電圧Edのプラスの電位が与えられるように、所定の電圧Edの印加が行われる。   Conversely, as shown in FIG. 4, when the film thickness of the alignment film 16 on the pixel electrode 9a of the TFT array substrate 10 is thinner than the alignment film 22 on the counter electrode 22 of the counter substrate 20, each data line 15 has The predetermined voltage Ed is applied so that a negative potential of the predetermined voltage Ed is applied and a positive potential of the predetermined voltage Ed is applied to the VCOM line 16A.

なお、画像表示時は、データ線駆動回路41は、走査線駆動回路43による垂直走査により、画素アレイ部13の各画素12が行(ライン)単位で順に選択されると、この選択された1ライン分の画素12に対して、各データ線15を介して1ライン分の映像信号を書き込む。このライン単位の映像信号の書き込み動作が繰り返して実行されることにより、1画面分の画表示が行われる。   At the time of image display, the data line driving circuit 41 selects the selected 1 when each pixel 12 of the pixel array unit 13 is sequentially selected in units of rows (lines) by vertical scanning by the scanning line driving circuit 43. A video signal for one line is written to each line of pixels 12 via each data line 15. By repeating this video signal writing operation in units of lines, an image for one screen is displayed.

従って、スイッチSW1とSW2は、それぞれ帰線期間及びスタンバイモード時に、データ線15とVCOM線16Aに所定の電位Edを印加するように制御される。帰線期間及びスタンバイモード時のタイミング信号は、それぞれ図示しないタイミングジェネレータにより生成される。画像表示時、スイッチSW1とSW2にタイミング信号が入力されず、データ線15はデータ線駆動回路41にのみ接続され、VCOM線16Aは、基準電位Vcomhに接続される。   Therefore, the switches SW1 and SW2 are controlled so as to apply a predetermined potential Ed to the data line 15 and the VCOM line 16A, respectively, during the blanking period and the standby mode. Timing signals in the blanking period and the standby mode are generated by timing generators (not shown). At the time of image display, no timing signal is input to the switches SW1 and SW2, the data line 15 is connected only to the data line driving circuit 41, and the VCOM line 16A is connected to the reference potential Vcomh.

なお、上述した電圧供給源は、液晶装置1に内蔵された電圧発生回路でもよいし、あるいは外部の電圧源でもよい。外部の電圧源の場合は、所定の電圧Edが、外部回路接続端子42を介して、それぞれが切替手段である各スイッチSW1,SW2の一端に供給される。外部の電圧源を利用できるのであれば、TFTアレイ基板10上に電圧発生回路を設けなくてもよいというメリットがある。   The voltage supply source described above may be a voltage generation circuit built in the liquid crystal device 1 or an external voltage source. In the case of an external voltage source, a predetermined voltage Ed is supplied to one end of each of the switches SW1 and SW2 which are switching means via the external circuit connection terminal 42. If an external voltage source can be used, there is a merit that it is not necessary to provide a voltage generation circuit on the TFT array substrate 10.

また、所定の電位Edになる所定のタイミングを、画像表示に寄与しない期間内の前半のタイミングとするようにしてもよい。スイッチSW1、SW2が制御されて、前半のタイミングでは所定の電位Edを両配向膜に対して印加され、寄与しない期間内の後半のタイミングでは、駆動回路からの電位、例えば通常の電位を両配向膜に対して印加する。   Further, the predetermined timing at which the predetermined potential Ed is reached may be the first half of the period that does not contribute to image display. The switches SW1 and SW2 are controlled so that a predetermined potential Ed is applied to the two alignment films at the first half timing, and the potential from the drive circuit, for example, a normal potential is applied to the two orientations at the second half timing within the non-contributing period. Apply to membrane.

このような構成にすることによって、画像表示に寄与しない期間内に電荷の偏りを効果的に解消できることに加えて、電位の変化の緩和時間を設けて電位差の逆転を防止することができる。   With such a configuration, in addition to being able to effectively eliminate the charge bias within a period that does not contribute to image display, it is possible to prevent the potential difference from being reversed by providing a potential change relaxation time.

以上のように、画像表示を行っていないときに、配向膜16と22に所定の電位を印加するようにしたので、厚い配向膜の方に付着したマイナスイオンと薄い配向膜の方に付着したプラスイオンによる電位の偏りを、解消することができる。   As described above, when the image is not displayed, a predetermined potential is applied to the alignment films 16 and 22, so that the negative ions attached to the thick alignment film and the thin alignment film are attached. Potential bias due to positive ions can be eliminated.

なお、以上の実施の形態では、TFTアレイ基板10の配向膜16と対向基板20の配向膜22の両方に同時に所定の電圧を印加しているが、対向基板20の配向膜22にのみ、グランドに対して所定の電位Eddを印加するようにしてもよい。すなわち、所定の電位は、共通電位側の対向電極21にのみ印加される。画素電極9aには、通常はある電位となっているため、その電位とグランドに対して、厚い配向膜の方に付着したマイナスイオンと薄い配向膜の方に付着したプラスイオンによる電位の偏りを解消するような電位Eddを印加することによっても、簡単な構成で、同様の効果を生じさせることができる。   In the above embodiment, a predetermined voltage is simultaneously applied to both the alignment film 16 of the TFT array substrate 10 and the alignment film 22 of the counter substrate 20, but only the alignment film 22 of the counter substrate 20 is grounded. Alternatively, a predetermined potential Ed may be applied. That is, the predetermined potential is applied only to the counter electrode 21 on the common potential side. Since the pixel electrode 9a is usually at a certain potential, the potential deviation due to the negative ions attached to the thick alignment film and the positive ions attached to the thin alignment film with respect to the potential and the ground. The same effect can be produced with a simple configuration by applying the potential Edd to be eliminated.

次に、以上詳細に説明した液晶装置1をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の例について、その全体構成、特に光学的な構成について説明する。ここに、図6は、投射型カラー表示装置の説明図である。   Next, an overall configuration, particularly an optical configuration, of an example of a projection color display device as an example of an electronic apparatus using the liquid crystal device 1 described in detail above as a light valve will be described. FIG. 6 is an explanatory diagram of the projection type color display device.

図6において、本実施の形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板10上に搭載された液晶装置1を含む液晶モジュールを3個用意し、それぞれRGB用のライトパルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際、特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。そして、投射されたカラー画像は、配向不良の少ない液晶装置によって形成されるので、画質のよいカラー画像となる。   In FIG. 6, a liquid crystal projector 1100 as an example of a projection type color display device according to the present embodiment prepares three liquid crystal modules including a liquid crystal device 1 having a drive circuit mounted on a TFT array substrate 10, each for RGB. The light bulbs 100R, 100G, and 100B are used as projectors. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. The light is divided into B and led to the light valves 100R, 100G and 100B corresponding to the respective colors. At this time, in particular, the B light is guided through a relay lens system 1121 including an entrance lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114. Since the projected color image is formed by a liquid crystal device with few alignment defects, the color image has a good image quality.

なお、本実施の形態に係る電気光学装置が適用できる電子機器としては、投射型カラー表示装置(プロジェクタ)の他に、携帯電話、PDA(Personal Digital Assistants(携帯情報端末)、携帯型パーソナルコンピュータ、デジタルカメラ、車載用モニタ、デジタルビデオカメラ、液晶テレビ、ビューファインダ型もしくは直視型ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話機、POS端末機等がある。   Electronic devices to which the electro-optical device according to this embodiment can be applied include, in addition to a projection color display device (projector), a mobile phone, a PDA (Personal Digital Assistants (portable information terminal), a portable personal computer, There are digital cameras, in-vehicle monitors, digital video cameras, liquid crystal televisions, viewfinder type or direct view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, video phones, POS terminals, and the like.

また、本発明の電気光学装置は、TFTを利用したアクティブマトリクス型の液晶表示装置だけでなく、TFD(薄膜ダイオード)をスイッチング素子として備えた液晶表示パネル、さらに、パッシブマトリクス型の液晶表示装置等の各種の電気光学装置においても本発明を同様に適用することが可能である。   The electro-optical device of the present invention is not limited to an active matrix type liquid crystal display device using TFTs, but also a liquid crystal display panel including a TFD (thin film diode) as a switching element, a passive matrix type liquid crystal display device, and the like. The present invention can be similarly applied to various electro-optical devices.

以上のように、本発明の実施の形態によれば、2つの配向膜の膜厚を互いに異ならせることによって、それぞれの配向膜表面に付着するイオンの極性を決定し、一定時間ごとに、その付着したイオンに応じた極性の所定の直流電圧を印加するという簡単な構成で、付着したイオンによって生じた電位の偏りを解消することができる。   As described above, according to the embodiment of the present invention, the thicknesses of the two alignment films are made different from each other, thereby determining the polarity of the ions attached to the respective alignment film surfaces. With a simple configuration in which a predetermined DC voltage having a polarity corresponding to the attached ions is applied, it is possible to eliminate the potential bias caused by the attached ions.

本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。   The present invention is not limited to the above-described embodiments, and various changes and modifications can be made without departing from the scope of the present invention.

本発明の実施の形態に係わる液晶装置の平面図。1 is a plan view of a liquid crystal device according to an embodiment of the present invention. 図1のH−H’断面図。H-H 'sectional drawing of FIG. 配向膜間に生じる電位分布を説明するための図。The figure for demonstrating the electric potential distribution which arises between alignment films. 配向膜間に生じる電位分布を説明するための図。The figure for demonstrating the electric potential distribution which arises between alignment films. 本発明の実施の形態に係る液晶装置の回路構成を示す概略構成図。1 is a schematic configuration diagram illustrating a circuit configuration of a liquid crystal device according to an embodiment of the present invention. 投射型カラー表示装置の説明図。Explanatory drawing of a projection type color display apparatus.

符号の説明Explanation of symbols

1 液晶装置、9a 画素電極、10 TFTアレイ基板、10a 画像表示領域、16、22 配向膜、21 対向電極、23 遮光膜、31 シール材、41 データ線駆動回路、42 外部回路接続端子、43 走査線駆動回路 DESCRIPTION OF SYMBOLS 1 Liquid crystal device, 9a Pixel electrode, 10 TFT array substrate, 10a Image display area, 16, 22 Orientation film, 21 Counter electrode, 23 Light shielding film, 31 Seal material, 41 Data line drive circuit, 42 External circuit connection terminal, 43 Scan Line drive circuit

Claims (7)

第1の基板と、
第2の基板と、
前記第1の基板上に設けられた第1の無機配向膜と、
前記第2の基板上に設けられ、前記第1の無機配向膜の膜厚よりも厚い膜厚を有する第2の無機配向膜と、
前記第1の無機配向膜と前記第2の無機配向膜の間に挟持された傾斜垂直配向モードの液晶と、
前記第1の無機配向膜側を第1の電位に、前記第2の無機配向膜側を前記第1の電位より低い第2の電位にするような所定の電圧を、所定のタイミングで印加するための電圧印加手段とを有することを特徴とする電気光学装置。
A first substrate;
A second substrate;
A first inorganic alignment film provided on the first substrate;
A second inorganic alignment film provided on the second substrate and having a thickness greater than the thickness of the first inorganic alignment film;
An inclined vertical alignment mode liquid crystal sandwiched between the first inorganic alignment film and the second inorganic alignment film;
A predetermined voltage is applied at a predetermined timing such that the first inorganic alignment film side is set to a first potential and the second inorganic alignment film side is set to a second potential lower than the first potential. An electro-optical device comprising: a voltage applying unit for detecting the voltage.
前記所定の電位は、前記第1の無機配向膜側の第1の電極及び前記第2の無機配向膜側の第2の電極のうち、共通電位側に印加されることを特徴とする電気光学装置。   The predetermined electric potential is applied to a common potential side among the first electrode on the first inorganic alignment film side and the second electrode on the second inorganic alignment film side. apparatus. 前記所定の電圧は、前記第1の無機配向膜に付着するプラスイオンと前記第2の無機配向膜に付着するマイナスイオンにより生じる、電位差を相殺する電圧値を有することを特徴とする請求項1又は2記載の電気光学装置。   2. The predetermined voltage has a voltage value that cancels a potential difference caused by positive ions attached to the first inorganic alignment film and negative ions attached to the second inorganic alignment film. Or the electro-optical device according to 2; 前記電圧印加手段は、前記所定の電圧を供給する電圧供給源に切替手段であることを特徴とする請求項1、2又は3に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the voltage applying unit is a switching unit to a voltage supply source that supplies the predetermined voltage. 前記所定のタイミングは、前記液晶による画像表示に寄与しない期間内のタイミングであることを特徴とする請求項1から4のいずれか1つに記載の電気光学装置。   5. The electro-optical device according to claim 1, wherein the predetermined timing is a timing within a period that does not contribute to image display by the liquid crystal. 前記所定のタイミングは、前記寄与しない期間内の前半のタイミングであり、
前記電圧印加手段は、前記前半のタイミング後から前記画像表示に寄与する期間前は、前記画像表示のための駆動回路からの電位を、前記第1の無機配向膜側と前記第2の無機配向膜側に印加することを特徴とする請求項5に記載の電気光学装置。
The predetermined timing is a first half timing within the non-contributing period,
The voltage application means applies the potential from the drive circuit for the image display to the first inorganic alignment film side and the second inorganic alignment after the first half timing and before the period contributing to the image display. 6. The electro-optical device according to claim 5, wherein the electro-optical device is applied to the film side.
請求項1から7のいずれか1項記載の電気光学装置を搭載した電子機器。

An electronic apparatus equipped with the electro-optical device according to claim 1.

JP2006042020A 2006-02-20 2006-02-20 Electro-optical device and electronic apparatus Withdrawn JP2007219356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006042020A JP2007219356A (en) 2006-02-20 2006-02-20 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006042020A JP2007219356A (en) 2006-02-20 2006-02-20 Electro-optical device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2007219356A true JP2007219356A (en) 2007-08-30

Family

ID=38496708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006042020A Withdrawn JP2007219356A (en) 2006-02-20 2006-02-20 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2007219356A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011209387A (en) * 2010-03-29 2011-10-20 Seiko Epson Corp Liquid crystal device, liquid crystal device driving method, and electronic apparatus
US9329443B2 (en) 2010-03-29 2016-05-03 Seiko Epson Corporation Liquid crystal display device having first and second dielectric films with different thicknesses
US9632338B2 (en) 2010-03-29 2017-04-25 Seiko Epson Corporation Liquid crystal device, liquid crystal device driving method, and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011209387A (en) * 2010-03-29 2011-10-20 Seiko Epson Corp Liquid crystal device, liquid crystal device driving method, and electronic apparatus
US9329443B2 (en) 2010-03-29 2016-05-03 Seiko Epson Corporation Liquid crystal display device having first and second dielectric films with different thicknesses
US9372373B2 (en) 2010-03-29 2016-06-21 Seiko Epson Corporation Liquid crystal device, driving method thereof, and electronic apparatus capable of improving display quality by suppressing occurrence of display defect
US9632338B2 (en) 2010-03-29 2017-04-25 Seiko Epson Corporation Liquid crystal device, liquid crystal device driving method, and electronic apparatus

Similar Documents

Publication Publication Date Title
US7710139B2 (en) Electro-optical device and electronic apparatus
US7532295B2 (en) Electro-optical device and electronic apparatus including the same
US8717275B2 (en) Electro-optical device driver circuit, electro-optical device, and electronic apparatus with a shortened off sequence
US8237905B2 (en) Electro-optical device and electronic apparatus
US7427739B2 (en) Electro-optical device and electronic apparatus
US20070285383A1 (en) Electro-optical device, method for driving electro-optical device, and electronic apparatus
US20100201679A1 (en) Driving circuit, driving method, electro-optical apparatus and electronic apparatus
JP2007219356A (en) Electro-optical device and electronic apparatus
JP2010224219A (en) Driving circuit and driving method, and electro-optical device and electronic apparatus
JP2009157306A (en) Electro-optical device and electronic apparatus
JP2008076804A (en) Electro-optical device and electronic apparatus with same
JP2008064919A (en) Electrooptical device and electronic apparatus provided with the same
JP4466185B2 (en) Electro-optical device and electronic apparatus
JP2012168228A (en) Electro-optical device and electronic device
JP4501376B2 (en) Electro-optical panel, electro-optical device and electronic apparatus
JP6255973B2 (en) Electro-optical device and electronic apparatus
JP5434090B2 (en) Electro-optical device driving apparatus and method, and electro-optical device and electronic apparatus
JP2009122306A (en) Driving device and method, electrooptical device and electronic equipment
JP2010060901A (en) Electro-optical device and electronic apparatus
JP5589256B2 (en) Drive circuit, drive method, electro-optical device, and electronic apparatus
JP2005309066A (en) Device and method for evaluation correction of electrooptical panel, electrooptical device, and electronic equipment
JP5050891B2 (en) Electro-optical device and electronic apparatus
JP2005326750A (en) Drive circuit and method for electrooptical panel, electro-optical apparatus and electronic equipment
JP2009042437A (en) Electro-optical device, driving method therefor, and electronic equipment
JP2015219474A (en) Electro-optical device, driving method of the same and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090512