JP2011209387A - Liquid crystal device, liquid crystal device driving method, and electronic apparatus - Google Patents
Liquid crystal device, liquid crystal device driving method, and electronic apparatus Download PDFInfo
- Publication number
- JP2011209387A JP2011209387A JP2010074993A JP2010074993A JP2011209387A JP 2011209387 A JP2011209387 A JP 2011209387A JP 2010074993 A JP2010074993 A JP 2010074993A JP 2010074993 A JP2010074993 A JP 2010074993A JP 2011209387 A JP2011209387 A JP 2011209387A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- liquid crystal
- pixel electrode
- counter electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、液晶装置、液晶装置の駆動方法及び電子機器に関する。 The present invention relates to a liquid crystal device, a driving method of the liquid crystal device, and an electronic apparatus.
従来から、画素電極と対向電極との間に液晶層が配置された液晶装置が知られている。画素電極は、薄膜トランジスター(以下、TFTという)等のスイッチング素子と電気的に接続されている。スイッチング素子は、走査線からの走査信号の入力によりオンオフが制御される。スイッチング素子は、オン状態のときにデータ線からの電圧を画素電極に印加する。この電圧により画素電極と対向電極との間に電界が印加され、この電界により液晶層が駆動される。 Conventionally, a liquid crystal device in which a liquid crystal layer is disposed between a pixel electrode and a counter electrode is known. The pixel electrode is electrically connected to a switching element such as a thin film transistor (hereinafter referred to as TFT). The switching element is controlled to be turned on / off by the input of the scanning signal from the scanning line. The switching element applies a voltage from the data line to the pixel electrode when the switching element is on. An electric field is applied between the pixel electrode and the counter electrode by this voltage, and the liquid crystal layer is driven by this electric field.
通常の液晶装置では、液晶層が交流駆動されている。液晶層を交流駆動するには、例えば、対向電極を所定の対向電極電位に保持しておき、連続する2フレームの期間で画素電極の電位を対向電極電位に対する高電位(正極性)と低電位(負極性)とに切替える。このようにすれば、液晶層に対する印加電界の向きが反転するので、液晶層の電荷の偏りを減らすことができる。 In a normal liquid crystal device, the liquid crystal layer is AC driven. In order to AC drive the liquid crystal layer, for example, the counter electrode is held at a predetermined counter electrode potential, and the potential of the pixel electrode is set to a high potential (positive polarity) and a low potential with respect to the counter electrode potential in a period of two consecutive frames. Switch to (negative polarity). In this way, the direction of the applied electric field with respect to the liquid crystal layer is reversed, so that the charge bias of the liquid crystal layer can be reduced.
電荷の偏りを減らすと、電荷の偏りにより液晶層に印加される直流電圧成分を減らすことができ、表示不具合の発生を抑制することができる。すなわち、正負極性の電気量のバランスが直流電圧成分により崩れることが抑制され、正負極性の期間で液晶装置の透過率が変化することに起因する表示画像のちらつき(フリッカー)を生じにくくなる。また、直流電圧成分により液晶層に定常的に電界が印加されることに起因する定常的なパターンの表示(焼付き)を生じにくくなる。 When the charge bias is reduced, the DC voltage component applied to the liquid crystal layer due to the charge bias can be reduced, and the occurrence of display defects can be suppressed. In other words, the balance between the positive and negative electric quantities is suppressed from being disrupted by the DC voltage component, and the display image flickering caused by the change in the transmittance of the liquid crystal device during the positive and negative polarity periods is less likely to occur. In addition, a steady pattern display (burn-in) due to the steady application of an electric field to the liquid crystal layer due to the DC voltage component is less likely to occur.
ところで、対向電極電位と高電位との電位差を、対向電極電位と低電位との電位差と同じにして液晶装置を駆動すると、直流電圧成分が発生してしまうことが知られている。この直流電圧成分は、下記の2つの現象に起因して発生すると考えられる。第1の現象は、スイッチング素子がオン状態からオフ状態に切替わるときに、チャネル領域の電荷が分配されて画素電極が充電されることにより、画素電極の電位が変動する現象(フィールドスルー)である。第2の現象は、液晶層の画素電極側と対向電極側とで電気特性が非対称であることにより、電荷の偏りを生じる現象である。 By the way, it is known that when the liquid crystal device is driven with the potential difference between the counter electrode potential and the high potential being the same as the potential difference between the counter electrode potential and the low potential, a DC voltage component is generated. This DC voltage component is considered to be generated due to the following two phenomena. The first phenomenon is a phenomenon (field through) in which the potential of the pixel electrode varies when the charge of the channel region is distributed and the pixel electrode is charged when the switching element is switched from the on state to the off state. is there. The second phenomenon is a phenomenon in which electric charges are biased due to asymmetric electrical characteristics between the pixel electrode side and the counter electrode side of the liquid crystal layer.
1つ目の現象による直流電圧成分の発生については、スイッチング素子の寄生容量に起因する画素電極の電位の変動量を予め測定あるいは推定しておき、この変動量による正負極性の電気量の変動を打ち消すように対向電極電位を設定すれば、解消可能である。
2つ目の現象による直流電圧成分の発生を解消する技術として、特許文献1に開示されている技術が挙げられる。
Regarding the generation of the DC voltage component due to the first phenomenon, the fluctuation amount of the potential of the pixel electrode due to the parasitic capacitance of the switching element is measured or estimated in advance, and the fluctuation of the positive and negative electric quantity due to this fluctuation amount is measured. This can be solved by setting the counter electrode potential so as to cancel.
As a technique for eliminating the generation of the DC voltage component due to the second phenomenon, a technique disclosed in
特許文献1の液晶装置は、第1の無機配向膜と第2の無機配向膜の間に挟持された傾斜垂直配向モードの液晶、および電圧印加手段を備えている。第2の無機配向膜の厚みは、第1の無機配向膜の厚みよりも厚くなっている。電圧印加手段は、第1の無機配向膜側を第1の電位に、第2の無機配向膜側を第1の電位より低い第2の電位にするような所定の電圧を印加する。
The liquid crystal device of
特許文献1の技術にあっては、第1の無機配向膜側と第2の無機配向膜側とで電位を異ならせることで、第1の無機配向膜側と第2の無機配向膜側との厚みの違いによる電荷の偏りを緩和する効果が期待される。しかしながら、電荷の偏りを生じる要因は、第1の無機配向膜側と第2無機配向膜側の厚みの違い以外にも考えられるので、液晶装置の構成に応じて直流電圧成分を効果的に減らす観点で、特許文献1の技術には改善の余地がある。
本発明は、上記の事情に鑑み成されたものであって、液晶層に対する電荷の偏りを低減可能な液晶装置、液晶装置の駆動方法及び電子機器を提供することを目的とする。
In the technique of
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal device, a driving method of the liquid crystal device, and an electronic apparatus that can reduce the bias of charge with respect to the liquid crystal layer.
本発明では、上記の目的を達成するために以下の手段を採用している。
本発明の第1の液晶装置は、画素電極と、前記画素電極に電気的に接続されたスイッチング素子と、前記画素電極に対向配置されて対向電極電位が印加される対向電極と、前記画素電極と前記対向電極との間に設けられた液晶層と、前記液晶層と前記画素電極との間に設けられた第1配向膜と、前記液晶層と前記対向電極との間に設けられた第2配向膜と、を備え、前記液晶層のダイレクターが前記液晶層の厚み方向となすプレチルト角が、前記対向電極側で前記画素電極側よりも大きくなっており、前記画素電極に前記スイッチング素子を介して前記対向電極電位に対する高電位と低電位とが交互に印加され、前記画素電極に前記高電位が印加されているときの前記スイッチング素子の寄生容量による前記画素電極の電位の変化量と、前記画素電極に前記低電位が印加されているときの前記寄生容量による前記画素電極の電位の変化量との平均値の分だけ、前記高電位と前記低電位との平均電位をシフトさせた電位を基準電位としたときに、前記対向電極電位が、前記基準電位よりも高いことを特徴とする。
The present invention employs the following means in order to achieve the above object.
The first liquid crystal device of the present invention includes a pixel electrode, a switching element electrically connected to the pixel electrode, a counter electrode disposed opposite to the pixel electrode to which a counter electrode potential is applied, and the pixel electrode A liquid crystal layer provided between the liquid crystal layer and the counter electrode, a first alignment film provided between the liquid crystal layer and the pixel electrode, and a first alignment film provided between the liquid crystal layer and the counter electrode. A pre-tilt angle formed by a director of the liquid crystal layer with respect to a thickness direction of the liquid crystal layer is larger on the counter electrode side than on the pixel electrode side, and the switching electrode is connected to the pixel electrode. A high potential and a low potential with respect to the counter electrode potential are alternately applied via the pixel electrode, and the amount of change in the potential of the pixel electrode due to the parasitic capacitance of the switching element when the high potential is applied to the pixel electrode; The above A potential obtained by shifting the average potential between the high potential and the low potential by an amount equal to the average value of the change amount of the potential of the pixel electrode due to the parasitic capacitance when the low potential is applied to the element electrode. When the reference potential is used, the counter electrode potential is higher than the reference potential.
このように液晶層のダイレクターが液晶層の厚み方向となすプレチルト角が、対向電極側で画素電極側よりも大きくなっている構成では、画素電極側に電荷が蓄積されやすい。本発明の第1の液晶装置では、対向電極電位が基準電位よりも高いので、対向電極に基準電位が印加される場合と比較して、画素電極に高電位が印加されているときの対向電極電位に対する画素電極の電位差の絶対値が低くなる。同様に、画素電極に低電位が印加されているときの対向電極電位に対する画素電極の電位差の絶対値が高くなる。したがって、液晶層の対向電極側から画素電極側に移動する電荷を減らすとともに、液晶層の画素電極側から対向電極側に移動する電荷を増すことができる。よって、対向電極側と画素電極側とでプレチルト角が異なることに起因する電荷の偏りを打ち消すように電荷を移動させることができ、この電荷の偏りを減らすことができる。 In such a configuration in which the pretilt angle formed by the director of the liquid crystal layer and the thickness direction of the liquid crystal layer is larger on the counter electrode side than on the pixel electrode side, charges are likely to be accumulated on the pixel electrode side. In the first liquid crystal device of the present invention, since the counter electrode potential is higher than the reference potential, the counter electrode when the high potential is applied to the pixel electrode as compared with the case where the reference potential is applied to the counter electrode. The absolute value of the potential difference of the pixel electrode with respect to the potential is lowered. Similarly, the absolute value of the potential difference of the pixel electrode with respect to the counter electrode potential when a low potential is applied to the pixel electrode is increased. Therefore, the charge moving from the counter electrode side of the liquid crystal layer to the pixel electrode side can be reduced, and the charge moving from the pixel electrode side of the liquid crystal layer to the counter electrode side can be increased. Therefore, the charge can be moved so as to cancel the charge bias caused by the difference in the pretilt angle between the counter electrode side and the pixel electrode side, and the charge bias can be reduced.
基準電位は、高電位が印加されているときのスイッチング素子の寄生容量による画素電極の電位の変化量と、低電位が印加されているときの寄生容量による画素電極の電位の変化量との平均値の分だけ平均電位をシフトさせた電位であるので、対向電極に基準電位を印加すると、フィールドスルーに起因する電荷の偏りを回避することができる。このような基準電位に対して、上記のように対向電極電位が設定されているので、フィールドスルーに起因する電荷の偏り、および対向電極側と画素電極側とでプレチルト角が異なることに起因する電荷の偏りを、いずれも減らすことができる。このように、本発明の液晶装置にあっては、電荷の偏りが低減されているのでフリッカーや焼付きの発生が抑制される。 The reference potential is the average of the amount of change in the potential of the pixel electrode due to the parasitic capacitance of the switching element when a high potential is applied and the amount of change in the potential of the pixel electrode due to the parasitic capacitance when a low potential is applied Since this is a potential obtained by shifting the average potential by the value, applying a reference potential to the counter electrode can avoid the charge bias caused by field through. Since the counter electrode potential is set as described above with respect to such a reference potential, the charge bias due to field-through and the pretilt angle on the counter electrode side and the pixel electrode side are different. Any bias in charge can be reduced. As described above, in the liquid crystal device of the present invention, the occurrence of flicker and image sticking is suppressed because the bias in charge is reduced.
本発明の第2の液晶装置は、画素電極と、前記画素電極に電気的に接続されたスイッチング素子と、前記画素電極に対向配置されて対向電極電位が印加される対向電極と、前記画素電極と前記対向電極との間に設けられた液晶層と、前記液晶層と前記画素電極との間に設けられた第1配向膜と、前記液晶層と前記対向電極との間に設けられた第2配向膜と、を備え、前記液晶層のダイレクターが前記液晶層の厚み方向となすプレチルト角が、前記画素電極側で前記対向電極側よりも大きくなっており、前記画素電極に前記スイッチング素子を介して前記対向電極電位に対する高電位と低電位とが交互に印加され、前記画素電極に前記高電位が印加されているときの前記スイッチング素子の寄生容量による前記画素電極の電位の変化量と、前記画素電極に前記低電位が印加されているときの前記寄生容量による前記画素電極の電位の変化量との平均値の分だけ、前記高電位と前記低電位との平均電位をシフトさせた電位を基準電位としたときに、前記対向電極電位が、前記基準電位よりも低いことを特徴とする。 The second liquid crystal device of the present invention includes a pixel electrode, a switching element electrically connected to the pixel electrode, a counter electrode disposed opposite to the pixel electrode to which a counter electrode potential is applied, and the pixel electrode A liquid crystal layer provided between the liquid crystal layer and the counter electrode, a first alignment film provided between the liquid crystal layer and the pixel electrode, and a first alignment film provided between the liquid crystal layer and the counter electrode. A pre-tilt angle formed by a director of the liquid crystal layer with respect to a thickness direction of the liquid crystal layer is larger on the pixel electrode side than on the counter electrode side, and the switching element is connected to the pixel electrode. A high potential and a low potential with respect to the counter electrode potential are alternately applied via the pixel electrode, and the amount of change in the potential of the pixel electrode due to the parasitic capacitance of the switching element when the high potential is applied to the pixel electrode; The above A potential obtained by shifting the average potential between the high potential and the low potential by an amount equal to the average value of the change amount of the potential of the pixel electrode due to the parasitic capacitance when the low potential is applied to the element electrode. When the reference potential is used, the counter electrode potential is lower than the reference potential.
このように液晶層のダイレクターが液晶層の厚み方向となすプレチルト角が、画素電極側で対向電極側よりも大きくなっている構成では、対向電極側に電荷が蓄積されやすい。本発明の第2の液晶装置では、対向電極電位が基準電位よりも低いので、対向電極に基準電位が印加される場合と比較して、画素電極に高電位が印加されているときの対向電極電位に対する画素電極の電位差の絶対値が高くなる。同様に、画素電極に低電位が印加されているときの対向電極電位に対する画素電極の電位差の絶対値が低くなる。したがって、液晶層の対向電極側から画素電極側に移動する電荷を増すとともに、液晶層の画素電極側から対向電極側に移動する電荷を減らすことができる。よって、対向電極側と画素電極側とでプレチルト角が異なることに起因する電荷の偏りを打ち消すように電荷を移動させることができ、この電荷の偏りを減らすことができる。
また、基準電位に対して上記のように対向電極電位が設定されているので、第1の液晶装置と同様の理由により、フィールドスルーに起因する電荷の偏り、および対向電極側と画素電極側とでプレチルト角が異なることに起因する電荷の偏りを、いずれも減らすことができる。このように、本発明の液晶装置にあっては、電荷の偏りが低減されているのでフリッカーや焼付きの発生が抑制される。
Thus, in the configuration in which the pretilt angle formed by the director of the liquid crystal layer with respect to the thickness direction of the liquid crystal layer is larger on the pixel electrode side than on the counter electrode side, charges are likely to be accumulated on the counter electrode side. In the second liquid crystal device of the present invention, since the counter electrode potential is lower than the reference potential, the counter electrode when the high potential is applied to the pixel electrode as compared with the case where the reference potential is applied to the counter electrode. The absolute value of the potential difference of the pixel electrode with respect to the potential increases. Similarly, the absolute value of the potential difference of the pixel electrode with respect to the counter electrode potential when a low potential is applied to the pixel electrode is reduced. Therefore, the charge moving from the counter electrode side of the liquid crystal layer to the pixel electrode side can be increased, and the charge moving from the pixel electrode side of the liquid crystal layer to the counter electrode side can be reduced. Therefore, the charge can be moved so as to cancel the charge bias caused by the difference in the pretilt angle between the counter electrode side and the pixel electrode side, and the charge bias can be reduced.
In addition, since the counter electrode potential is set as described above with respect to the reference potential, for the same reason as in the first liquid crystal device, the charge bias caused by field through, the counter electrode side, and the pixel electrode side Thus, it is possible to reduce any charge bias caused by different pretilt angles. As described above, in the liquid crystal device of the present invention, the occurrence of flicker and image sticking is suppressed because the bias in charge is reduced.
本発明に係る第1、第2の液晶装置では、前記画素電極がアルミニウムからなり、前記対向電極がインジウム錫酸化物からなるとよい。
このようにすれば、反射型の液晶装置を構成することができ、画素の開口率を向上させることや、液晶装置の薄型化等が実現可能になる。
In the first and second liquid crystal devices according to the present invention, the pixel electrode may be made of aluminum, and the counter electrode may be made of indium tin oxide.
In this way, a reflective liquid crystal device can be formed, and the aperture ratio of the pixel can be improved, and the liquid crystal device can be thinned.
本発明に係る第1の液晶装置では、前記第2配向膜の近傍での前記プレチルト角が、前記第1配向膜の近傍での前記プレチルト角よりも6°大きいときに、前記対向電極電位と前記高電位との電位差の絶対値に対する前記対向電極電位と前記低電位との電位差の絶対値の比率が49/51以上52/48以下の範囲に設定されているとよい。
このようにすれば、誘電体層に起因する電荷の偏りを効果的に減らすことができる。
In the first liquid crystal device according to the present invention, when the pretilt angle in the vicinity of the second alignment film is 6 ° larger than the pretilt angle in the vicinity of the first alignment film, the counter electrode potential is The ratio of the absolute value of the potential difference between the counter electrode potential and the low potential to the absolute value of the potential difference from the high potential may be set in a range of 49/51 or more and 52/48 or less.
In this way, it is possible to effectively reduce the bias of electric charges caused by the dielectric layer.
本発明の液晶装置の駆動方法は、画素電極と、前記画素電極に電気的に接続されたスイッチング素子と、前記画素電極に対向配置されて対向電極電位が印加される対向電極と、前記画素電極と前記対向電極との間に設けられた液晶層と、前記液晶層と前記画素電極との間に設けられた第1配向膜と、前記液晶層と前記対向電極との間に設けられた第2配向膜と、を備え、前記液晶層のダイレクターが前記液晶層の厚み方向となすプレチルト角が、前記対向電極側で前記画素電極側よりも大きくなっている液晶装置の駆動方法であって、前記画素電極に前記スイッチング素子を介して前記対向電極電位に対する高電位と低電位とを交互に印加し、前記画素電極に前記高電位が印加されているときの前記スイッチング素子の寄生容量による前記画素電極の電位の変化量と、前記画素電極に前記低電位が印加されているときの前記寄生容量による前記画素電極の電位の変化量との平均値の分だけ、前記高電位と前記低電位との平均電位をシフトさせた電位を基準電位としたときに、前記対向電極電位を前記基準電位よりも低くすることを特徴とする。 The driving method of the liquid crystal device according to the present invention includes a pixel electrode, a switching element electrically connected to the pixel electrode, a counter electrode disposed opposite to the pixel electrode to which a counter electrode potential is applied, and the pixel electrode A liquid crystal layer provided between the liquid crystal layer and the counter electrode, a first alignment film provided between the liquid crystal layer and the pixel electrode, and a first alignment film provided between the liquid crystal layer and the counter electrode. A liquid crystal device driving method, wherein a pretilt angle formed by a director of the liquid crystal layer and a thickness direction of the liquid crystal layer is larger on the counter electrode side than on the pixel electrode side. The high potential and the low potential with respect to the counter electrode potential are alternately applied to the pixel electrode via the switching element, and the parasitic capacitance of the switching element when the high potential is applied to the pixel electrode Picture The high potential and the low potential are equivalent to the average value of the amount of change in the potential of the electrode and the amount of change in the potential of the pixel electrode due to the parasitic capacitance when the low potential is applied to the pixel electrode. The counter electrode potential is made lower than the reference potential when a potential obtained by shifting the average potential is set as a reference potential.
このようにすれば、上記のように対向電極電位が設定されているので、フィールドスルーに起因する電荷の偏り、および対向電極側と画素電極側とでプレチルト角が異なることに起因する電荷の偏りを、いずれも減らすことができる。 In this case, since the counter electrode potential is set as described above, the charge bias due to the field through and the charge bias due to the difference in the pretilt angle between the counter electrode side and the pixel electrode side. Both can be reduced.
本発明の電子機器は、上記の本発明の液晶装置を備えることを特徴とする。
本発明の液晶装置にあってはフリッカーや焼付きの発生が抑制されているので、本発明の電子機器は、高品質な画像を表示可能なものになる。
An electronic apparatus according to the present invention includes the above-described liquid crystal device according to the present invention.
Since the occurrence of flicker and image sticking is suppressed in the liquid crystal device of the present invention, the electronic device of the present invention can display a high-quality image.
以下、図面を参照しつつ本発明の実施形態を説明する。説明に用いる図面において、特徴的な部分を分かりやすく示すために、図面中の構造の寸法や縮尺を実際の構造に対して異ならせている場合がある。また、実施形態において同様の構成要素については、同じ符号を付して図示し、その詳細な説明を省略する場合がある。なお、本発明の技術範囲は下記の実施形態に限定されるものではない。本発明の主旨を逸脱しない範囲内で多様な変形が可能である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings used for explanation, in order to show characteristic parts in an easy-to-understand manner, dimensions and scales of structures in the drawings may be different from actual structures. In addition, in the embodiment, the same components are illustrated with the same reference numerals, and detailed description thereof may be omitted. The technical scope of the present invention is not limited to the following embodiment. Various modifications are possible without departing from the gist of the present invention.
図1は、本発明に係る液晶装置の概略構成を示すブロック図、図2は液晶パネルの概略構成を示す平面図、図3は液晶パネルの回路構成を示す図である。 FIG. 1 is a block diagram showing a schematic configuration of a liquid crystal device according to the present invention, FIG. 2 is a plan view showing a schematic configuration of a liquid crystal panel, and FIG. 3 is a diagram showing a circuit configuration of the liquid crystal panel.
図1に示す液晶装置1は、液晶パネル2、電圧生成回路10、および処理回路11を備えている。液晶パネル2は、例えばアクティブマトリクス駆動の反射型液晶パネルであり、その詳細な構成については後述する。
A
電圧生成回路10は、DC/DCコンバーターなどを含んで構成される。電圧生成回路10は、処理回路11に制御されて、下記のように動作する。電圧生成回路10は、液晶装置1の各部で使用する複数レベルの直流電圧を生成する。電圧生成回路10は、液晶パネル2の対向電極に印加される対向電極電位VCOMを生成し、液晶パネル2に供給する。電圧生成回路10が、上記の各種電圧を生成する上で必要な電力は、例えば液晶装置1の内部または外部の電源から供給される。
The
処理回路11は、データ信号Vidの出力に合わせて液晶パネル2の動作等を制御する回路モジュールにより構成される。処理回路11は、例えばFPC(Flexible Printed Circuit)基板によって液晶パネル2と接続されている。
The processing circuit 11 is configured by a circuit module that controls the operation of the
処理回路11は、制御回路12、表示データ処理回路13、クロック発生回路14、フレームメモリー15、およびDAコンバーター16を含んでいる。制御回路12には、タイミング信号発生回路17が内蔵されており、タイミング信号発生回路17には、クロック発生回路14が附属している。制御回路12は、タイミング信号発生回路17、表示データ処理回路13、および電圧生成回路10を制御する。
The processing circuit 11 includes a
クロック発生回路14は、各部の制御動作の基準となるクロック信号を生成してタイミング信号発生回路17に出力する。タイミング信号発生回路17は、外部装置(図示省略)から供給される垂直同期信号VS、水平同期信号HSおよびドットクロック信号Dclkに同期して液晶パネル2を制御するための各種の制御信号を生成する。タイミング信号発生回路17は、上記の制御信号として生成した制御信号Ctrl−x、トリガー信号Dy、クロック信号Clyを液晶パネル2へ入力する。
The
表示データ処理回路13には、フレームメモリー15およびDAコンバーター16が附属している。表示データ処理回路13は、制御回路12に制御されて、下記のように動作する。表示データ処理回路13は、外部装置から供給される表示データVideoをフレームメモリー15に記憶する。表示データ処理回路13は、液晶パネル2の駆動に同期して表示データVideoをフレームメモリー15から読み出すとともに、DAコンバーター16によって表示データVideoをアナログのデータ信号Vid(駆動電圧)に変換する。なお、表示データVideoは、液晶パネル2における画素の階調を規定しており、垂直同期信号VSの供給タイミングを契機として1フレーム分供給されるとともに、水平同期信号HSの供給タイミングを契機として1行分供給される。
A
本実施形態における垂直同期信号VSは、周波数120Hz(周期8.33ミリ秒)とするが、本発明の適用範囲は垂直同期信号VSの周波数に限定されない。ドットクロック信号Dclkについては、表示データVideoのうち、1画素分が供給される期間を規定するものとする。つまり、制御回路12は、表示データVideoの供給に同期して各部を制御している。
The vertical synchronization signal V S in the present embodiment has a frequency of 120 Hz (period 8.33 milliseconds), but the application range of the present invention is not limited to the frequency of the vertical synchronization signal V S. With respect to the dot clock signal Dclk, a period during which one pixel of the display data Video is supplied is defined. That is, the
図2に示すように、液晶パネル2は、素子基板20および対向基板21を有している。液晶パネル2の中央部は表示領域2Aになっている。表示領域2Aの周辺部は、黒表示領域2Bになっている。表示領域2Aには、複数の画素が正方格子状に配列されている。ここでは、表示領域2Aに1920×1080個の画素が配列されているとして説明するが、本発明の適用範囲は、液晶パネル2の画素数に限定されない。以下の説明では、1920個の画素が並ぶ方向を水平走査方向、1080個の画素が並ぶ方向を垂直走査方向という場合がある。
As shown in FIG. 2, the
素子基板20には、水平走査方向に略平行な複数の走査線22が設けられている。素子基板20には、垂直走査方向に略平行な複数のデータ線23が設けられている。走査線22とデータ線23は、素子基板20のうちで互いに異なる層に設けられており、互いに導通しないようになっている。走査線22とデータ線23とに囲まれる各領域が1つの画素になっている。ここでいう画素は、光を変調する変調要素の最小単位のことであり、2以上の基本色の加法混色によりカラー画像を表示する場合には、サブ画素と呼ばれることもある。走査線22とデータ線23との各交差点付近に、各画素と1対1で対応するスイッチング素子が設けられている。スイッチング素子は、TFTにより構成されている。
The
黒表示領域2Bの周辺部に、黒表示領域2Bを囲むように第1シール材24および第2シール材25が設けられている。対向基板21は、素子基板20と第1シール材24により貼り合わされている。第1シール材24は、開口を有しており、第2シール材25は、この開口を塞ぐように設けられている。素子基板20と対向基板21との間の第1シール材24に囲まれる領域には、図示略の液晶層が注入されている。この領域に液晶層が注入された後に第1シール材24の開口を第2シール材25により塞ぐことによって、液晶層が素子基板20と対向基板21との間に封止される。
A
表示領域2Aの外側において、素子基板20と対向基板21とが重ね合わされる領域、ここでは対向基板21の4隅付近に基板間導通端子部26が設けられている。電圧生成回路10により生成された対向電極電位VCOMは、素子基板20に供給され、基板間導通端子部26を介して対向基板21に供給される。
Outside the
表示領域2Aの外側には、後述する走査線駆動回路(図示略)およびデータ線駆動回路(図示略)が設けられている。複数の走査線22は、走査線駆動回路と電気的に接続されている。複数のデータ線23は、データ線駆動回路と電気的に接続されている。素子基板20の周縁部には、接続端子部27が設けられている。接続端子部27には、図示略の複数の接続端子が設けられている。各接続端子の一端は、引き回し配線等により走査線駆動回路またはデータ線駆動回路と電気的に接続されている。各接続端子の他端は、上記のFPC基板を介して処理回路11と電気的に接続されている。走査線駆動回路およびデータ線駆動回路は、素子基板20に設けられた実装端子部に実装されている。
A scanning line drive circuit (not shown) and a data line drive circuit (not shown), which will be described later, are provided outside the
図3に示すように走査線駆動回路31には、上記のタイミング信号発生回路17により生成されたトリガー信号Dyおよびクロック信号Clyが入力される。トリガー信号Dyは各フレームの開始タイミングを規定する信号である。クロック信号Clyは、各フレームの期間のうちで各走査線に走査信号を供給するタイミングを規定する信号である。走査線駆動回路31は、トリガー信号Dyおよびクロック信号Clyに基づいて、複数の走査線22に線順次で走査信号G1〜G1080を供給する。走査線22に走査信号が供給されると、この走査線22に接続されたスイッチング素子34がオンになる。
As shown in FIG. 3, the trigger signal D y and the clock signal C ly generated by the timing signal generation circuit 17 are input to the scanning
データ線駆動回路32は、サンプリング信号出力回路33と、データ線23にそれぞれ対応して設けられたnチャネル型のTFTとによって構成される。データ線駆動回路32は、選択された走査線22に接続された画素に、この画素の階調を規定する階調データを供給する。データ信号Vidは、例えば1本の走査線22に接続された各画素用の階調データを含む直列データとして、データ線駆動回路32に入力される。
The data line driving
サンプリング信号出力回路33には、タイミング信号発生回路17により生成された制御信号Ctrl−xが入力される。サンプリング信号出力回路33は、制御信号Ctrl−xにしたがって、上記の直列データを構成する各画素用の階調データを並列データとして、制御信号Ctrl−xに規定されたタイミングでデータ線23に供給する。例えば、i行j列の画素に階調データを書き込むには、i行目の走査線22に走査信号が供給されているタイミングで、データ線駆動回路32は、j列目のデータ線23に、i行j列の画素に階調データを供給する。i行j列の画素に付属するスイッチング素子34は走査信号を受けてオンになっており、スイッチング素子34を介して画素電極35に階調データが書込まれる。
The control signal C trl-x generated by the timing signal generation circuit 17 is input to the sampling
図4は、液晶パネルの断面構造を拡大して模式的に示す図である。図4には、説明の便宜上、液晶パネルにおける画素開口部、画素TFT部、走査線引出部、基板間導通端子部、および実装端子部の各部の断面構造を1つの断面図上に模式的に図示している。また、図4には、画素TFT部として、スイッチング素子のチャネル長さ方向を含む断面構造とチャネル長さ方向に直交する断面構造とを合わせて図示している。 FIG. 4 is a diagram schematically showing an enlarged cross-sectional structure of the liquid crystal panel. For convenience of explanation, FIG. 4 schematically shows the cross-sectional structure of each part of the pixel opening portion, the pixel TFT portion, the scanning line lead-out portion, the inter-substrate conduction terminal portion, and the mounting terminal portion in the liquid crystal panel on one cross-sectional view. It is shown. FIG. 4 also shows a cross-sectional structure including the channel length direction of the switching element and a cross-sectional structure orthogonal to the channel length direction as the pixel TFT portion.
図4に示すように液晶パネル2は、素子基板20と対向基板21との間に液晶層28が挟持された構造になっている。本実施形態では、光源等から射出された光が対向基板21を通って液晶層28に入射し、素子基板20の表層で反射して液晶パネル2に対する光入射側と同じ側から射出されるようになっている。以下の液晶パネル2の断面構造の説明において、各種構成要素の厚みとは、液晶層28の厚み方向の寸法のことである。液晶層28の厚み方向は、画素の配列方向(水平走査方向および垂直走査方向)を含んだ画素配列面(表示領域2A)に略直交する方向である。典型的には、後述する素子基板本体40と対向基板本体80とが互いに平行になっており、液晶層28の厚み方向はこれら基板の基板面に略直交する方向である。
As shown in FIG. 4, the
素子基板20は、素子基板本体40を基体として、素子基板本体40の上に走査線22やデータ線23、容量線59等の各種配線を含む複数の配線層や、スイッチング素子34を含む素子層、画素電極35を含む電極層等が積層された積層構造になっている。
The
素子基板本体40は、ガラス基板やサファイヤ基板、シリコン基板等により構成される。素子基板本体40の上に走査線22が設けられている。走査線22は、例えばタングステンシリサイド(WSi)からなる。走査線22の厚みは、例えば180nm以上220nm以下である。走査線22は、遮光性を有しており、液晶層28の厚み方向から平面視したときにスイッチング素子34の略全体と重なる領域に設けられている。これにより、スイッチング素子34へ走査線22側から光が入射しにくくなる。
The
走査線22上を含んだ素子基板本体40の略全面に、例えば酸化シリコンからなる第1層間絶縁膜41が設けられている。第1層間絶縁膜41は、例えばテトラエトキシシラン(以下、TEOSという)を原料ガスに用いたCVD法等により形成される。第1層間絶縁膜41の厚みは、例えば380nm以上420nm以下である。
A first
第1層間絶縁膜41上の画素TFT部に、スイッチング素子34が設けられている。スイッチング素子34は、半導体層42、ゲート絶縁膜43、およびゲート電極44を含んでいる。半導体層42は、例えばポリシリコンからなり、高濃度不純物領域、低濃度不純物領域、およびチャネル領域を含んでいる。高濃度不純物領域は、チャネル長さ方向のチャネル領域の両側に設けられており、高濃度不純物領域の片方がソース領域、もう片方がドレイン領域である。半導体層42は、スイッチング素子34のオン状態で電子がキャリアになるNチャネル型の半導体層である。半導体層42の厚みは、例えば40nm程度である。
A switching
ゲート絶縁膜43は、半導体層42の上に設けられている。ゲート絶縁膜43は、例えば酸化シリコンからなり、熱酸化法等により形成される。ゲート絶縁膜43の厚みは、例えば43nm以上56nm以下である。
The
ゲート電極44は、例えば導電性のポリシリコンからなり、液晶層28の厚み方向から平面視したチャネル領域と重なる領域に形成されている。ゲート電極44の厚みは、例えば15nm以上105nm以下である。
The
第1層間絶縁膜41およびゲート絶縁膜43を貫通して、走査線22に通じる第1コンタクトホール45a〜45cが設けられている。ゲート電極44の一部は、第1コンタクトホール45a、45bの内側に埋め込まれて、走査線22と電気的に接続されている。第1コンタクトホール45cは、走査線引出部に設けられており、第1コンタクトホール45cの内側には、走査線22を走査線駆動回路31に接続するための導電部46が埋め込まれている。
First contact holes 45 a to 45 c that penetrate the first
スイッチング素子34上を含んだ素子基板本体40上の略全面に、第2層間絶縁膜47が設けられている。第2層間絶縁膜47は、第1層間絶縁膜41と同様に例えば酸化シリコンからなり、CVD法等により形成される。第2層間絶縁膜47の厚みは、例えば280nm以上320nm以下である。
A second
第2層間絶縁膜47を貫通して、半導体層42の高濃度不純物領域に通じる第2コンタクトホール48a、48bが形成されている。画素TFT部の第2層間絶縁膜47上に、蓄積容量49が設けられている。蓄積容量49は、容量下部電極50、容量絶縁膜51、および容量上部電極52を含んでいる。
Second contact holes 48 a and 48 b are formed through the second
容量下部電極50の一部は、第2コンタクトホール48aの内側に埋め込まれており、半導体層42の高濃度不純物領域(ドレイン領域)と電気的に接続されている。また、容量下部電極50の一部は、画素電極35と電気的に接続されている。容量下部電極50は、例えば導電性のポリシリコンからなり、その厚みが例えば95nm以上105nm以下である。
A part of the capacitor
容量上部電極52は、容量下部電極50と容量絶縁膜51を挟んで対向配置されている。容量上部電極52は、例えば下層から順にチタンナイトライド層(例えば厚みが47nm以上53nm以下)と、アルミニウム層(例えば厚みが142nm以上158nm以下)と、チタンナイトライド層(例えば厚みが97nm以上103nm以下)とが積層された3層構造の膜により構成される。容量上部電極52の電位は、液晶層28を駆動するときに、例えば対向電極電位VCOMに保持される。
The capacitor
容量上部電極52は、遮光性を有しており、液晶層28の厚み方向から平面視したときにスイッチング素子34の略全体と重なる領域に設けられている。これにより、スイッチング素子34へ液晶層28側から光が入射しにくくなる。
The capacitor
画素電極35に駆動電圧が印加されたときに、蓄積容量49は画素電極35とともに充電される。これにより、画素電極35に保持された電気量に占める、スイッチング素子34でのリークによる電気量の減少分の割合が低くなるので、リークの影響を減らすことができる。
When a drive voltage is applied to the
容量絶縁膜51は、例えば酸化シリコンからなり、熱酸化法等により形成される。容量絶縁膜51の厚みは、例えば3nm以上5nm以下である。蓄積容量49の容量を増す観点では、容量絶縁膜51の厚みを膜の信頼性を確保しうる範囲内で薄く設定するとよい。
The
蓄積容量49上を含んだ素子基板本体40上の略全面に第3層間絶縁膜53が設けられている。第3層間絶縁膜53は、TEOSを原料ガスに用いたプラズマCVD法によって形成された酸化シリコン膜(以下、P−TEOS膜という)により構成されている。第3層間絶縁膜53の厚みは、例えば380nm以上420nm以下である。
A third
第3層間絶縁膜53の上に、データ線23、画素電極用の中継電極54、基板間導通端子用の中継電極55、および実装端子用の中継電極56が設けられている。本実施形態のデータ線23は、下層から順にチタン層(例えば厚みが19nm以上21nm以下)と、チタンナイトライド層(例えば厚みが47nm以上53nm以下)と、アルミニウム層(例えば厚みが332nm以上368以下)と、チタンナイトライド層(例えば厚みが142nm以上158nm以下)とが積層された4層構造の膜により構成される。上記の第2コンタクトホール48bは、第3層間絶縁膜53を貫通している。データ線23の一部は、第2コンタクトホール48bの内側に埋め込まれており、半導体層42の高濃度不純物領域の片方(ソース領域)と電気的に接続されている。データ線23は、必要に応じて第3層間絶縁膜53上を引き回され、実装端子用の中継電極56と電気的に接続される。
On the third
第3層間絶縁膜53を貫通して、容量下部電極50に通じる第3コンタクトホール57が設けられている。画素電極用の中継電極54の一部は、第3コンタクトホール57の内側に埋め込まれており、容量下部電極50と電気的に接続されている。
A
上記の第1コンタクトホール45cは、第2層間絶縁膜47および第3層間絶縁膜53を貫通している。第1コンタクトホール45c内に埋め込まれた導電部46は、必要に応じて第3層間絶縁膜53上で配線を引き回されて、実装端子用の中継電極と電気的に接続される。導電部46は、データ線23と電気的に接続された中継電極56とは、別の中継電極に接続される。
The
基板間導通端子用の中継電極55は、例えば第3層間絶縁膜53上の基板間導通端子部に設けられる。導電部46、中継電極54〜56、およびデータ線23は、上記の4層構造の膜を形成した後に、この膜をパターニングすることにより一括形成されている。
The
データ線23上および中継電極54〜56上を含んだ素子基板本体40上の略全面に、第4層間絶縁膜58が設けられている。第4層間絶縁膜58は、例えばP−TEOS膜により構成される。第4層間絶縁膜58上は、CMP法等により平坦化されている。第4層間絶縁膜58は、この膜上を平坦化しうる厚みに形成される。第4層間絶縁膜58の厚みは、下地の凹凸に応じて部分的に異なるが、最薄部で600nm程度、最厚部で2500nm程度である。
A fourth
第4層間絶縁膜58の上に、容量線59、画素電極用の第2の中継電極60、基板間導通端子用の第2の中継電極61、および実装端子用の第2の中継電極62が設けられている。容量線59は、第4層間絶縁膜58上を引き回されて基板間導通端子用の第2の中継電極61と電気的に接続されている。また、容量線59は、図示略の多層配線により蓄積容量49の容量上部電極52と電気的に接続されている。容量線59は、例えば下層から順にアルミニウム層(例えば厚みが315nm以上385nm以下)と、チタンナイトライド層(例えば厚みが135nm以上165nm以下)とが積層された2層構造の膜により構成される。
On the fourth
第4層間絶縁膜58を貫通して、第4コンタクトホール63a〜63cが形成されている。第4コンタクトホール63aは画素電極用の中継電極54に通じている。画素電極用の第2の中継電極60の一部は、第4コンタクトホール63aの内側に埋め込まれており、画素電極用の中継電極54と電気的に接続されている。
第4コンタクトホール63bは、基板間導通端子用の中継電極55に通じている。基板間導通端子用の第2の中継電極61の一部は、第4コンタクトホール63bの内側に埋め込まれており、基板間導通端子用の中継電極55と電気的に接続されている。
第4コンタクトホール63cは、実装端子用の中継電極56に通じている。実装端子用の第2の中継電極62の一部は、第4コンタクトホール63cの内側に埋め込まれており、実装端子用の中継電極56と電気的に接続されている。容量線59、第2の中継電極60〜62は、上記の2層構造の膜を形成した後に、この膜をパターニングすることにより一括形成されている。
Fourth contact holes 63 a to 63 c are formed through the fourth
The
The
容量線59上および第2の中継電極60〜62上を含んだ素子基板本体40上の略全面に、第5層間絶縁膜64が設けられている。第5層間絶縁膜64は、例えば下層からP−TEOS膜65と、ホウ素シリケートガラス膜66とが積層された2層構造の膜により構成される。ホウ素シリケートガラス膜66に変えて、NSG、PSG,BPSG等のシリケートガラス膜が用いられることもある。P−TEOS膜65は、第4層間絶縁膜58と同様に、この膜上を平坦化しうる厚みに形成される。P−TEOS膜65の厚みは、下地の凹凸に応じて部分的に異なるが、最薄部で600nm程度、最厚部で1100nm程度である。ホウ素シリケートガラス膜の厚みは、例えば55nm以上95nm以下である。
A fifth
第5層間絶縁膜64の上に、画素電極35が設けられている。画素電極35は、島状のものであり、画素ごとに設けられている。画素電極35は、例えばアルミニウムからなり、その厚みが例えば180nm以上220nm以下である。第5層間絶縁膜64を貫通して、第5コンタクトホール67a〜67cが形成されている。第5コンタクトホール67aは、画素電極用の第2の中継電極60に通じている。画素電極35の一部は、第5コンタクトホール67aの内側に埋め込まれており、画素電極用の第2の中継電極60と電気的に接続されている。
The
画素電極35の周辺部には、平坦化膜68が設けられている。表示領域2Aにおいて、平坦化膜68は、複数の画素電極35の間を埋めるように形成されている。平坦化膜68は、例えばP−TEOS膜により構成され、その厚みは例えば180nm以上220nm以下である。
A
表示領域2Aにおける画素電極35上と平坦化膜68上とにわたって、増反射膜69が設けられている。増反射膜69は、例えば、下層から順にP−TEOS膜と、プラズマCVD法により形成された窒化シリコン膜とが積層された2層構造の膜により構成される。P−TEOS膜の厚みは、例えば厚み67nm以上83nm以下であり、窒化シリコン膜の厚みは、例えば58nm以上72nm以下である。
An increased
増反射膜69の上には、誘電体層70が形成されている。誘電体層70は、液晶層28よりも厚みが薄くなっており、その厚みは例えば60nm以上90nm以下である。誘電体層70は、液晶層28よりも比抵抗が高い材質である酸化シリコンからなる。誘電体層70は、厚みが液晶層28よりも薄く、かつ比抵抗が液晶層28よりも高いので、液晶層28に印加される電界が誘電体層70に妨げられにくくなる。本実施形態の誘電体層70は、厚みが略75nmのP−TEOS膜により構成されており、下記の第1配向膜71よりも緻密な膜質になっている。
A
誘電体層70の上に、第1配向膜71が設けられている。第1配向膜71は、電界が印加されていない状態の液晶層28の配向状態を規制する。第1配向膜71は、配向処理が施された膜からなる。本実施形態の第1配向膜71は、酸化シリコンからなり、例えば斜方蒸着法や斜方スパッタ法により形成される。第1配向膜71の厚みは、例えば40nm以上80nm以下である。
A
基板間導通端子部における平坦化膜68の上に、基板間導通端子72が設けられている。基板間導通端子72は、例えばインジウム錫酸化物(ITO)からなり、その厚みが例えば135nm以上165nm以下である。上記の第5コンタクトホール67bは、誘電体層70、増反射膜69、および平坦化膜68を貫通して基板間導通端子用の第2の中継電極61に通じている。基板間導通端子72の一部は、第5コンタクトホール67bの内側に埋め込まれており、基板間導通端子用の第2の中継電極61と電気的に接続されている。
An
実装端子部における誘電体層の上に、実装端子73が設けられている。実装端子73は、走査線駆動回路31またはデータ線駆動回路32の端子と電気的に接続されている。実装端子73は、例えばインジウム錫酸化物膜からなり、その厚みが例えば135nm以上165nm以下である。上記の第5コンタクトホール67cは、平坦化膜68を貫通して実装端子用の第2の中継電極62に通じている。実装端子73の一部は、第5コンタクトホール67cの内側に埋め込まれており、実装端子用の第2の中継電極62と電気的に接続されている。
A mounting
対向基板21は、透光性を有する対向基板本体80を基体として構成されている。対向基板本体80上に、遮光膜81が設けられている。遮光膜81は、液晶層28の厚み方向から平面視したスイッチング素子34の略全体と重なる領域に設けられている。
The
遮光膜81上を含んだ対向基板本体80上の略全面に、対向電極82が設けられている。対向電極82は、例えばインジウム錫酸化物等の透明導電材料からなる。対向電極82の厚みは、例えば120nm以上160nm以下である。対向電極82は、基板間導通端子部にて図示略の導電部材を介して、基板間導通端子72と電気的に接続されている。
A
対向電極82の上には、対向電極82と直接的に接触(当接)して第2配向膜83が設けられている。第2配向膜83は、第1配向膜71とともに、電界が印加されていない状態の液晶層28の配向状態を規制する。本実施形態の第1配向膜71、および第2配向膜83は、垂直配向膜である。第2配向膜83は、第1配向膜71と同様に、酸化シリコンからなり、例えば斜方蒸着法や斜方スパッタ法により形成される。第2配向膜83の厚みは、例えば40nm以上80nm以下である。
On the
図5は液晶層の配向状態を示す説明図であり、図5(a)は第1配向膜、第2配向膜、液晶分子を拡大して模式的に示す図、図5(b)は、プレチルト角の定義を示す説明図である。 FIG. 5 is an explanatory view showing the alignment state of the liquid crystal layer. FIG. 5A is a diagram schematically showing the first alignment film, the second alignment film, and the liquid crystal molecules in an enlarged manner, and FIG. It is explanatory drawing which shows the definition of a pretilt angle.
本実施形態の液晶層28は、例えば誘電異方性が負の液晶材料からなるVAモードの液晶層である。液晶層28の厚みは、例えば1600nm以上2000nm以下である。液晶層28は、液晶分子28aを含んでおり、液晶分子28aは第1配向膜71、第2配向膜83の配向規制力により配向している。液晶分子28aのダイレクターが、液晶層28の厚み方法となすプレチルト角θは、画素電極35側(素子基板20側)と対向電極82側(対向基板21側)とで異なっている。
The
詳しくは、本実施形態の第1配向膜71および第2配向膜83は、液晶層28の厚み方向と交差する方向を軸方向とする多数の柱状構造を含んでいる。柱状構造の軸方向が液晶層28の厚み方向となす角度が大きくなるほど、液晶分子28aの液晶ダイレクターを基板面と平行な方向に近づける配向規制力が液晶分子28aに作用する。第1配向膜71の柱状構造の軸方向が液晶層28の厚み方向となす角度は、第2配向膜83の柱状構造の軸方向が液晶層28の厚み方向となす角度よりも小さくなっている。これにより、液晶層28のプレチルト角θは、第1配向膜71の近傍での平均値が第2配向膜83の近傍での平均値よりも小さくなっている。換言すると、液晶層28は、第1配向膜71側で第2配向膜83側よりも垂直配向に近い配向状態になっている。本実施形態の液晶層28のプレチルト角は、画素電極35側で略1.2°になっており、対向電極82側で略7.2°になっている。
Specifically, the
次に、図6(a)、図6(b)を参照しつつ、画素電極35に印加される電位(駆動電圧)、および対向電極82に印加される電位(対向電極電位)について説明する。また、上記の液晶装置1の構成に基づいて、本発明に係る液晶装置の駆動方法についても合わせて説明する。
Next, the potential (driving voltage) applied to the
図6(a)は、ゲート電圧および駆動電圧を示すチャート、図6(b)は実効電圧を示すチャートである。なお、図6(a)、図6(b)において、横軸は駆動開始からの時間経過を示し、縦軸は電位を示している。図6(b)には、リークの影響を省いた実効電圧の波形を図示している。 FIG. 6A is a chart showing the gate voltage and the drive voltage, and FIG. 6B is a chart showing the effective voltage. In FIGS. 6A and 6B, the horizontal axis indicates the time elapsed from the start of driving, and the vertical axis indicates the potential. FIG. 6B shows the waveform of the effective voltage without the influence of leakage.
図6(a)に示すように、所定の階調を表示するときに画素電極35に印加される駆動電圧VDは、ゲート電圧VGの立ち上がりと同期して、高電位VH(例えば12V)と低電位VL(例えば2V)とに交互に切替わる。高電位VHと低電位VLは、例えば1フレームごとに切替わる。
As shown in FIG. 6A, the drive voltage V D applied to the
図6(b)に示すように、ゲート電圧VGが立ち上がるとスイッチング素子34がオンになり、画素電極35が充電される。画素電極35の電位、すなわち液晶層28に印加される実効電圧VEFは、概ね高電位VHまで上昇する。
As shown in FIG. 6 (b), the switching
スイッチング素子34がオフになると、フィールドスルーと呼ばれる現象(第1の現象)により、実効電圧VEFが低下する。詳しくは、スイッチング素子34のゲート電極44とチャネル領域等との寄生容量に蓄積された電荷がソース領域、ドレイン領域に分配されて画素電極35に流れることにより、電圧降下V1を生じる。実際には、スイッチング素子34がオフ状態である期間に、リークによる電圧降下を生じることもある。
When the switching
次にゲート電圧VGが立ち上がると駆動電圧VDが低電位VLになり、画素電極35が放電されて、実効電圧VEFが低電位VLまで降下する。そして、スイッチング素子34がオフになると、フィールドスルーによる電圧降下V2が生じる。実際には、スイッチング素子34がオフ状態である期間に、リークによる電圧上昇を生じることもある。
Next, when the gate voltage V G rises, the drive voltage V D becomes the low potential VL , the
通常の液晶装置では、対向電極が所定電位に保持されて、液晶層28が交流駆動される。この所定電位は、フィールドスルーやリークによる実効電圧VEFの変動を加味して、実効電圧VEFの所定電位に対する正極性(高電位)側と負極性(低電位)側とのバランスを取るように、予め設定されている。
In a normal liquid crystal device, the counter electrode is held at a predetermined potential, and the
フィールドスルーを加味した上記の所定電位は、高電位VHを印加時の実効電圧VEFの変化量の絶対値(電圧降下V1)と、低電位VLを印加時の実効電圧VEFの変化量の絶対値(電圧降下V2)の平均値の分だけ、高電位VHと低電位VLとの平均電位VMをシフトさせた電位(基準電位VST)になる。基準電位VSTは、下記の式(1)で表される。典型的には、電圧降下V2が電圧降下V1と略同じであり、基準電位VSTは平均電位VMよりも電圧降下V1だけ低い電位になる。
VM−VST=(V1+V2)/2 ・・・式(1)
It said predetermined potential in consideration of the field-through, the absolute value of the amount of change of the effective voltage V EF when applying a high voltage V H (voltage drop V 1), when applying a low potential V L of the effective voltage V EF by the amount of the average value of the variation in absolute value (voltage drop V 2), it becomes a high potential V H and the low potential V L and the average potential V M and the shifted potential (reference potential V ST). The reference potential VST is expressed by the following formula (1). Typically, a substantially equal voltage drop V 2 and the voltage drop V 1, the reference potential V ST is lower by the voltage drop V 1 than the average voltage V M voltage.
V M −V ST = (V 1 + V 2 ) / 2 (1)
このような基準電位VSTを求めるには、例えば、複数のフレームにわたって所定の階調を連続的に表示させたときの実効電圧VEFを測定する。そして、1フレームの期間での正極性の電位の時間平均値V+が、1フレームの期間での負極性の電位の時間平均値V−と等しくなるような基準電位を探索することにより求まる。正極性の電位の時間平均値V+は下記の式(1)で表され、負極性の電位の時間平均値V−は下記の式(2)で表される。式(2)、式(3)中のTは1フレームの期間の長さを示す。 In order to obtain such a reference potential VST , for example, the effective voltage VEF when a predetermined gradation is continuously displayed over a plurality of frames is measured. Then, it is obtained by searching for a reference potential such that the time average value V + of the positive potential in one frame period is equal to the time average value V − of the negative potential in one frame period. The time average value V + of the positive potential is represented by the following formula (1), and the time average value V − of the negative potential is represented by the following formula (2). T in the equations (2) and (3) indicates the length of one frame period.
このような基準電位VSTに対向電極電位を設定すれば、正負極性での電気的なバランスを取ることができるように思われるが、実際には素子基板20と対向基板21の構造の違いに起因して、液晶層28に電荷の偏りが残ってしまう。本発明では、液晶層28のプレチルト角θが、第1配向膜71側で第2配向膜83側よりも小さくなっている場合に、対向電極電位VCOMを上記の基準電位VSTよりも高く設定する。これにより、液晶層28のプレチルト角が第1配向膜71側と第2配向膜83側とで異なることに起因する電気特性の非対称性を相殺することができ、電荷の偏りを減らすことができる。
If the counter electrode potential is set to such a reference potential VST , it seems that an electrical balance of positive and negative polarity can be achieved, but in reality, the difference in structure between the
図7は、画素電極側と対向電極側のプレチルト角の違いによる最適基準電位への影響を示すグラフである。図7のグラフには、実験例1のデータおよび実験例2のデータをプロットしている。実験例1は、液晶装置1についてのデータであり、実験例2は、比較用の液晶装置についてのデータである。比較用の液晶装置は、液晶層のプレチルト角が画素電極側と対向電極側の双方で略1.2°になっている点を除くと、液晶装置1と同様の構成である。
FIG. 7 is a graph showing the influence on the optimum reference potential due to the difference in the pretilt angle between the pixel electrode side and the counter electrode side. In the graph of FIG. 7, the data of Experimental Example 1 and the data of Experimental Example 2 are plotted. Experimental Example 1 is data about the
実験に際して、各液晶装置で対向電極電位を基準電位(以下、初期基準電位VSTAという)に設定し、各液晶装置に所定の階調を連続して表示させた。そして、各液晶装置の実効電圧VEFの時間変化を計測し、この計測結果を用いて各時刻にて正負極性での電気的なバランスを最適化したときの基準電位(以下、最適基準電位VSTBという)を求めた。そして、各液晶装置について、駆動開始以降の各時刻における初期基準電位VSTAから最適基準電位VSTBへの電位変化量(V)を求めた。この電位変化量を、以下の説明ではVCOMShiftという。VCOMShiftは、下記の式(4)で表される。
VCOMShift=VSTA−VSTB ・・・(4)
During the experiment, the counter electrode potential was set to a reference potential (hereinafter referred to as initial reference potential VSTA ) in each liquid crystal device, and predetermined gradations were continuously displayed on each liquid crystal device. Then, a time change of the effective voltage V EF of each liquid crystal device is measured, and a reference potential (hereinafter referred to as an optimal reference potential V) when the electrical balance in positive and negative polarity is optimized at each time using the measurement result. Called STB ). For each liquid crystal device, the potential change amount (V) from the initial reference potential V STA to the optimum reference potential V STB at each time after the start of driving was obtained. This potential change amount is referred to as V COM Shift in the following description. V COM Shift is represented by the following formula (4).
V COM Shift = V STA −V STB (4)
図7のグラフにおいて、横軸は駆動開始からの時間経過を示し、縦軸は各時刻でのVCOMShiftを示す。図7のグラフから分かるように、比較用の液晶装置のVCOMShift(実験例2)は、時間経過とともに増加し、7200秒経過後に概ね0.02Vに収束している。液晶装置1のVCOMShift(実験例1)は、実験例2と異なり減少しており、7200秒経過後に概ね−0.03Vに収束している。実験例1、2を比較すると、液晶装置1のVCOMShiftは、対向電極82側のプレチルト角が画素電極35側のプレチルト角よりも大きいことにより、比較用の液晶装置のVCOMShiftに対して負方向に変化することがわかる。すなわち、収束後の最適基準電位VSTBが初期基準電位VSTAよりも高くなるので、初期基準電位VSTAよりも対向電極電位VCOMを高く設定することにより、VCOMShiftの値を、画素電極側と対向電極側とでプレチルト角が略同じである実験例2に近づけることができる。このことは、画素電極35側と対向電極82側のプレチルト角の違いが液晶層28の電荷の偏りに及ぼす影響を、減らすことができることを意味する。
In the graph of FIG. 7, the horizontal axis indicates the time elapsed from the start of driving, and the vertical axis indicates V COM Shift at each time. As can be seen from the graph of FIG. 7, V COM Shift (Experimental Example 2) of the comparative liquid crystal device increases with time and converges to approximately 0.02 V after 7200 seconds. V COM Shift (Experimental Example 1) of the
このような知見は、電荷の偏りを減らす観点での最適な対向電極電位VCOMを探索する上で極めて有用である。詳しくは、最適な対向電極電位を決定するには、上記の実験例1のように、液晶装置1に所定の階調を連続的に表示させ、所定の駆動時間経過後のVCOMShiftの収束値を求める。そして、対向電極電位を複数のレベルに変更しつつ、各レベルの対向電極電位に対するVCOMShiftの収束値を求める。これにより、対向電極電位とVCOMShiftとの対応関係が得られるので、VCOMShiftの絶対値が最小になるときの対向電極電位を最適値として求めることができる。この方法で最適な対向電極電位を得るためには、各対向電極電位でのVCOMShiftの収束値を求める必要がある。1条件について収束値を求めるには、液晶装置を10分〜数時間程度、駆動する必要があるので、通常であれば測定に手間や時間を要してしまう。上記の知見を用いると、次に説明するように、上記のVCOMShiftの収束値を求める回数を減らすことができ、対向電極電位の最適値を求める上での手間や時間を減らすことができる。
Such finding is very useful for searching the optimum counter electrode potential V COM in terms of reducing the bias charge. Specifically, in order to determine the optimum counter electrode potential, as shown in Experimental Example 1 described above, predetermined gradations are continuously displayed on the
図8は、対向電極電位の決定方法の一例を示す説明図である。
図8において横軸は、対向電極電位と基準電位との差分(VCOM−VST)を示し、縦軸は、所定の駆動時間経過後のVCOMShiftの収束値を示す。図7中の符号P1は1回目の計測点、符号P2は2回目の計測点、符号P3は3回目の計測点、符号P4は4回目の計測点、符号P5は5回目の計測点を示している。ここでは、5回の計測を行う例を説明するが、測定回数に特に限定はない。
FIG. 8 is an explanatory diagram showing an example of a method for determining the counter electrode potential.
In FIG. 8, the horizontal axis indicates the difference (V COM −V ST ) between the counter electrode potential and the reference potential, and the vertical axis indicates the convergence value of V COM Shift after a predetermined drive time has elapsed. In FIG. 7, reference sign P1 indicates the first measurement point, reference sign P2 indicates the second measurement point, reference sign P3 indicates the third measurement point, reference sign P4 indicates the fourth measurement point, and reference sign P5 indicates the fifth measurement point. ing. Here, an example in which measurement is performed five times will be described, but the number of measurement is not particularly limited.
図8に示すように、第1回目の計測点P1を(VCOM−VST)が0以上となる領域に設定する。上記の知見から、画素電極35側のプレチルト角が対向電極82側のプレチルト角よりも小さい構成では、VCOMがVSTよりも高い領域でVCOMShiftが最小となるので、(VCOM−VST)が負の領域については探索を省くことができる。
As shown in FIG. 8, the first measurement point P1 is set in a region where (V COM -V ST ) is 0 or more. From the above findings, the pretilt angle of the
一般に(VCOM−VST)が増加するとVCOMShiftも増加するので、1回目の計測結果が負であった場合には、計測点P1よりも(VCOM−VST)が大きい領域でVCOMShiftが最小となることが分かり、計測点P1よりも(VCOM−VST)が小さい範囲の探索を省くことができる。 In general, when (V COM −V ST ) increases, V COM Shift also increases. Therefore, when the first measurement result is negative, V COM shifts in a region where (V COM −V ST ) is larger than the measurement point P1. It can be seen that COM Shift is minimized, and a search in a range where (V COM −V ST ) is smaller than the measurement point P1 can be omitted.
また、1回目の計測結果が正であった場合には、2回目の測定点P2を計測点P1よりも(VCOM−VST)が小さい範囲であって、(VCOM−VST)が正となる領域内に設定すればよい。設定すればよい。このように、上記の知見を用いると、1回目の測定結果に基づいてパラメータ(VCOM−VST)を変化させる正負方向を決定することができる。したがって、測定の回数を減らすことができ、測定に要する手間や時間を減らすことができる。 Also, the first measurement result in the case were positive, in the range of the second measurement point P2 than the measurement point P1 (V COM -V ST) is small, the (V COM -V ST) What is necessary is just to set in the area | region used as positive. You only have to set it. In this way, using the above knowledge, it is possible to determine the positive / negative direction for changing the parameter (V COM −V ST ) based on the first measurement result. Therefore, the number of times of measurement can be reduced, and the labor and time required for measurement can be reduced.
本例では、計測点P1での計測結果が負であり、(VCOM−VST)が十分に大きい領域(VCOMShiftが正となることが予想される領域)に計測点P2を設定する。次いで、計測点P1、計測点P2の測定結果を用いて、(VCOM−VST)に対するVCOMShiftの傾きを求める。この傾きを用いると、VCOMShiftが概ね0になる(VCOM−VST)の値を推定することができる。この推定結果に基づいて、計測点P1、P2の間に計測点P3を設定する。 In this example, the measurement point P2 is set in a region where the measurement result at the measurement point P1 is negative and (V COM -V ST ) is sufficiently large (a region where V COM Shift is expected to be positive). . Next, the inclination of V COM Shift with respect to (V COM −V ST ) is obtained using the measurement results of measurement point P1 and measurement point P2. Using this slope, it is possible to estimate a value of (V COM −V ST ) at which V COM Shift becomes approximately 0. Based on this estimation result, a measurement point P3 is set between the measurement points P1 and P2.
以下、同様に前回までの計測結果を用いて、VCOMShiftが概ね0になる(VCOM−VST)の値を推定しつつ、探索範囲を狭めていくことにより、VCOMShiftが略0となる(VCOM−VST)の値を求めることができる。基準電位VSTについては、フィールドスルーによる実効電圧の低下分を測定すること等により求めることができるで、VCOMShiftが略0となる対向電極電位VCOMの最適値が求まる。 Hereinafter, likewise using the measurement result up to the previous, while estimating the value of the V COM Shift face generally 0 (V COM -V ST), by narrowing down the search range, V COM Shift is approximately 0 The value of (V COM −V ST ) can be obtained. The reference potential V ST, be able to determine such as by measuring the decrease amount of the effective voltage due to the feedthrough, V COM Shift the optimum value of the counter electrode potential V COM to be substantially 0 is obtained.
なお、対向電極電位VCOMの最適値については、VCOMShiftの測定値から推定することも可能である。基準電位VSTと対向電極電位VCOMの差分(VST−VCOM)が、駆動電圧VDの両振幅(VH−VL)のx%になるように、対向電極電位VCOMを設定したとする。液晶層28に電圧が印加されているときに、液晶層28内を単位時間に移動する電荷量は、液晶層28に流れる電流に相当するので、画素電極35の電位が正極性であるときに、対向基板21側から素子基板20側へ移動する電荷量q+は、下記の式(5)で表される。また、画素電極35の電位が負極性であるときに、素子基板20側から対向基板21側へ移動する電荷量q−は、下記の式(6)で表される。式(5)、式(6)中のRは、液晶層28の抵抗値を示す。
Note that the optimum value of the counter electrode potential V COM can also be estimated from the measured value of V COM Shift. As the reference potential V ST and the counter electrode potential V COM of the difference (V ST -V COM) becomes the x% of both amplitude (V H -V L) of the drive voltage V D, setting the counter electrode potential V COM Suppose that When a voltage is applied to the
電荷量q+が電荷量q−と同じであれば、理論上は電荷の偏りがなくなる。電荷量q+が電荷量q−と同じである条件を式(5)、式(6)に用いると、下記の式(7)に示す関係式が得られる。式(7)中のδVは、画素電極側と対向電極側とでプレチルト角θが異なる構成でのVCOMShiftの収束値から、画素電極側と対向電極側とでプレチルト角θが略同じである構成でのVCOMShiftの収束値を差し引いた値である(図7参照)。式(7)中のEは、図6に示した駆動電圧VDの片振幅であり、(VH−VL)/2である。
x=δV/2E ・・・・式(7)
If the charge amount q + is the same as the charge amount q − , there is theoretically no charge bias. When the condition that the charge amount q + is the same as the charge amount q − is used in the expressions (5) and (6), the relational expression shown in the following expression (7) is obtained. In Expression (7), δV is substantially the same in the pretilt angle θ on the pixel electrode side and the counter electrode side from the convergence value of V COM Shift in the configuration in which the pretilt angle θ is different between the pixel electrode side and the counter electrode side. This is a value obtained by subtracting the convergence value of V COM Shift in a certain configuration (see FIG. 7). E in the equation (7) is a half amplitude of the drive voltage V D shown in FIG. 6 and is (V H −V L ) / 2.
x = δV / 2E (7)
図7に示した実験例1、2では、δVが−0.05Vであり、Eが5Vであるので、xは−0.005になる。(VST−VCOM)は、x・(VH−VL)であるので、−0.05Vになる。すなわち、誘電体層70に起因する電荷の偏りを解消するには、対向電極電位VCOMを基準電位VSTよりも0.05V(プレチルト角θの違い1°につき0.008V)だけ高く設定すればよいことが分かる。フリッカーや焼付きの発生を抑制する上でVCOMShiftに許容される範囲は、実験的に±0.15Vであることが分かっており、(VST−VCOM)を−0.20V以上0.1V以下の範囲内に設定すればよい。すなわち、画素電極35側のプレチルト角θが略1.2°であり、対向電極82側のプレチルト角θが略7.2°であるときに、正極性の電圧に対する負極性の電圧の比率(VL−VCOM)/(VH−VCOM)が49/51以上52/48以下の範囲内に設定されていれば、実質的にフリッカーや焼付きの発生を抑制することができる。
In Experimental Examples 1 and 2 shown in FIG. 7, δV is −0.05V and E is 5V, so x is −0.005. Since (V ST −V COM ) is x · (V H −V L ), it is −0.05V. That is, in order to eliminate the imbalance of the charge due to the
以上のような構成の液晶装置1にあっては、対向電極電位VCOMが基準電位VSTよりも低いので、フィールドスルーに起因する電荷の偏り、および画素電極35側と対向電極82側とでプレチルト角θが異なることに起因する電荷の偏りを、いずれも減らすことができる。したがって、液晶層28の変調作用が、正負極性の電位印加期間で電荷の偏りにより変化することが回避され、画像のちらつき(フリッカー)の発生を抑制することができる。また、電荷の偏りにより液晶層28の変調作用が固定されて固定のパターンが表示されること(焼付き)の発生を回避することができる。
また、本発明に係る液晶装置の駆動方法によれば、上述の理由により、対向電極電位VCOMが基準電位VSTよりも低いので、フィールドスルーに起因する電荷の偏り、および画素電極35側と対向電極82側とでプレチルト角θが異なることに起因する電荷の偏りを、いずれも減らすことができる。
In the
Further, according to the driving method of the liquid crystal device according to the present invention, for the reasons described above, the counter electrode potential V COM is lower than the reference potential V ST, the bias of the charge due to feedthrough, and the
[第2実施形態]
次に、第2実施形態の液晶装置について説明する。第2実施形態が第1実施形態と異なる点は、液晶層のプレチルト角が、画素電極側で対向電極側よりも大きくなっている点と、対向電極電位VCOMが基準電位VSTよりも低くなっている点である。本実施形態では、第1配向膜の柱状構造の軸方向が液晶層の厚み方向となす角度は、第2配向膜の柱状構造の軸方向が液晶層の厚み方向となす角度よりも大きくなっている。
[Second Embodiment]
Next, a liquid crystal device according to a second embodiment will be described. The second embodiment differs from the first embodiment, the pretilt angle of the liquid crystal layer, and that is larger than the counter electrode side with the pixel electrode side, lower than the common electrode potential V COM reference potential V ST It is a point. In this embodiment, the angle formed between the axial direction of the columnar structure of the first alignment film and the thickness direction of the liquid crystal layer is larger than the angle formed between the axial direction of the columnar structure of the second alignment film and the thickness direction of the liquid crystal layer. Yes.
このような構成の液晶装置について、第1実施形態と同様の実験を行って上記の比較用の液晶装置とVCOMShiftの比較を行ったところ、収束後のVCOMShiftが比較用の液晶装置に対して正方向に変化することが分かった。すなわち、画素電極側のプレチルト角が、対向電極側のプレチルト角よりも大きい場合には、対向電極電位VCOMを基準電位VSTよりも低くすることにより、画素電極側と対向電極側とでプレチルト角が異なることによる、液晶層28の電荷の偏りへの影響を減らすことができる。
With respect to the liquid crystal device having such a configuration, the same experiment as in the first embodiment was performed to compare the above-mentioned comparative liquid crystal device with V COM Shift. As a result, the converged V COM Shift is a comparative liquid crystal device. It turned out to change in the positive direction. That is, the pretilt pretilt angle of the pixel electrode side is greater than the pretilt angle of the opposing electrode side is set lower than the reference potential V ST the counter electrode potential V COM, in the pixel electrode side and the opposing electrode side It is possible to reduce the influence on the charge bias of the
次に、図9を参照しつつ、本発明の液晶装置を適用した電子機器の一例を説明する。
図9は、電子機器の一例であるプロジェクターの概略構成を示す模式図である。
Next, an example of an electronic apparatus to which the liquid crystal device of the present invention is applied will be described with reference to FIG.
FIG. 9 is a schematic diagram illustrating a schematic configuration of a projector that is an example of an electronic apparatus.
図9に示すプロジェクター9は、光源90、インテグレーター光学系91、色分離光学系92、3系統の画像形成系93〜95、色合成素子96、および投射光学系97を備えている。3系統の画像形成系93〜95は、それぞれ本発明に係る液晶装置を含んで構成されている。
The
光源90から射出された光源光は、インテグレーター光学系91に入射する。インテグレーター光学系91に入射した光源光は、照度が均一化されるとともに偏光状態が揃えられて射出される。インテグレーター光学系91から射出された光源光は、色分離光学系92により赤色光LR、緑色光LG、および青色光LBに分離され、色光ごとに異なる系統の画像形成系93〜95に入射する。画像形成系93は赤画像を形成し、画像形成系94は緑画像を、画像形成系95は青画像をそれぞれ形成する。すなわち、各画像形成系に入射した色光は、表示すべき画像の画像データに基づいて変調されて画像になる。3系統の画像形成系93〜95から射出された3色の画像光は、色合成素子96により合成された後に、投射光学系97によりスクリーン等の被投射面(図示略)に投射される。これにより、被投射面にフルカラーの画像が表示される。
The light source light emitted from the
3系統の画像形成系93〜95は、いずれも同様の構成になっており、ここでは赤画像用の画像形成系93の構成について代表的に説明する。
画像形成系93は、液晶装置930、入射側偏光板931、偏光分離素子932、光学補償板933、および射出側偏光板934を含んでいる。入射側偏光板931は、偏光分離素子932に対するP偏光の赤色光を透過させる。偏光分離素子932を透過した赤色光は、光学補償板933を通って液晶装置930に入射して変調され、画像を示す偏光成分(偏光分離素子932に対するS偏光)を含んだ光になる。
The three
The
液晶装置930から射出された光は、光学補償板933を通り、偏光分離素子932に入射する。液晶装置930に変調された光のうちのS偏光は、偏光分離素子932で反射して、射出側偏光板934に入射する。射出側偏光板934は、上記のS偏光を通すようになっている。射出側偏光板934を通った光は、色合成素子96に入射し、上述のように合成された後に投射される。
Light emitted from the
本実施形態のプロジェクター9にあっては、本発明を適用した液晶装置930により画像を形成するので、フリッカーや焼付きの発生が抑制され、高品質な画像を表示可能になっている。
In the
1・・・液晶装置、2・・・液晶パネル、2A・・・表示領域、2B・・・黒表示領域、9・・・プロジェクター(電子機器)10・・・電圧生成回路、11・・・処理回路、
12・・・制御回路、13・・・表示データ処理回路、14・・・クロック発生回路、
15・・・フレームメモリー、16・・・DAコンバーター、
17・・・タイミング信号発生回路、20・・・素子基板、21・・・対向基板、
22・・・走査線、23・・・データ線、24・・・第1シール材、
25・・・第2シール材、26・・・基板間導通端子部、27・・・接続端子部、
28・・・液晶層、28a・・・液晶分子、31・・・走査線駆動回路、
32・・・データ線駆動回路、33・・・サンプリング信号出力回路、
34・・・スイッチング素子、35・・・画素電極、40・・・素子基板本体、
41・・・第1層間絶縁膜、42・・・半導体層、43・・・ゲート絶縁膜、
44・・・ゲート電極、45a〜45c・・・第1コンタクトホール、
46・・・導電部、47・・・第2層間絶縁膜、
48a、48b・・・第2コンタクトホール、49・・・蓄積容量、
50・・・容量下部電極、51・・・容量絶縁膜、52・・・容量上部電極、
53・・・第3層間絶縁膜、54〜56・・・中継電極、
57・・・第3コンタクトホール、58・・・第4層間絶縁膜、59・・・容量線、
60〜62・・・第2の中継電極、63a〜63c・・・第4コンタクトホール、
64・・・第5層間絶縁膜、65・・・P−TEOS膜、
66・・・ホウ素シリケートガラス膜、67a〜67c・・・第5コンタクトホール、
68・・・平坦化膜、69・・・増反射膜、70・・・誘電体層、
71・・・第1配向膜、72・・・基板間導通端子、73・・・実装端子、
80・・・対向基板本体、81・・・遮光膜、82・・・対向電極、
83・・・第2配向膜、930・・・液晶装置、VD・・・駆動電圧、
VEF・・・実効電圧、VG・・・ゲート電圧、VH・・・高電位、VL・・・低電位、
VM・・・平均電位、VST・・・基準電位、VCOM・・・対向電極電位、
θ・・・プレチルト角
DESCRIPTION OF
12 ... Control circuit, 13 ... Display data processing circuit, 14 ... Clock generation circuit,
15 ... Frame memory, 16 ... DA converter,
17 ... Timing signal generation circuit, 20 ... Element substrate, 21 ... Counter substrate,
22 ... scanning line, 23 ... data line, 24 ... first sealing material,
25 ... second sealing material, 26 ... inter-substrate conduction terminal part, 27 ... connection terminal part,
28 ... liquid crystal layer, 28a ... liquid crystal molecules, 31 ... scanning line driving circuit,
32... Data line driving circuit, 33... Sampling signal output circuit,
34 ... switching element, 35 ... pixel electrode, 40 ... element substrate body,
41 ... 1st interlayer insulation film, 42 ... Semiconductor layer, 43 ... Gate insulation film,
44 ... gate electrode, 45a-45c ... first contact hole,
46 ... conductive portion, 47 ... second interlayer insulating film,
48a, 48b ... second contact hole, 49 ... storage capacity,
50 ... lower capacity electrode, 51 ... capacity insulating film, 52 ... upper capacity electrode,
53 ... third interlayer insulating film, 54 to 56 ... relay electrode,
57 ... third contact hole, 58 ... fourth interlayer insulating film, 59 ... capacitance line,
60-62 ... 2nd relay electrode, 63a-63c ... 4th contact hole,
64 ... fifth interlayer insulating film, 65 ... P-TEOS film,
66 ... boron silicate glass film, 67a-67c ... fifth contact hole,
68 ... planarization film, 69 ... increased reflection film, 70 ... dielectric layer,
71 ... first alignment film, 72 ... inter-substrate conduction terminal, 73 ... mounting terminal,
80 ... counter substrate body, 81 ... light shielding film, 82 ... counter electrode,
83: second alignment film, 930: liquid crystal device, V D: drive voltage,
V EF ... effective voltage, V G ... gate voltage, V H ... high potential, VL ... low potential,
V M · · · average potential, V ST · · · reference potential, V COM · · · counter electrode potential,
θ ・ ・ ・ Pretilt angle
Claims (6)
前記画素電極に電気的に接続されたスイッチング素子と、
前記画素電極に対向配置されて対向電極電位が印加される対向電極と、
前記画素電極と前記対向電極との間に設けられた液晶層と、
前記液晶層と前記画素電極との間に設けられた第1配向膜と、
前記液晶層と前記対向電極との間に設けられた第2配向膜と、
を備え、
前記液晶層のダイレクターが前記液晶層の厚み方向となすプレチルト角が、前記対向電極側で前記画素電極側よりも大きくなっており、前記画素電極に前記スイッチング素子を介して前記対向電極電位に対する高電位と低電位とが交互に印加され、前記画素電極に前記高電位が印加されているときの前記スイッチング素子の寄生容量による前記画素電極の電位の変化量と、前記画素電極に前記低電位が印加されているときの前記寄生容量による前記画素電極の電位の変化量との平均値の分だけ、前記高電位と前記低電位との平均電位をシフトさせた電位を基準電位としたときに、前記対向電極電位が、前記基準電位よりも高いことを特徴とする液晶装置。 A pixel electrode;
A switching element electrically connected to the pixel electrode;
A counter electrode disposed opposite to the pixel electrode to which a counter electrode potential is applied;
A liquid crystal layer provided between the pixel electrode and the counter electrode;
A first alignment film provided between the liquid crystal layer and the pixel electrode;
A second alignment film provided between the liquid crystal layer and the counter electrode;
With
The pretilt angle formed by the director of the liquid crystal layer and the thickness direction of the liquid crystal layer is larger on the counter electrode side than on the pixel electrode side, and the pixel electrode is connected to the counter electrode potential via the switching element. The amount of change in the potential of the pixel electrode due to the parasitic capacitance of the switching element when the high potential and the low potential are alternately applied and the high potential is applied to the pixel electrode, and the low potential is applied to the pixel electrode When a potential obtained by shifting the average potential of the high potential and the low potential by the average value of the amount of change in the potential of the pixel electrode due to the parasitic capacitance when the reference potential is applied is used as a reference potential. The liquid crystal device is characterized in that the counter electrode potential is higher than the reference potential.
前記画素電極に電気的に接続されたスイッチング素子と、
前記画素電極に対向配置されて対向電極電位が印加される対向電極と、
前記画素電極と前記対向電極との間に設けられた液晶層と、
前記液晶層と前記画素電極との間に設けられた第1配向膜と、
前記液晶層と前記対向電極との間に設けられた第2配向膜と、
を備え、
前記液晶層のダイレクターが前記液晶層の厚み方向となすプレチルト角が、前記画素電極側で前記対向電極側よりも大きくなっており、前記画素電極に前記スイッチング素子を介して前記対向電極電位に対する高電位と低電位とが交互に印加され、前記画素電極に前記高電位が印加されているときの前記スイッチング素子の寄生容量による前記画素電極の電位の変化量と、前記画素電極に前記低電位が印加されているときの前記寄生容量による前記画素電極の電位の変化量との平均値の分だけ、前記高電位と前記低電位との平均電位をシフトさせた電位を基準電位としたときに、前記対向電極電位が、前記基準電位よりも低いことを特徴とする液晶装置。 A pixel electrode;
A switching element electrically connected to the pixel electrode;
A counter electrode disposed opposite to the pixel electrode to which a counter electrode potential is applied;
A liquid crystal layer provided between the pixel electrode and the counter electrode;
A first alignment film provided between the liquid crystal layer and the pixel electrode;
A second alignment film provided between the liquid crystal layer and the counter electrode;
With
The pretilt angle formed by the director of the liquid crystal layer and the thickness direction of the liquid crystal layer is larger on the pixel electrode side than on the counter electrode side, and the pixel electrode is connected to the counter electrode potential via the switching element. The amount of change in the potential of the pixel electrode due to the parasitic capacitance of the switching element when the high potential and the low potential are alternately applied and the high potential is applied to the pixel electrode, and the low potential is applied to the pixel electrode When a potential obtained by shifting the average potential of the high potential and the low potential by the average value of the amount of change in the potential of the pixel electrode due to the parasitic capacitance when the reference potential is applied is used as a reference potential. The liquid crystal device is characterized in that the counter electrode potential is lower than the reference potential.
前記画素電極に前記スイッチング素子を介して前記対向電極電位に対する高電位と低電位とを交互に印加し、前記画素電極に前記高電位が印加されているときの前記スイッチング素子の寄生容量による前記画素電極の電位の変化量と、前記画素電極に前記低電位が印加されているときの前記寄生容量による前記画素電極の電位の変化量との平均値の分だけ、前記高電位と前記低電位との平均電位をシフトさせた電位を基準電位としたときに、前記対向電極電位を前記基準電位よりも低くすることを特徴とする液晶装置の駆動方法。 A pixel electrode; a switching element electrically connected to the pixel electrode; a counter electrode disposed opposite to the pixel electrode to which a counter electrode potential is applied; and provided between the pixel electrode and the counter electrode. A liquid crystal layer; a first alignment film provided between the liquid crystal layer and the pixel electrode; and a second alignment film provided between the liquid crystal layer and the counter electrode. A driving method of a liquid crystal device, wherein a pretilt angle formed by a director of a layer and a thickness direction of the liquid crystal layer is larger on the counter electrode side than on the pixel electrode side,
The pixel due to parasitic capacitance of the switching element when a high potential and a low potential with respect to the counter electrode potential are alternately applied to the pixel electrode via the switching element, and the high potential is applied to the pixel electrode. The high potential and the low potential are equivalent to the average value of the amount of change in the potential of the electrode and the amount of change in the potential of the pixel electrode due to the parasitic capacitance when the low potential is applied to the pixel electrode. A driving method of a liquid crystal device, wherein the counter electrode potential is made lower than the reference potential when a potential obtained by shifting the average potential is set as a reference potential.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074993A JP2011209387A (en) | 2010-03-29 | 2010-03-29 | Liquid crystal device, liquid crystal device driving method, and electronic apparatus |
CN201510060773.3A CN104536178A (en) | 2010-03-29 | 2011-03-29 | Liquid crystal device, liquid crystal device driving method, and electronic apparatus |
CN201110077089.8A CN102207643B (en) | 2010-03-29 | 2011-03-29 | The driving method of liquid-crystal apparatus, liquid-crystal apparatus and electronic equipment |
US13/074,175 US20110234960A1 (en) | 2010-03-29 | 2011-03-29 | Liquid crystal device, liquid crystal device driving method, and electronic apparatus |
US14/626,876 US9632338B2 (en) | 2010-03-29 | 2015-02-19 | Liquid crystal device, liquid crystal device driving method, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074993A JP2011209387A (en) | 2010-03-29 | 2010-03-29 | Liquid crystal device, liquid crystal device driving method, and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011209387A true JP2011209387A (en) | 2011-10-20 |
Family
ID=44940552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010074993A Withdrawn JP2011209387A (en) | 2010-03-29 | 2010-03-29 | Liquid crystal device, liquid crystal device driving method, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011209387A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8634047B2 (en) | 2011-01-21 | 2014-01-21 | Seiko Epson Corporation | Liquid crystal display device and electronic apparatus |
JP2014092695A (en) * | 2012-11-05 | 2014-05-19 | Seiko Epson Corp | Electro-optic device and electronic equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002189460A (en) * | 2000-10-13 | 2002-07-05 | Sharp Corp | Display device, method for driving the same, and method for driving liquid crystal display device |
JP2007199191A (en) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | Liquid crystal apparatus, manufacturing method thereof and electronic apparatus |
JP2007206676A (en) * | 2006-01-06 | 2007-08-16 | Canon Inc | Liquid crystal display apparatus |
JP2007219356A (en) * | 2006-02-20 | 2007-08-30 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
-
2010
- 2010-03-29 JP JP2010074993A patent/JP2011209387A/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002189460A (en) * | 2000-10-13 | 2002-07-05 | Sharp Corp | Display device, method for driving the same, and method for driving liquid crystal display device |
JP2007206676A (en) * | 2006-01-06 | 2007-08-16 | Canon Inc | Liquid crystal display apparatus |
JP2007199191A (en) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | Liquid crystal apparatus, manufacturing method thereof and electronic apparatus |
JP2007219356A (en) * | 2006-02-20 | 2007-08-30 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8634047B2 (en) | 2011-01-21 | 2014-01-21 | Seiko Epson Corporation | Liquid crystal display device and electronic apparatus |
JP2014092695A (en) * | 2012-11-05 | 2014-05-19 | Seiko Epson Corp | Electro-optic device and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9372373B2 (en) | Liquid crystal device, driving method thereof, and electronic apparatus capable of improving display quality by suppressing occurrence of display defect | |
US7978273B2 (en) | Active-matrix substrate, display device, and television receiver | |
US9632338B2 (en) | Liquid crystal device, liquid crystal device driving method, and electronic apparatus | |
USRE40771E1 (en) | Liquid crystal display device and method of driving the same | |
JP4178977B2 (en) | Display drive device and drive control method thereof, and active matrix liquid crystal display device and drive method thereof. | |
TW200402027A (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
JP2010113264A (en) | Liquid crystal device and electronic apparatus | |
US9140942B2 (en) | Liquid crystal display device and multi-display system | |
JP2011209387A (en) | Liquid crystal device, liquid crystal device driving method, and electronic apparatus | |
JPH09243999A (en) | Liquid crystal display device | |
TWI391766B (en) | Pixel structure and driving method thereof, and driving method of display | |
US20150293413A1 (en) | Thin-film transistor array substrate and liquid crystal display device | |
JPH0973064A (en) | Liquid crystal display device | |
JP5593773B2 (en) | Liquid crystal device, driving method of liquid crystal device, and electronic apparatus | |
JP2011209385A (en) | Liquid crystal device, method for driving the liquid crystal device and electronic apparatus | |
US10657914B2 (en) | Driving method for liquid crystal apparatus, liquid crystal apparatus, and electronic apparatus | |
JP2011209384A (en) | Liquid crystal device, method for driving the liquid crystal device and electronic apparatus | |
JP5699440B2 (en) | Liquid crystal device, driving method of liquid crystal device, and electronic apparatus | |
JP2011209388A (en) | Liquid crystal device, driving method thereof, and electronic apparatus | |
JP5429001B2 (en) | Liquid crystal device, driving method of liquid crystal device, and electronic apparatus | |
JP2011209525A (en) | Liquid crystal device, method for driving the same, and electronic apparatus | |
KR20160125275A (en) | Liquid crystal display device | |
JP2004294913A (en) | Liquid crystal display device | |
JP2011209526A (en) | Liquid crystal device, method for driving the same, and electronic apparatus | |
JP2011209529A (en) | Liquid crystal device, method for driving the same, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20131018 |