JP2005303100A - 部品不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法 - Google Patents

部品不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法 Download PDF

Info

Publication number
JP2005303100A
JP2005303100A JP2004118524A JP2004118524A JP2005303100A JP 2005303100 A JP2005303100 A JP 2005303100A JP 2004118524 A JP2004118524 A JP 2004118524A JP 2004118524 A JP2004118524 A JP 2004118524A JP 2005303100 A JP2005303100 A JP 2005303100A
Authority
JP
Japan
Prior art keywords
wiring board
bumps
crushing
pressing means
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004118524A
Other languages
English (en)
Other versions
JP4515805B2 (ja
Inventor
Kazuhiro Kawase
和宏 川瀬
Shigehiro Takeda
茂裕 武田
Yosuke Morita
陽介 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004118524A priority Critical patent/JP4515805B2/ja
Publication of JP2005303100A publication Critical patent/JP2005303100A/ja
Application granted granted Critical
Publication of JP4515805B2 publication Critical patent/JP4515805B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】二次不良の発生による歩留まり低下のおそれがなく、汎用性にも優れた部品不良箇所マーキング方法を提供すること。
【解決手段】本発明の不良箇所マーキング方法は、第1接触工程、移動距離設定工程及び押し潰し工程を含む。第1接触工程は、不良箇所を有する部品11における複数の導体部17のうちの一部の導体部17に、押圧手段31の第1基準面51を接触させる。移動距離設定工程では、一部の導体部17を押し潰す際の押圧手段31の移動距離をあらかじめ設定する。押し潰し工程では、あらかじめ設定した移動距離だけ押圧手段31を移動させて、一部の導体部17を押し潰し、複数の導体部17間の平坦度を悪化させる。
【選択図】 図4

Description

本発明は、基材上に複数の導体部を有する部品の不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法に関するものである。
近年、配線基板を効率よく製造するための一手法として、いわゆる多数個取りと呼ばれる手法がよく知られている。この手法では、まず、矩形状をした大判の絶縁基材を出発材料として、多数個取り配線基板を製造する。次いで、その多数個取り配線基板を配線基板領域の境界線に沿って分割し、配線基板の個片を複数個同時に得るようにする。なお、個々の配線基板領域内には配線層がそれぞれ形成されるとともに、個々の絶縁基板の表面にある半導体素子搭載部には例えば複数のはんだバンプがアレイ状に配置される。
ところで、この種の多数個取り配線基板においては、製造上のばらつきや不具合により、複数の配線基板領域のうちの1つまたは複数のものに不良箇所が含まれてしまう場合がある。この場合、後工程において良品及び不良品を判別する際の便宜のため、従来では、不良箇所を有する配線基板領域にあらかじめバッドマークを付していた。具体的には、ディスペンサやマジックペンを用い、配線基板領域表面の所定部分(例えば表面にあるキャビティ)にインクを塗布するようにしていた。
しかしながら、例えばキャビティ部分のない多数個取り配線基板にインクを塗布した場合、そのインクが他の配線基板領域にまで流れ出したり、飛び散ったりすることがあった。よって、本来良品であるものにもバッドマークが付される結果となり、このような二次不良が原因となって歩留まりが低下する可能性があった。また、上記のマーキング方法は、特定の構造を有する一部の多数個取り配線基板のみにしか適用できず、汎用性に劣るという欠点があった。
このような事情の下、配線基板領域内にあらかじめ位置合わせマークを形成しておき、不良箇所のある配線基板領域がある場合には、その配線基板領域内にある位置合わせマークをレーザ加工により除去する、といったマーキング方法が従来提案されている(例えば、特許文献1参照)。このマーキング方法では、外観検査装置で配線基板領域を観察することにより、位置合わせマークがあるものを良品と判断し、位置合わせマークがないものを不良品として判断する。そして、このマーキング方法は、異物であるインクの塗布を伴わないため、ディスペンサやマジックペンを用いる方法に比べて、基本的に汎用性が高いということができる。
特開2001−127399号公報(図1等)
ところで、特許文献1記載のマーキング方法では、位置合わせマークを完全に除去するためには、レーザを高出力に設定する必要がある。
しかし、位置合わせマークを狙って高出力のレーザを照射した場合、レーザが当該位置合わせマークまたはその近傍で反射され、配線基板における別の箇所に当たってしまう可能性がある。すると、本来良品であったものがマーキング工程を経ることで不良品化し、かえって歩留まりが低下するおそれがある。また、このような二次不良の発生を避けるためにレーザの出力を低く抑えると、位置合わせマークを完全に除去できなくなり、後工程において不良品が不良品として判別されなくなるおそれがある。
さらに、配線基板の導体パターン等は今度ますますファイン化する傾向にあり、それに伴ってレーザの照射位置精度を向上させる必要がある。しかし、レーザの高出力化は照射位置精度の低下につながるため、ファイン化が進んだ場合にこの方法では対応できなくなる可能性がある。また、レーザの照射位置精度の向上及びレーザの高出力化を同時に実現しようとすれば、設備の複雑化や高コスト化が避けられない。
本発明は上記の課題に鑑みてなされたものであり、その目的は、二次不良の発生による歩留まり低下のおそれがなく、汎用性にも優れた部品不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法を提供することにある。
そして上記課題を解決するための手段としては、基材上に複数の導体部を有する部品の不良箇所マーキング方法であって、不良箇所を有する部品における前記複数の導体部のうちの一部の導体部に、押圧手段の第1基準面を接触させる第1接触工程と、前記押圧手段により前記一部の導体部を押し潰す際の前記押圧手段の移動距離をあらかじめ設定する移動距離設定工程と、あらかじめ設定した前記移動距離だけ前記押圧手段を移動させて前記一部の導体部を押し潰し、前記複数の導体部間の平坦度を悪化させる押し潰し工程とを含むことを特徴とする部品不良箇所マーキング方法がある。
このマーキング方法では、一部の導体部を押し潰し、複数の導体部間の平坦度(コプラナリティ)を悪化させることをもって、実質的にバッドマークを付すようにしている。ゆえに、このマーキング方法は、キャビティの有無に関係なく実施可能であり、インク等のような異物を塗布する従来の手法に比べて、汎用性に優れている。また、このマーキング方法は押圧手段を用いて一部の導体部を機械的に押し潰す方法であるため、高出力レーザの反射やインクの流れ出しに起因する二次不良も発生せず、歩留まりが向上する。しかも、部品のファイン化、さらには導体パターンのファイン化が進んだ場合であっても、このマーキング方法によれば比較的簡単にかつ確実にバッドマークを付すことができる。また、移動距離をあらかじめ設定してから押し潰しを行うため、押し潰し量を任意にかつ精度よく設定することができる。
ここで、マーキング対象となる前記部品は特に限定されるべきではない。基材上に複数の導体部を有する部品であれば、その種類を問わずに、マーキング対象として選択されることが可能である。そのなかでも、例えば、複数の導体部として複数のバンプを有するバンプ付き部品を、マーキング対象として選択することが好適である。バンプ(突起電極)は、通常形成される導体パターンに比べて十分な高さを有するため、押し潰される対象として好適だからである。例えば、バンプの高さは例えば30μm以上であることがよく、特には70μm以上であることがよい。その理由は、30μm未満であると、押し潰したものとそうでないものとで高低差をつけにくくなるからである。
さらに、上記課題を解決するための別の手段としては、複数の配線基板領域に区画された基材と、前記複数の配線基板領域内にそれぞれ配置された複数のバンプとを備える多数個取り配線基板の製造方法であって、不良箇所を有する配線基板領域内にある前記複数のバンプのうちの一部のバンプの先端に、押圧手段の第1基準面を接触させる第1接触工程と、前記押圧手段により前記一部のバンプを押し潰す際の前記押圧手段の移動距離をあらかじめ設定する移動距離設定工程と、あらかじめ設定した前記移動距離だけ前記押圧手段を移動させて前記一部のバンプを押し潰し、前記複数のバンプ間の平坦度を悪化させる押し潰し工程とを含む不良箇所マーキング工程を行うことを特徴とする多数個取り配線基板の製造方法がある。
この製造方法におけるマーキング工程では、一部のバンプを押し潰し、複数のバンプ間の平坦度(コプラナリティ)を悪化させることをもって、実質的にバッドマークを付すようにしている。ゆえにこの方法は、キャビティの有無に関係なく実施可能であり、インク等のような異物を塗布する従来の手法に比べて、汎用性に優れている。また、このマーキング工程では、押圧手段を用いて一部のバンプを機械的に押し潰すため、高出力レーザの反射やインクの流れ出しあるいは飛び散りに起因する二次不良も発生しない。よって、歩留まりが向上する。しかも、配線基板の導体パターンのファイン化が進んだ場合であっても、このマーキング工程によれば比較的簡単にかつ確実にバッドマークを付すことができる。また、移動距離をあらかじめ設定してから押し潰しを行うため、バンプ押し潰し量を任意にかつ精度よく設定することができる。
以下、上記の多数個取り配線基板の製造方法を詳細に説明する。
この製造方法では新規な不良箇所マーキング工程が行われる。同工程におけるマーキング対象は、複数の配線基板領域に区画された基材と、複数の配線基板領域内にそれぞれ配置された複数のバンプとを備える多数個取り配線基板である。基材の種類は特に限定されるべきではなく、例えば、樹脂、セラミック、ガラス等を材料とする略板状の絶縁基材が用いられる。なお、金属をコアとする略板状の基材を用いることも可能である。複数の配線基板領域は平面視で例えば矩形状に設定されるとともに、複数のバンプは個々の配線基板領域内においてアレイ状に配列される。前記バンプは例えばはんだを用いて形成される。バンプの形状は特に限定されず、例えば球状、半球状、柱状等である。
上記不良箇所マーキング方法は、少なくとも下記の諸工程(第1接触工程、移動距離設定工程、押し潰し工程)を含んでいる。
第1接触工程では、不良箇所を有する配線基板領域内にある複数のバンプのうちの一部のバンプの先端に、押圧手段の第1基準面を接触させる。この場合、押圧手段がバンプに対して大きな押圧力を与える前に、押圧手段を一旦停止させることがよい。また、このとき第1基準面は、複数のバンプを有する基材の主面に対して平行に配置されることがよい。
前記押圧手段としては、先端に第1基準面を有するヘッドを備えたものを使用することが好適である。第1基準面の面積は特に限定されないが、少なくとも平面視での押し潰し対象バンプの面積よりも大きいことがよい。その理由は、バンプとの接触を確実なものとするためには、ある程度大きい第1基準面を有するヘッドの使用が好ましいからである。
なお、ヘッドの位置合わせ精度がバンプピッチよりも悪いと、関係のないバンプにヘッドが接触したり、隣接する別の配線基板領域内のバンプにヘッドが接触したりするおそれがある。このような場合には、バンプをうまく押し潰せなくなり、押し潰し後のバンプの高さも正確に測定できなくなる。従って、第1基準面の面積は必要最小限の大きさであればよく、例えば、複数のバンプが配列されているエリアの面積分以下、より具体的には平面視での押し潰すバンプの面積の1倍以上30倍以下であることがよい。
移動距離設定工程では、押圧手段により前記一部のバンプを押し潰す際の押圧手段の移動距離をあらかじめ設定する。前記移動距離とは、バンプ押し潰しのために押圧手段を基材の厚さ方向に沿って移動させる際の適切な距離のことを意味する。そして押し潰し工程では、あらかじめ設定した移動距離だけ押圧手段を移動させて一部のバンプを押し潰し、複数のバンプ間の平坦度を悪化させる。
つまり、この不良箇所マーキング方法では、適切な移動距離をあらかじめ設定してから押し潰しを行うため、バンプ押し潰し量を任意にかつ精度よく設定することができる。ちなみに、適切な移動距離を設定せずにバンプの押し潰しを行った場合には、移動距離がばらついて、良品、不良品の判別精度に悪影響を与えるおそれがある。
押し潰し工程では、同一の配線基板領域内にある複数のバンプのうち、任意の1つまたは2つ以上のバンプを押し潰し対象とすることが可能である。ただし、同一の配線基板領域内にある全てのバンプを押し潰し対象とすることは除かれる。この場合にはバンプ間の平坦度が低下しないからである。
また、押し潰し対象として決定されるバンプは、基本的にバンプ群内のどのバンプでもよいが、強いて言えば他のバンプとの離間距離が最も大きいバンプであることが好ましい。その理由は、周囲にある他のバンプを間違えて押し潰す確率が低くなり、バンプを所望の高さにすることが容易になるからである。例えば、複数のバンプがアレイ状に配列されている場合には、コーナー部に位置するバンプを押し潰し対象とすることが好適である。
前記不良箇所マーキング工程は、前記押し潰し工程よりも前の段階で前記基材の表面に前記押圧手段の第2基準面を接触させる第2接触工程と、前記押し潰し工程を経て押し潰されるべき前記一部のバンプの高さを、前記第1基準面と前記第2基準面との位置関係に基づいて算出するバンプ高さ算出工程とを含むことが好ましい。
この方法によれば、押し潰される前のバンプの高さを、押し潰し工程を実施する前にあらかじめ把握することが可能となる。よって、バンプを押し潰す際の押圧手段の移動距離を正確に設定することができる。なお、このような方法に代えて、例えばレーザ式あるいは接触式の変位計を用いて、押し潰される前のバンプの高さを算出するようにしても構わない。
第2基準面は、押圧手段におけるヘッド以外の部材に設けられていることがよい。また、第2基準面が接触する位置は、押し潰し対象であるバンプと同じ配線基板領域内の任意の位置であることが好ましく、特には押し潰し対象であるバンプの近傍の位置であることが好ましい。その理由は、押し潰し対象からの距離が小さくなるほど押し潰し後のバンプ高さを正確に算出できるからである。
上述したような不良箇所マーキング工程の実施後、さらに、複数のバンプを外観検査装置で配線基板領域ごとに観察し、複数のバンプ間の平坦度が悪化している配線基板領域を不良品と判定する不良品判別工程を実施してもよい。
この方法によれば、複数のバンプ間の平坦度がよい配線基板領域については良品として判定され、複数のバンプ間の平坦度が悪化している配線基板領域については不良品として判定される。また、外観検査装置は配線基板製造プロセスの最終段階において通常よく用いられる装置であり、このような既存の設備を利用して不良品判別を行うことができれば、設備コストを低く抑えることができる。
以下、本発明を具体化した実施形態の多数個取り配線基板の製造方法を、図1〜図8に基づき詳細に説明する。図1は、検査工程前の多数個取り配線基板11を示す概略平面図である。図2は、検査工程前の多数個取り配線基板11を示す概略断面図である。図3は、多数個取り配線基板11の製造方法を説明するためのフローチャートである。図4は、不良箇所マーキング工程において使用するバンプ押圧装置31(押圧手段)と、マーキング対象である多数個取り配線基板11とを示す概略正面図である。図5は、第2接触工程の際のバンプ押圧装置31及び多数個取り配線基板11を示す概略正面図である。図6は、第1接触工程の際のバンプ押圧装置31及び多数個取り配線基板11を示す概略正面図である。図7は、押し潰し工程の際のバンプ押圧装置31及び多数個取り配線基板11を示す概略正面図である。図8は、不良品判別工程において使用する外観検査装置61と、検査対象である多数個取り配線基板11とを示す概略正面図である。
図1,図2には、本実施形態の多数個取り配線基板11が示されている。この多数個取り配線基板11を構成するセラミック基材12(基材)は、アルミナ焼結体からなる長方形状の板材であって、上面13(第1主面)及び下面14(第2主面)を有している。セラミック基材12は、正方形状または長方形状をした複数の配線基板領域15に区画されている。図1,図2にて描かれた一点鎖線は切断予定線16を示す。個々の配線基板領域15においてその上面13の中央部は半導体素子搭載部であって、その部分には複数のはんだバンプ17(導体部)がアレイ状に配列されている。はんだバンプ17の直径は150μm〜250μm程度、高さは50μm〜150μm程度、はんだバンプ17の数は5個〜20個程度となっている。本実施形態では、直径約200μm、高さ約150μmの略半球状はんだバンプ17を、4個×4個設けている。なお、同じ配線基板領域15内にある複数のはんだバンプ17の高さは、それぞれ150μm±15μmの範囲内となるように設計されている。即ち、本実施形態では少なくともこの条件を満たすものが良品となりうる。
各々の配線基板領域15においてその上面13及び下面14には、タングステンまたはAgを主成分とするメタライズ配線層(図示略)が所定パターン状に形成されている。また、配線基板領域15においてその内部には、タングステンまたはAgを主成分とする複数のスルーホール導体(図示略)が形成されている。これらのスルーホール導体は、上面13及び下面14のメタライズ配線層同士を導通させている。
このような多数個取り配線基板11は例えば以下の手順で作製される。まず、従来周知の方法(例えばドクターブレード法)により大判のグリーンシートを作製し、そのグリーンシートに穴あけ加工して貫通孔を形成する。次に、あらかじめ調製しておいたタングステンもしくはAgのペーストをスクリーン印刷法により印刷する。これにより、貫通孔内にタングステンもしくはAgのペーストを充填するとともに、グリーンシートの表面及び裏面に所定パターン状のペースト印刷層を形成する。次に、このグリーンシートを所定温度条件(例えば1650℃〜1950℃)で加熱し、メタライズ用ペーストとグリーンシートとを同時に焼結させる。次に、得られた焼結体の上面13の所定箇所(例えばスルーホール導体の上端面)にはんだペーストを印刷し、さらにその印刷したペーストはんだを所定温度に加熱してリフローさせる。その結果、複数のはんだバンプ17を備えた多数個取り配線基板11が得られる。なお、この段階ではんだバンプ17のフラッタニング処理を行うことにより、はんだバンプ高さを150μm±15μmの範囲内に調整しておいてもよい。また、必要に応じて、はんだバンプ17の表面にニッケル−金めっきなどを施してもよい。
ここで、多数個取り配線基板11における配線基板領域15には、製造上のばらつきや不具合により、不良箇所が含まれてしまう場合がある。不良の具体例としては、スルーホール導体の充填不良やボイド、メタライズ配線層の断線やショート、はんだバンプのブリッジ(連結)、基板表面の汚れや基板のクラック・カケ等が挙げられる。従って、次の各種検査工程では、電気的検査や、目視検査などを行って、多数個取り配線基板11における不良箇所を発見しておく(図3のS101参照)。
次に、先の各種検査工程で発見した不良箇所を、配線基板領域15ごとに多数個取り配線基板11にマーキングする工程を実施する(図3のS102〜S106参照)。
本実施形態の不良箇所マーキング工程では、図4等にて概略的に示すようなバンプ押圧装置31(押圧手段)が用いられる。このバンプ押圧装置31は、ヘッド41、ストッパ42、第1可動部材43、第2可動部材44、スプリング45、シリンダ46を備えている。特にストッパ42、第2可動部材44、シリンダ46については、図示しない固定部材を介して支持体32の下面側にそれぞれ支持されている。
ヘッド41は、実質的な押圧面である第1基準面51を下端中央部に有している。本実施形態では、第1基準面51の大きさを、平面視でのはんだバンプ17の一個分の面積の1.5倍程度に設定している。なお、ヘッド41は少なくともはんだよりも硬質の金属材料を用いて形成されることが好ましい。ヘッド41の上端面は、第1可動部材43の下端面中央部に固定されている。第1可動部材43は、上端面中央部に透孔を有するとともに、自身よりも一回り大きな第2可動部材44の内側に配置されている。なお、第1可動部材43は、第2可動部材44の内側において所定長さだけ上下方向に移動可能となっている。第2可動部材44は、上端面中央部及び下端面中央部にそれぞれ透孔を有している。第2可動部材44も所定長さだけ上下方向に移動可能となっている。第1可動部材43内には、ばね定数kのスプリング45が配置されている。スプリング45の上端はシリンダ46のロッド部47の先端に固定され、下端は第1可動部材43の底部に固定されている。通常時には、スプリング45の付勢力によってロッド部47が上方に付勢され、ロッド部47の一部が第1可動部材43の上部に接触する。シリンダ46の伸張時には、スプリング45の付勢力に抗してロッド部47が下動し、スプリング45を圧縮する。ここで、スプリング45の初期長さをL0とし、圧縮時の長さをLとすると、スプリング45にはF=k×(L0−L)の抗力が発生する。ゆえに、この抗力が第1可動部材43に作用することにより、ヘッド41がはんだバンプ17を当該抗力と同じ大きさの力で押圧するようになっている。即ち、ヘッド41がもたらす押圧力は、スプリング45の圧縮量に比例する。また、第2可動部材44の下方には、中心部に透孔を有するストッパ42が配置されている。前記ストッパ42は、ロッド部47、第1可動部材43、スプリング45及びヘッド41とは別個に独立して駆動される。シリンダ46の伸張時には、ストッパ42の透孔を介してヘッド41の下端が下方に突出するようになっている。ただし、第2可動部材44がある程度下動した場合、第2可動部材44の下部がストッパ42の上面側に当接し、第2可動部材44等のそれ以上の下動が規制される。また、ストッパ42において下方に突出する部分には、第2基準面52が設けられている。本実施形態では、第2基準面52の大きさを、平面視でのはんだバンプ17の面積の1倍程度に設定している。
そして、上記構成のバンプ押圧装置31を用いたマーキング工程では、まず、不良箇所を有する配線基板領域15を特定する。本実施形態では、図1において最上列かつ最右列の位置にある配線基板領域15のみに不良箇所があり、それ以外のものについては特に不良箇所がないものと仮定して説明する。図1中、押し潰し対象となるはんだバンプ17を他のものと区別するために、黒色で塗り潰している。即ち、本実施形態では、コーナー部に位置するはんだバンプ17のうちの1つを、押し潰し対象としている。これにより、周囲にある他のはんだバンプ17を間違えて押し潰すことが防止可能となる。
そして次に下記の要領で第2接触工程を実施する(図3のS102参照)。この場合、あらかじめバンプ押圧装置31全体を水平方向に移動させて、不良箇所を有する配線基板領域15の上方に配置しておく。また、ヘッド41を、押し潰し対象である特定のはんだバンプ17の直上に位置させておく。この状態で、バンプ押圧装置31全体を下方に移動させ、不良箇所を有する配線基板領域15においてセラミック基材12の上面13に、ストッパ42の第2基準面52を接触させる(図5参照)。本実施形態では、押し潰し対象である特定のはんだバンプ17から0.1mm〜1.0mm離間した位置に、第2基準面52を接触させるようにしている。これにより、押し潰し対象からの距離が小さくなり、バンプ高さを正確に算出することが可能となる。
次いで、下記の要領で第1接触工程を実施する(図3のS103参照)。即ち、シリンダ46を駆動させてロッド部47を所定量だけ伸張させる。すると、ロッド部47とともに第1可動部材43、スプリング45及びヘッド41が下方に一体移動し、ヘッド41の第1基準面51がはんだバンプ17の先端に接触する(図6参照)。そして、ヘッド41がはんだバンプ17に対して大きな押圧力を与える前に、シリンダ46を停止させてヘッド41を一旦停止させる。
そして次に下記の要領でバンプ高さ算出工程を実施する(図3のS104参照)。上記のバンプ押圧装置31は、第1基準面51の高さ位置と第2基準面52の高さ位置との差を検知可能な位置検出センサを備えている。そして、本工程では、この位置検出センサの出力信号を図示しないコンピュータに入力して、同コンピュータに第1基準面51と第2基準面52との高さ位置の差を算出させる。その結果、押し潰し対象である特定のはんだバンプ17の高さ(押し潰し前の高さ)が求められる。
次に下記の要領で移動距離設定工程を実施する(図3のS105参照)。本工程では、押し潰し対象である特定のはんだバンプ17を押し潰す際のヘッド41の移動距離をあらかじめ算出し、設定する。前記コンピュータは、押し潰し対象である特定のはんだバンプ17を押し潰して所定の高さにするために、あらかじめ目標値データを記憶している。コンピュータは、押し潰し前の高さデータと目標値データとを比較してその差を求め、これに基づいてヘッド41を下方に移動すべき距離を算出し、設定する。さらにコンピュータは、ヘッド41を前記移動距離分だけ下動させるのに必要なシリンダ46の駆動量を算出する。例えば、押し潰し前の高さが120μmで目標値が70μmである場合には、その差である50μmという値がヘッド41の移動距離として算出され、さらに50μm分だけヘッド41を下動させるのに必要な駆動量が算出される。また、押し潰し前の高さが115μmで目標値が70μmである場合には、その差である45μmという値がヘッド41の移動距離として算出され、さらに45μm分だけヘッド41を下動させるのに必要な駆動量が算出される。勿論この場合には、移動距離が短くなる分だけ駆動量が小さくなる。
次に下記の要領で押し潰し工程を実施する(図3のS106参照)。本工程では、図示しないコンピュータがシリンダ46に所定の制御信号を出力する。その結果、シリンダ46が駆動されてロッド部47が所定量伸張し、スプリング45、第1可動部材43及びヘッド41が下方に一体移動する。これら部材の一体移動により、ヘッド41の第1基準面51がはんだバンプ17を押し潰す(図7参照)。このため、押し潰されたはんだバンプ17の高さが目標値である70μmとなり、複数のバンプ間のコプラナリティを確実に悪化させることができる。
つまり、本実施形態の不良箇所マーキング方法では、適切な移動距離をあらかじめ設定してから押し潰しを行うため、バンプ押し潰し量を任意にかつ精度よく設定することができる。
上記の不良箇所マーキング工程を経た多数個取り配線基板11は、最終製品として出荷することができる。そして、出荷先においては、この多数個取り配線基板11について下記の要領で不良品判別工程を実施する(図3のS107参照)。本工程では、例えば、レーザ走査手段62を有する従来周知のはんだバンプ外観検査装置61を利用する(図8参照)。この外観検査装置61では、同じ配線基板領域15内にある複数のはんだバンプ17に対して、レーザ光を走査しながら照射する。そして、バンプ形状を三次元的に測定することにより、配線基板領域15ごとのコプラナリティを計測する。この場合、押し潰されたはんだバンプ17を有しない配線基板領域15については、すべてのはんだバンプ高さが150μm±15μmの範囲内に収まっているため、良品として判定される。一方、押し潰されたはんだバンプ17を有する配線基板領域15については、押し潰されたはんだバンプ高さが150μm±15μmの範囲外であるため、コプラナリティが悪くなり不良品として判定される。従って、出荷元において不良箇所にマーキングが付された配線基板領域15を、出荷先においても確実に把握することができる。
そして最後に基板分割工程を実施することにより、多数個取り配線基板11を切断予定線16に沿って分割し、個片化する(図3のS107参照)。その結果、複数の配線基板の個片を同時に得ることができ、それらのうちから不良品のみを除去することができる。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態では、一部のはんだバンプ17を押し潰してコプラナリティを悪化させることをもって、実質的にバッドマークを付すようにしている。ゆえに本実施形態のマーキング工程は、キャビティの有無に関係なく実施することができ、インク等のような異物を塗布する従来の手法に比べて汎用性に優れている。また、バンプ押圧装置31を用いてはんだバンプ17を機械的に押し潰すため、高出力レーザの反射やインクの流れ出しに起因する二次不良も発生しない。よって、歩留まりが向上する。しかも、配線基板のファイン化が進んだ場合であっても、本実施形態によれば比較的簡単にかつ確実にバッドマークを付することができる。
(2)また、本実施形態のマーキング工程では、ヘッド41の移動距離をあらかじめ設定してから押し潰しを行うため、バンプ押し潰し量を任意にかつ精度よく設定することができる。このことは、不良品判別工程における判別精度の向上に寄与する。
(3)また本実施形態では、配線基板製造プロセスの最終段階において通常よく用いられる既存の外観検査装置61を用いて、不良品判別工程を行っている。従って、新規に設備を追加する必要がなく、設備コストを低く抑えることができる。
なお、本発明の実施形態は以下のように変更してもよい。
・上記実施形態では、バンプ押圧装置31を用いて押し潰すはんだバンプ17の数を、1つの配線基板領域15につき1個にしたが、2個以上にしてもよい。
・また、上記実施形態では、図4に示す構造のバンプ押圧装置31を用いたが、これとは構造の異なる装置を用いてはんだバンプ17を押し潰すようにしてもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)複数の配線基板領域に区画された基材と、前記複数の配線基板領域内にそれぞれ配置された複数のバンプとを備える多数個取り配線基板の製造方法であって、個別に移動可能な2つの部材を有し、一方の部材に第1基準面が形成され、他方の部材に第2基準面が形成された押圧治具を用いるとともに、前記押圧治具の前記第2基準面を、不良箇所を有する配線基板領域内において前記基材の表面に接触させる第2接触工程と、不良箇所を有する配線基板領域内にある前記複数のバンプのうちの一部のバンプの先端に、前記押圧手段の第1基準面を接触させる第1接触工程と、前記第1接触工程及び前記第2接触工程を実施した後、押し潰されるべき前記一部のバンプの高さを、前記第1基準面と前記第2基準面との位置関係に基づいて算出するバンプ高さ算出工程と、前記バンプ高さ算出工程を実施した後、前記押圧手段により前記一部のバンプを押し潰す際の前記押圧手段の移動距離をあらかじめ設定する移動距離設定工程と、あらかじめ設定した前記移動距離だけ前記押圧手段を移動させて前記一部のバンプを押し潰し、前記複数のバンプ間の平坦度を悪化させる押し潰し工程とを含む不良箇所マーキング工程を行うことを特徴とする多数個取り配線基板の製造方法。
(2)前記不良箇所マーキング工程の実施後、前記複数のバンプを外観検査装置で前記配線基板領域ごとに観察し、前記複数のバンプ間の平坦度が悪化している配線基板領域を不良品と判定する不良品判別工程を実施することを特徴とする前記(1)に記載の多数個取り配線基板の製造方法。
本発明を具体化した一実施形態の多数個取り配線基板の製造方法において、検査工程前の多数個取り配線基板を示す概略平面図。 検査工程前の多数個取り配線基板を示す概略断面図。 多数個取り配線基板の製造方法を説明するためのフローチャート。 不良箇所マーキング工程において使用するバンプ押圧装置(押圧手段)と、多数個取り配線基板とを示す概略正面図。 第2接触工程の際のバンプ押圧装置及び多数個取り配線基板を示す概略正面図。 第1接触工程の際のバンプ押圧装置及び多数個取り配線基板を示す概略正面図。 押し潰し工程の際のバンプ押圧装置及び多数個取り配線基板を示す概略正面図。 不良品判別工程において使用する外観検査装置と、多数個取り配線基板とを示す概略正面図。
符号の説明
11…(バンプ付き)部品としての多数個取り配線基板
12…基材としてのセラミック基材
15…配線基板領域
17…導体部としてのはんだバンプ
31…押圧手段としてのバンプ押圧装置
51…第1基準面
52…第2基準面
61…外観検査装置

Claims (6)

  1. 基材上に複数の導体部を有する部品の不良箇所マーキング方法であって、
    不良箇所を有する部品における前記複数の導体部のうちの一部の導体部に、押圧手段の第1基準面を接触させる第1接触工程と、
    前記押圧手段により前記一部の導体部を押し潰す際の前記押圧手段の移動距離をあらかじめ設定する移動距離設定工程と、
    あらかじめ設定した前記移動距離だけ前記押圧手段を移動させて前記一部の導体部を押し潰し、前記複数の導体部間の平坦度を悪化させる押し潰し工程と
    を含むことを特徴とする部品不良箇所マーキング方法。
  2. 基材上に複数のバンプを有する部品の不良箇所マーキング方法であって、
    不良箇所を有する部品における前記複数のバンプのうちの一部のバンプの先端に、押圧手段の第1基準面を接触させる第1接触工程と、
    前記押圧手段により前記一部のバンプを押し潰す際の前記押圧手段の移動距離をあらかじめ設定する移動距離設定工程と、
    あらかじめ設定した前記移動距離だけ前記押圧手段を移動させて前記一部のバンプを押し潰し、前記複数のバンプ間の平坦度を悪化させる押し潰し工程と
    を含むことを特徴とするバンプ付き部品の不良箇所マーキング方法。
  3. 複数の配線基板領域に区画された基材と、前記複数の配線基板領域内にそれぞれ配置された複数のバンプとを備える多数個取り配線基板の製造方法であって、
    不良箇所を有する配線基板領域内にある前記複数のバンプのうちの一部のバンプの先端に、押圧手段の第1基準面を接触させる第1接触工程と、
    前記押圧手段により前記一部のバンプを押し潰す際の前記押圧手段の移動距離をあらかじめ設定する移動距離設定工程と、
    あらかじめ設定した前記移動距離だけ前記押圧手段を移動させて前記一部のバンプを押し潰し、前記複数のバンプ間の平坦度を悪化させる押し潰し工程と
    を含む不良箇所マーキング工程を行うことを特徴とする多数個取り配線基板の製造方法。
  4. 前記不良箇所マーキング工程では、同一の配線基板領域内にある前記複数のバンプのうち、他のバンプとの離間距離が最も大きいバンプを、押し潰し対象として決定することを特徴とする請求項3に記載の多数個取り配線基板の製造方法。
  5. 前記不良箇所マーキング工程は、前記押し潰し工程よりも前の段階で前記基材の表面に前記押圧手段の第2基準面を接触させる第2接触工程と、
    前記押し潰し工程を経て押し潰されるべき前記一部のバンプの高さを、前記第1基準面と前記第2基準面との位置関係に基づいて算出するバンプ高さ算出工程と
    を含むことを特徴とする請求項3または4に記載の多数個取り配線基板の製造方法。
  6. 前記不良箇所マーキング工程の実施後、前記複数のバンプを外観検査装置で前記配線基板領域ごとに観察し、前記複数のバンプ間の平坦度が悪化している配線基板領域を不良品と判定する不良品判別工程を実施することを特徴とする請求項3乃至5のいずれか1項に記載の多数個取り配線基板の製造方法。
JP2004118524A 2004-04-14 2004-04-14 部品不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法 Expired - Fee Related JP4515805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004118524A JP4515805B2 (ja) 2004-04-14 2004-04-14 部品不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004118524A JP4515805B2 (ja) 2004-04-14 2004-04-14 部品不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005303100A true JP2005303100A (ja) 2005-10-27
JP4515805B2 JP4515805B2 (ja) 2010-08-04

Family

ID=35334220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004118524A Expired - Fee Related JP4515805B2 (ja) 2004-04-14 2004-04-14 部品不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4515805B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013092395A (ja) * 2011-10-24 2013-05-16 Mecc Co Ltd 欠陥検査システム、及びマーキング方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11123600A (ja) * 1997-10-20 1999-05-11 Aida Eng Ltd サーボプレスの成形制御装置
JP2002100899A (ja) * 2000-09-25 2002-04-05 Yamaha Motor Co Ltd 実装方法及び表面実装機
JP2002324956A (ja) * 2001-04-25 2002-11-08 Kyocera Corp 多数個取り配線基板
JP2002324964A (ja) * 2001-04-24 2002-11-08 Kyocera Corp 多数個取り配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11123600A (ja) * 1997-10-20 1999-05-11 Aida Eng Ltd サーボプレスの成形制御装置
JP2002100899A (ja) * 2000-09-25 2002-04-05 Yamaha Motor Co Ltd 実装方法及び表面実装機
JP2002324964A (ja) * 2001-04-24 2002-11-08 Kyocera Corp 多数個取り配線基板
JP2002324956A (ja) * 2001-04-25 2002-11-08 Kyocera Corp 多数個取り配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013092395A (ja) * 2011-10-24 2013-05-16 Mecc Co Ltd 欠陥検査システム、及びマーキング方法

Also Published As

Publication number Publication date
JP4515805B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
JP4910378B2 (ja) X線検査装置及びx線検査方法
US7626406B2 (en) Probing method, probe apparatus and storage medium
US20120015457A1 (en) Pcb-mounted integrated circuits
US20200015396A1 (en) Component mounting system and adhesive inspection device
US9250198B2 (en) Board inspection apparatus
JP2010276541A (ja) 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
US8860456B2 (en) Non-destructive tilt data measurement to detect defective bumps
KR20240041890A (ko) 프로브 카드용 가이드 플레이트 및 그 제조방법 및 이를 구비한 프로브 카드
CN105424721A (zh) 一种金属应变计缺陷自动检测系统
CN114485450B (zh) 一种pcb板翘曲检测装置、方法和系统
JP4535494B2 (ja) 薄膜プローブシートの製造方法および半導体チップの検査方法
JP2007121183A (ja) 回路基板検査装置
JP2014062902A (ja) プローブカード及びその製造方法
JP4515805B2 (ja) 部品不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法
KR102422188B1 (ko) 타일링된 멤브레인 스페이스 트랜스포머를 갖는 수직형 프로브 어레이
US6978714B2 (en) Solder paste printing method, solder paste printing apparatus, and method for manufacturing a wiring substrate having solder- printed layers
KR101055507B1 (ko) 패턴부의 리페어 구조 및 리페어 방법
WO2009147804A1 (ja) プローブ装置製造方法
JP2001315310A (ja) スクリーン印刷装置
KR101296164B1 (ko) 평판형 가공대상물의 홀 가공방법
JP2001337050A (ja) プリント基板検査方法および装置
JP4034325B2 (ja) 三次元計測装置及び検査装置
JP2007317681A (ja) プローブカードおよびそれを用いた半導体素子検査方法
JP2002029033A (ja) 印刷検査装置の検査用データの作成方法
TWI620475B (zh) 印刷電路板及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees