JP2005295793A

JP2005295793A - 力率補正回路

Info

Publication number: JP2005295793A
Application number: JP2005101067A
Authority: JP
Inventors: Lee-Lung Yang; リ−ロンヤン
Original assignee: Individual
Current assignee: Individual
Priority date: 2004-04-01
Filing date: 2005-03-31
Publication date: 2005-10-20
Also published as: CN1677812A; US20050219869A1; DE102005014734A1; TW200534072A; US7061779B2

Abstract

【課題】高い力率を有する力率補正回路を提供する。
【解決手段】力率補正回路７１０は、直列に接続された第１の巻線、ダイオード、インダクタＬおよび第１のコンデンサを含む。第１の巻線の極性は１次巻線の極性と反対である。第２のコンデンサは１次巻線に接続されて、１次巻線を制御して第１のコンデンサを通る電圧を生成する。この電圧は変圧器Ｔ_１を介して第１の巻線へ伝送され、第１のコンデンサ電圧を昇圧させて力率を向上する。
【選択図】図７

Description

本発明は、力率補正回路に関し、特に高調波電流規則（harmonic current rules）ＥＮ−６１００−３−２で要求されているクラスＡまたはクラスＤに合致するフライバックトポロジー（flyback topologies）で設計されたスイッチング電源供給器の力率を向上する力率補正回路に関する。

図１は一般のスイッチング電源供給器を示す回路図である。このスイッチング電源供給器はＡＣ／ＤＣ整流器１およびＤＣ／ＤＣコンバータ２を備え、電解コンデンサＣ_３はブリッジ整流器ＢＤ_１のフィルタとして接続される。

図５は回路構造を示し、図１のＤＣ／ＤＣコンバータ２はハーフブリッジコンバータ（half-bridge converter）である。図５に示す回路設計は、ブリッジ整流器ＢＤ_１により交流電圧源Ｖ_Ｓ１を整流する。そして、この整流された交流電圧源はコンデンサＣ_３によりフィルタされ、直流電圧源Ｖ_Ｃ３が生成される。このコンデンサＣ_１およびコンデンサＣ_２は、共通ノードに接続されて分圧器が形成される。そのため、二つのコンデンサの間に設けられた共通ノードの電圧はＶ_Ｃ３／２である。

図６はＰＷＭ（pulse width modulation）信号を示すタイムチャートであり、Ｖ_ＨＧおよびＶ_ＬＧは、図５のスイッチＱ_１、Ｑ_２の駆動信号をそれぞれ示す。

０≦ｔ≦ｔ_１において、ＰＷＭ信号Ｖ_ＨＧ、Ｖ_ＬＧのそれぞれは低い（低電圧）状態であり、スイッチＱ_１、Ｑ_２がそれぞれオフとなっているとき、出力電圧Ｖ_ＯはコンデンサＣ_４により提供される。

ｔ_１≦ｔ≦ｔ_２のとき、ＰＷＭ信号Ｖ_ＬＧは高く（高電圧）、ＰＷＭ信号Ｖ_ＨＧは低い（低電圧）状態であるため、スイッチＱ_１はオフされ、スイッチＱ_２はオン（導電）状態である。続いて電流がコンデンサＣ_１、１次巻線Ｐ_１およびスイッチＱ_２を通って接地される。この状況下では、変圧器が１次巻線Ｐ_１から２次巻線Ｓ_１へ電力を変換し、コンデンサＣ_４へ電力を供給して電圧Ｖ_Ｏを出力する。

ｔ_２≦ｔ≦ｔ_３のとき、スイッチＱ_１、Ｑ_２のそれぞれは共に再びオフの状態となり、回路の動作状態は０≦ｔ≦ｔ_１のときと同じ状態である。

ｔ_３≦ｔ≦ｔ_４のとき、ＰＷＭ信号Ｖ_ＬＧは低く（低電圧）、ＰＷＭ信号Ｖ_ＨＧは高い（高電圧）状態であるため、スイッチＱ_１は導電されてスイッチＱ_２はオフの状態である。続いて、電流はスイッチＱ_１、１次巻線Ｐ_１およびコンデンサＣ_２を通って接地される。変圧器は１次巻線Ｐ_１から２次巻線Ｓ_２へ電力を変換し、コンデンサＣ_４へ電力を供給して電圧Ｖ_Ｏを出力する。

上述のパワースイッチングのサイクルが繰返されることにより電力が負荷に供給され、同時に出力電圧Ｖ_Ｏはフィードバックシステム１２へ伝送される。フィードバックシステム１２は信号を高周波パルス信号制御回路５０へフィードバックすることにより、ＰＷＭ信号Ｖ_ＨＧ、Ｖ_ＬＧのデューティサイクルを調整する。例えば、出力電圧が所定値よりも低いときには負荷に供給される電力は十分でなくなるため、フィードバック信号はＰＷＭ信号Ｖ_ＨＧ、Ｖ_ＬＧのデューティサイクルを延ばすことにより、スイッチＱ_１、Ｑ_２の導電時間が増大される。その結果、変圧器Ｔ_１の１次巻線から２次巻線へ電力が伝送される時間が延長される。つまり、２次巻線へ提供される電力は増大される。そして、出力電圧Ｖ_Ｏが増大されることにより必要な電圧を維持することができる。つまり、これは出力電圧が所定値よりも高いときに、負荷に提供される電力が過剰駆動されるということである。このような場合、ＰＷＭ信号Ｖ_ＨＧ、Ｖ_ＬＧのデューティサイクルは減少されなければならない。

図５に示される入力電流Ｉ_ＰＣは、図２に示されるパルス電流である。入力電流の歪みは、従来のスイッチング電源供給器の力率を大幅に低減し（一般には約５０％の低減）、図１に示すように、ＡＣ／ＤＣ整流器１により整流された後に１００％を超える総高調波歪を発生させる。その結果、総高調波は大きく歪んで品質が低下し、貴重なエネルギーも浪費されることとなった。

そのため、多くの国では、提供される電力の効率および品質を向上させるため、製造メーカが従うべき高調波電流規則（例えば、ＥＮ−６１００−３−２など）が多数公開されている。

このように、従来のスイッチング電源供給器の力率を向上させるために様々な種類の力率補正回路が開発されてきた。そして典型的な従来技術である二つの実施形態を以下に示す。

（インダクタ型力率補正回路）
図３は、ブリッジ整流器ＢＤ_１と電解コンデンサＣ_１との間に直列接続された低周波大型巻線Ｌ_１を示す従来技術の回路図である。巻線Ｌ_１およびコンデンサＣ_１により形成されたローパスフィルタはＤＣ／ＤＣコンバータ２の入力電流を整流する。この設計は、蛍光灯の力率を修正する安定器の機能に類似している。しかし、巻線Ｌ１の体積は比較的大きかったため、力率の向上は限定されたものとなり、動作するときにも異常に高い温度が発生した。

（アクティブ型力率補正回路）
図４は、従来技術によるＤＣ／ＤＣコンバータ２を含む２段式回路を形成するＡＣ／ＤＣ整流器を示す回路図である。また、そこには力率を向上させるために複雑な制御回路１１および大きなスイッチング素子Ｑ_１が加えられている。そのため、回路設計が複雑となり製造コストも多くかかった。

そして、多くの力率補正回路は、上述した二つの従来技術に含まれる基本概念を基に開発されているため、同様の欠点を備えていた。

上述したように、従来の力率補正回路には多くの欠点があった。例えば、図３に示す回路構造は体積が比較的大きく、図４に示す回路構造は複雑で製造コストも高かった。

本発明の第１の目的は、高い力率を有する力率補正回路を提供することにある。
本発明の第２の目的は、従来技術で存在していた問題を解決する力率補正回路を提供することにある。
本発明の第３の目的は、小型で経済的なスイッチング電源供給器を提供する力率補正回路を提供することにある。

上述の目的を達成するために、本発明の力率補正回路は、直列に接続された第１の巻線、ダイオード、インダクタおよび第１のコンデンサを含む。インダクタは、ダイオードからの入力電圧をフィルタするために使用される。第１の巻線は変圧器の追加の巻線である。１次巻線は、インダクタと第１のコンデンサとの間に接続される。第１の巻線の極性は１次巻線の極性と反対である。第２のコンデンサは１次巻線に接続され、１次巻線を制御して第１のコンデンサを通る電圧を生成する。この電圧は変圧器を通って第１の巻線へ伝送される。この伝送された電圧は第１のコンデンサの電圧を昇圧させて力率を向上させる。

本発明の力率補正回路構造は、様々なスイッチング電源供給器へ用いることができる。本発明の回路構造により、高い力率と、比較的小さい体積とを達成することができる。また、本発明は追加のインダクタや追加の力率補正クロックも必要ないため、回路構造のサイズや製造コストを減らすことができる。

以下、本発明の力率補正回路を好適な実施形態により示すが、これは本発明の趣旨と領域を何ら制限するものではない。また当該技術に習熟している者なら分かるように、本発明の力率補正回路構造は、様々なスイッチング電源供給器へ用いることができる。

本発明の回路構造は、力率補正回路およびスイッチング電源供給器を含む。
図７は、本発明の好適な一実施形態によるフライバック型スイッチング電源供給器で使用されるアクティブ型力率補正回路を示す回路図である。本発明の力率補正回路は、フォワード型（forward-type）、プッシュプル型（push-pull-type）、ハーフブリッジ型（half-bridge-type）、フルブリッジ型（full-bridge-type）、抵抗トランジスタ制御型（resistor-capacitor-control-type）などその他の種類のコンバータに使用することもできる。

図７に示すように、変圧器Ｔ_１は１次巻線Ｐ_１、第２の巻線Ｓおよび追加の力率補正回路７１０の巻線Ｐ_１を有する。力率補正回路７１０を使用することによりスイッチング電源供給器の力率は向上する。電圧Ｖ_Ｓ１は交流入力電源であり、電流Ｉ_Ｓ１は交流入力電源により生成された電流である。ブリッジ整流器ＢＤ_１は交流電源を直流電源に整流する。コンデンサＣ_３は入力端からノイズをフィルタするために使用される。高周波パルス信号制御回路７１２は、ＰＷＭ信号を出力してスイッチングトランジスタ７１４を制御する。フィードバックシステム７１６は、出力端から伝送される出力信号Ｖ_Ｏを受信し、フィードバック信号を高周波パルス信号制御回路７１２へ送信する。続いて、高周波パルス信号制御回路７１２は出力信号Ｖ_Ｏを安定させるために、スイッチングトランジスタ７１４へ送信されるＰＷＭ信号のデューティサイクル（duty cycle）を調整する。

本発明の好適な実施形態によると、力率補正回路７１０は直列に接続された巻線Ｐ_１、ダイオードＤ_１、インダクタＬおよびコンデンサＣ_１を含む。インダクタＬは、ダイオードＤ_１からの入力電圧をフィルタするために使用される。巻線Ｐ_１と１次巻線Ｐ_２とは同じ鉄心中に設けられ、互いに反対の極性を有する。そのため１次巻線Ｐ_２は、１次巻線Ｐ_２と反対の巻線Ｐ_１中の電圧を送信することができる。

図８は、補助電源供給器が示されていない一次側回路を示す簡略回路図である。図８が示す点線は電流Ｉ_１の方向を示す。高周波パルス信号制御回路によりスイッチングトランジスタ７１４が導電されると、オリジナル電圧Ｖ_Ｃ１を有するコンデンサＣ_１は、巻線Ｐ_２を介して電流Ｉ_１により放電を行う。その結果、エネルギーが巻線Ｐ_２に蓄えられ、巻線Ｐ_２中に電圧Ｖ_Ｐ２が生成される。また、スイッチングトランジスタ７１４がオフされると、電力が鉄心から第２の巻線Ｓおよび巻線Ｐ_１へ伝送される。続いて、Ｖ_Ｐ２と反対の電圧Ｖ_Ｐ１が巻線Ｐ_１中に生成されると、電力が負荷（図示しない）および巻線Ｐ_１に提供される。電圧Ｖ_Ｐ１の大きさは、スイッチングトランジスタ７１４が導電されるデューティ時間と、１次巻線Ｐ_２および巻線Ｐ_１の巻線比率と関連する。巻線Ｐ_１を通過する電圧Ｖ_Ｐ１は次のように示される。

図９は、巻線Ｐ_１の極性の電圧Ｖ_Ｐ１を示す拡大回路図である。電圧Ｖ_Ｓ１は交流電源の入力電圧である。そのため、ダイオードＤ_１に印加される入力電圧Ｖ_Ｄ１は次のように示される。

入力電圧Ｖ_Ｄ１がコンデンサの電圧Ｖ_Ｃ１よりも大きいとき、ダイオードＤ_１は順バイアスであり、このときにダイオードＤ_１は導電されて電流Ｉ_２が生成される。本発明の好適な一実施形態によると、巻線Ｐ_１および巻線Ｐ_２は、スイッチングトランジスタが導電されたときに、入力電圧Ｖ_Ｄ１が電圧Ｖ_Ｃ１よりも常に大きくなるように構成されている。図８の実線は電流Ｉ_２の方向を示し、電流Ｉ_２はコンデンサＣ_１を充電する。

高周波パルス信号制御回路がスイッチングトランジスタ７１４をオフすると、電力は鉄心から第２の巻線Ｓ_１へ伝送される。続いて、電力が第２の巻線Ｓ_１から負荷（図示せず）およびコンデンサＣ_２へ提供される。このとき巻線Ｐ_１の極性は逆転する。図１０は、巻線Ｐ_１の電圧Ｖ_Ｐ１極性を示す拡大回路図である。電圧Ｖ_Ｓ１は交流入力電源である。従って、ダイオードＤ_１に印加される入力電圧Ｖ_Ｄ１は以下の通りである。

本発明の好適な一実施形態によると、巻線Ｐ_１および巻線Ｐ_２は、スイッチングトランジスタがオフされるときに、入力電圧Ｖ_Ｄ１が電圧Ｖ_Ｃ１よりも常に小さくなるように構成されている。そのため、ダイオードＤ_１は逆バイアスされ、コンデンサＣ_１を充電するダイオードＤ_１には電流が流れない。

一方、図７に示すように、出力電圧Ｖ_Ｏはフィードバックシステムへ伝送される。フィードバックシステムは、信号を高周波パルス信号制御回路７１２へフィードバックすることによりＰＷＭ信号のデューティサイクルを修正する。例えば、出力電圧が所定値よりも低いときには負荷に供給される電力が十分でないため、フィードバック信号はＰＷＭ信号のデューティサイクルを延長して、スイッチングトランジスタ７１４の導電時間を延ばす。その結果、変圧器Ｔ_１の１次巻線から第２の巻線へ電力が伝送される時間が増える。そして、第２の巻線へ供給される電力が増大されることにより、出力電圧Ｖ_Ｏが増大されて所定値を得ることができる。しかしながら、出力電圧が所定値よりも高いときには、負荷に供給される電力が過剰となり、この場合にはＰＷＭ信号のデューティサイクルを減らす必要がある。

図１１は、本発明の一実施形態による臨界電圧におけるＶ_Ｃ１およびＶ_Ｓ１と、入力電流Ｉ_２との関係を示す波形図である。図８および図１１に示すように、電圧Ｖ_Ｓ１は交流入力電源である。電圧Ｖ_Ｃ１はコンデンサＣ_１を通る電圧である。電流Ｉ_２はコンデンサＣ_１を充電する電流である。入力電圧Ｖ_Ｄ１はダイオードＤ_１へ印加される電圧である。

従って、入力電圧Ｖ_Ｄ１がコンデンサの電圧Ｖ_Ｃ１よりも大きいとき、ダイオードＤ_１は順バイアスとなり、このときにダイオードＤ_１は導電されて電流Ｉ_２が生成される。そして、電流Ｉ_２がコンデンサＣ_１を充電するため、力率補正を向上することができる。また、入力電圧Ｖ_Ｄ１がコンデンサの電圧Ｖ_Ｃ１よりも小さいとき、ダイオードＤ_１は逆バイアスとなり、このときダイオードＤ_１はオフとなるため電流Ｉ_２は生成されない。そして、巻線Ｐ_１と巻線Ｐ_２との巻数比率が１に近づくと、力率も１に近づく。

本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術に熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。

従来技術によるオフライン状態のスイッチング電源供給器を示す回路図である。図１の入力電圧および入力電流を示す波形図である。従来技術のインダクタ型力率補正回路を示す回路図である。従来技術のアクティブ型力率補正回路を示す回路図である。従来技術のハーフブリッジトポロジのスイッチング電源供給器を示す回路図である。従来技術のブリッジ変換器中のスイッチング装置を駆動するために使用されるＶ_ＨＧおよびＶ_ＬＧのＰＷＭ信号を示すタイミングチャートである。本発明の好適な一実施形態によるフライバック型スイッチング電源供給器に使用されるアクティブ型力率補正回路を示す概略回路図である。補助電源供給器が示されていない一次側回路を示す概略回路図である。一方の極性の電圧Ｖ_Ｐ１を有する巻線Ｐ_１を示す拡大回路図である。他方の極性の電圧Ｖ_Ｐ１を有する巻線Ｐ_１を示す拡大回路図である。本発明の一実施形態による臨界電圧Ｖ_Ｃ１、Ｖ_Ｓ１と、入力電流Ｉ_２との関係を示す波形図である。

符号の説明

７１６フィードバックシステム、７１２高周波パルス信号制御回路、７１０力率補正回路、７１４スイッチングトランジスタ、Ｖ_Ｓ１、Ｖ_Ｃ１、Ｖ_Ｐ１、Ｖ_Ｐ２電圧、Ｖ_Ｏ出力電圧、Ｔ_１変圧器、ＢＤ_１ブリッジ整流器、Ｐ_１、Ｐ_２、Ｓ巻線、Ｄ_１、Ｄ_２、Ｄ_３、Ｄ_４ダイオード、Ｌ、Ｌ_１インダクタ、Ｃ_１、Ｃ_２、Ｃ_３、Ｃ_４コンデンサ、Ｑ_１、Ｑ_２スイッチ、Ｖ_ＨＧ、Ｖ_ＬＧＰＷＭ信号、Ｉ_ＰＣ、Ｉ_Ｓ１、Ｉ_１、Ｉ_２電流

Claims

力率補正回路と、スイッチング素子に接続された第２の巻線および１次巻線を有するコンバータと、を含むスイッチング電源供給器の力率を向上させる力率補正回路であって、
前記１次巻線と反対の極性を有する巻線と、
前記巻線に接続されたダイオードと、
前記１次巻線に接続された共通のノードを有する前記ダイオードに接続されたコンデンサと、
を備えることを特徴とする力率補正回路。
ノイズをフィルタするインダクタをさらに備えることを特徴とする請求項１記載の力率補正回路。
前記巻線、前記第２の巻線および前記１次巻線は、同じ鉄心に巻かれることを特徴とする請求項１記載の力率補正回路。
前記コンバータは、フォワード型、プッシュプル型、ハーフブリッジ型、フルブリッジ型または抵抗トランジスタ制御型のコンバータであることを特徴とする請求項１記載の力率補正回路。
前記巻線と前記１次巻線との巻数比率が１に近いことを特徴とする請求項１記載の力率補正回路。
前記スイッチング素子は、前記コンデンサを制御して前記１次巻線を充電することを特徴とする請求項１記載の力率補正回路。
前記コンデンサは、前記ダイオードが順バイアスのときに充電されることを特徴とする請求項１記載の力率補正回路。
前記ダイオードが逆バイアスのときに、前記１次巻線を介して前記第２の巻線へ電力が伝送されることを特徴とする請求項１記載の力率補正回路。
力率補正回路と、スイッチング素子に接続された第２の巻線および１次巻線を有するコンバータと、を含むスイッチング電源供給器の力率を向上させる力率補正回路であって、
前記１次巻線と反対の極性を有する巻線と、
前記巻線に接続されたダイオードと、
前記ダイオードに接続されたインダクタと、
前記１次巻線に接続された共通のノードを有する前記インダクタに接続されたコンデンサと、
を備えることを特徴とする力率補正回路。
前記インダクタは、ノイズをフィルタすることを特徴とする請求項９記載の力率補正回路。
前記巻線、前記第２の巻線および前記１次巻線は、同じ鉄心に巻かれることを特徴とする請求項９記載の力率補正回路。
前記コンバータは、フォワード型、プッシュプル型、ハーフブリッジ型、フルブリッジ型または抵抗トランジスタ制御型のコンバータであることを特徴とする請求項９記載の力率補正回路。
前記巻線と前記１次巻線との巻数比率は１に近いことを特徴とする請求項９記載の力率補正回路。
前記スイッチング素子は、前記コンデンサを制御して前記１次巻線を充電することを特徴とする請求項９記載の力率補正回路。
前記コンデンサは、前記ダイオードが順バイアスのときに充電されることを特徴とする請求項９記載の力率補正回路。
前記ダイオードが逆バイアスのときに、前記１次巻線を介して前記第２の巻線へ電力が伝送されることを特徴とする請求項９記載の力率補正回路。
力率補正回路と、スイッチング素子に接続された第２の巻線および１次巻線を有するコンバータと、を含むスイッチング電源供給器の力率を向上させる力率補正回路であって、
前記１次巻線と反対の極性を有する巻線と、
前記巻線に接続されたダイオードと、
前記ダイオードに接続されたインダクタと、
前記インダクタに接続されたコンデンサと、を備え、
前記巻線、前記第２の巻線、および前記１次巻線は、同じ鉄心に巻かれ、
前記コンデンサおよび前記インダクタは、前記１次巻線に接続される共通のノードを有することを特徴とする力率補正回路。
前記インダクタは、ノイズをフィルタすることを特徴とする請求項１７記載の力率補正回路。
前記コンバータは、フォワード型、プッシュプル型、ハーフブリッジ型、フルブリッジ型または抵抗トランジスタ制御型のコンバータであることを特徴とする請求項１７記載の力率補正回路。
前記巻線と前記１次巻線との巻数比率は１に近いことを特徴とする請求項１７記載の力率補正回路。
前記スイッチング素子は、前記コンデンサを制御して前記１次巻線を充電することを特徴とする請求項１７記載の力率補正回路。
前記コンデンサは、前記ダイオードが順バイアスのときに充電されることを特徴とする請求項１７記載の力率補正回路。
前記ダイオードが逆バイアスのときに、前記１次巻線を介して前記第２の巻線へ電力が伝送されることを特徴とする請求項１７記載の力率補正回路。