JP2005294440A - Electrical characteristic measuring device of semiconductor, and measuring method - Google Patents
Electrical characteristic measuring device of semiconductor, and measuring method Download PDFInfo
- Publication number
- JP2005294440A JP2005294440A JP2004105753A JP2004105753A JP2005294440A JP 2005294440 A JP2005294440 A JP 2005294440A JP 2004105753 A JP2004105753 A JP 2004105753A JP 2004105753 A JP2004105753 A JP 2004105753A JP 2005294440 A JP2005294440 A JP 2005294440A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electric field
- conductor
- measured
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
この発明は、半導体の電気特性を評価するための半導体の電気特性測定装置およびこの測定装置を用いた半導体の電気特性測定方法に関する。 The present invention relates to a semiconductor electrical property measuring apparatus for evaluating electrical characteristics of a semiconductor, and a semiconductor electrical property measuring method using the measuring device.
半導体ウエハ、および、半導体薄膜を用いた半導体デバイスにおいては、移動度、ドレイン電圧−ドレイン電流特性等の半導体自体の電気的な特性が半導体デバイスの特性に大きな影響を与える。特に、半導体薄膜、中でも、多結晶シリコン膜(Poly−Si膜)は、通常、石英やガラス等の基板上に非晶質シリコン膜(Amorphous−Si膜)を成膜した後、ELA(Excimer Lazer Annealing)法や、SPC(Solid Phase Crystalization)法等の結晶化方法を用いて形成されるので、基板面内で電気特性が十分に均一にはならないことがある。このため、このような半導体基板を用いることで、例えば、TFT(Thin Film Transistor)等の半導体デバイスのデバイス特性に大きな影響を与える。 In a semiconductor device using a semiconductor wafer and a semiconductor thin film, electrical characteristics of the semiconductor itself such as mobility and drain voltage-drain current characteristics greatly affect the characteristics of the semiconductor device. In particular, a semiconductor thin film, particularly a polycrystalline silicon film (Poly-Si film) is usually formed by forming an amorphous silicon film (Amorphous-Si film) on a substrate such as quartz or glass, and then ELA (Excimer Lazer). Since it is formed using a crystallization method such as Annealing) or SPC (Solid Phase Crystallization), electrical characteristics may not be sufficiently uniform in the substrate surface. For this reason, the use of such a semiconductor substrate greatly affects the device characteristics of a semiconductor device such as a TFT (Thin Film Transistor).
このため、半導体基板はその製造工程内で電気特性が測定され評価されているが、その測定・評価方法としては、4探針法や、目的とする半導体デバイスに検査パターンを形成し、例えばTFTであれば、TFTを作成してから検査用パターンであるTEG(Test Element Group)パターンを用いて固定プローブ測定を行う測定方法等の接触式測定方法が用いられていた。 For this reason, the electrical characteristics of the semiconductor substrate are measured and evaluated in the manufacturing process. As a measurement / evaluation method, a four-probe method or an inspection pattern is formed on a target semiconductor device, for example, a TFT. In this case, a contact-type measurement method such as a measurement method in which a fixed probe measurement is performed using a TEG (Test Element Group) pattern, which is an inspection pattern, after the TFT is formed has been used.
このようなTEGパターンを用いた測定方法では、複数の製造工程を経てTEGパターンを形成してから測定を行うため、評価までに長時間を要する。特にTFTにおいては多数の製造工程を経てTEGパターンが形成され、測定されるので、半導体基板の特性が評価されるまで非常に長時間を要するとともに、半導体基板の評価前にTFTが形成されてしまう。
また、前記接触式の測定方法では、半導体基板に直接測定端子を接触させるので、半導体基板を損傷、汚染する可能性があり、以降の工程の歩留まりを低下させる要因となっていた。
In such a measurement method using a TEG pattern, since the measurement is performed after the TEG pattern is formed through a plurality of manufacturing steps, it takes a long time to evaluate. In particular, in a TFT, a TEG pattern is formed and measured through a number of manufacturing processes. Therefore, it takes a very long time until the characteristics of the semiconductor substrate are evaluated, and the TFT is formed before the evaluation of the semiconductor substrate. .
In the contact-type measurement method, since the measurement terminal is brought into direct contact with the semiconductor substrate, there is a possibility that the semiconductor substrate may be damaged or contaminated, resulting in a decrease in the yield of subsequent processes.
このような問題を解決する方法として、水銀プローブを用いた半導体基板の電気特性測定装置および測定方法が各種開示されている(例えば、特許文献1〜4参照。)。
Various methods and methods for measuring electrical characteristics of a semiconductor substrate using a mercury probe have been disclosed as methods for solving such problems (see, for example,
特許文献4の従来技術には、外周と内周との2つの接続端子を備えた同心円二重構造のプローブが開示されており、外周接続端子を接地させてウェハ酸化膜の耐圧測定を行っている。
The prior art of
また、1つのプローブで2つの接続端子を備えた別の半導体基板の電気特性測定装置としては、SOI(Silicon On Insulator)半導体デバイスの電気特性測定装置が考案、開示されている(非特許文献1参照。)。 Further, as an electrical property measuring apparatus for another semiconductor substrate having two connection terminals with one probe, an electrical property measuring apparatus for an SOI (Silicon On Insulator) semiconductor device has been devised and disclosed (Non-Patent Document 1). reference.).
図7は非特許文献1に記載されたSOI半導体の電気特性測定装置の概念を示す構成図である。
図7に示すように、SOI半導体200は、高導電性の単結晶シリコン201の表面に絶縁層であるBOX(Buried Oxide)層202が形成され、さらにこのBOX層202の表面にSOI層203が形成されたものである。そして、このSOI半導体200の電気特性測定には、図7に示すようなプローブ100を用いる。
FIG. 7 is a configuration diagram showing a concept of an electrical property measuring apparatus for an SOI semiconductor described in Non-Patent
As shown in FIG. 7, the
プローブ100は、断面円形状の絶縁層103とこの絶縁層103から所定距離だけ離間して断面円形の絶縁層(最外層)104とを同心円状に形成し、中心(絶縁層103内)に水銀等の流動性導体101を有し、絶縁層103と絶縁層104との間にも同様に流動性導体103を有する構造を為す。
The
そして、このプローブ100をSOI層203の表面に近接させ、単結晶シリコン201にゲート電圧VG を印加してSOI層のBOX層側に反転層を形成する。次に、流動性導体101,102をSOI層203に接触させるとともに、流動性導体101にドレイン電圧VD を印加し、流動性導体102は接地電位とする。そして、ソース−ドレイン間の電流を測定することで、ドレイン電圧−ドレイン電流特性を測定し、SOI層とBOX層との界面特性等のSOI半導体の電気特性を測定する。
しかしながら、前述の非特許文献1に記載の半導体の電気特性測定装置は、半導体基板の両面に予め導電層が存在するものに対しては、両面に電界を印加できるため適用が可能であるが、中間層として絶縁層が無いシリコン基板等の半導体基板や、一方面が絶縁層である、SOG(Silicon On Glass)や前述の多結晶シリコン膜のような半導体基板には適用することができず、容易に電気特性を測定することができなかった。
However, the semiconductor electrical property measuring apparatus described in
この発明は、このような課題を鑑みてなされたものであって、その目的は、半導体基板や絶縁体基板表面に半導体層が形成された被測定半導体基板に対して、成膜や加工プロセスを行うことなく、被測定半導体基板の電気特性を簡易に測定することができる測定装置、および、この測定装置を用いた測定方法を提供することにある。 The present invention has been made in view of such problems, and its purpose is to perform film formation and processing on a semiconductor substrate to be measured in which a semiconductor layer is formed on the surface of a semiconductor substrate or an insulator substrate. An object of the present invention is to provide a measuring apparatus that can easily measure the electrical characteristics of a semiconductor substrate to be measured without performing the measurement, and a measuring method using the measuring apparatus.
この発明の半導体の電気特性測定装置は、被測定半導体の表面に接触する第1導体を備えた第1の電界印加端子と、被測定半導体の表面に接触する第2導体を備えた第2の電界印加端子とを含む第1電界印加手段と、第1導体、および、第2導体から絶縁されるとともに、被測定半導体の表面に近接する第3導体、あるいは、強誘電体を備えた電荷誘導端子を含む電荷誘導手段と、第1の電界印加端子と第2の電荷印加端子との間に電位差を生じさせ、被測定半導体の表面近傍に所定方向の電界を生成する第1電界生成手段と、電荷誘導端子により被測定半導体の表層に電荷(電子、あるいは、正孔)を誘導して反転層を形成する反転層生成手段と、第1電界印加と電荷誘導とにより被測定半導体の電気特性値を測定する測定手段と、を備えたことを特徴としている。 According to another aspect of the present invention, there is provided a semiconductor electrical property measuring apparatus including: a first electric field applying terminal including a first conductor that contacts a surface of a semiconductor to be measured; Charge induction including a first electric field applying means including an electric field applying terminal, a first conductor and a third conductor which is insulated from the first conductor and the second conductor and is close to the surface of the semiconductor to be measured, or a ferroelectric substance Charge induction means including a terminal, and first electric field generation means for generating a potential difference between the first electric field application terminal and the second electric charge application terminal, and generating an electric field in a predetermined direction near the surface of the semiconductor to be measured. An inversion layer generating means for forming an inversion layer by inducing charges (electrons or holes) on the surface layer of the semiconductor to be measured by the charge induction terminal, and electrical characteristics of the semiconductor to be measured by applying the first electric field and charge induction. Measuring means for measuring the value, It is characterized in that.
この構成では、電界印加手段が被測定半導体に近接し、第1の電界印加端子の第1導体と第2の電界印加端子の第2導体とが被測定半導体に接触することで、外部から被測定半導体への電界印加経路が形成される。そして、この第1導体と第2導体との間に第1電界生成手段により所定の電位差を生じさせることで、第1導体と第2導体との間の被測定半導体の表層部に電界が生じる。そして、第3導体、あるいは、強誘電体からなる電荷誘導端子により被測定半導体の表層に電荷が誘導される。 In this configuration, the electric field applying means is close to the semiconductor to be measured, and the first conductor of the first electric field applying terminal and the second conductor of the second electric field applying terminal are in contact with the semiconductor to be measured. An electric field application path to the measurement semiconductor is formed. Then, by generating a predetermined potential difference between the first conductor and the second conductor by the first electric field generating means, an electric field is generated in the surface layer portion of the semiconductor to be measured between the first conductor and the second conductor. . Then, charges are induced on the surface layer of the semiconductor to be measured by the charge induction terminal made of the third conductor or the ferroelectric.
ここで、電荷誘導端子が導体の場合は被測定半導体との間には絶縁層である空気層が存在する。一方、電荷誘導端子が強誘電体の場合は被測定半導体に接していてもよい。このようにして、電荷誘導端子はゲート、第1導体、および、第2導体はソース、ドレインとして機能させることにより、電荷誘導端子、第1導体、第2導体、および、被測定半導体が電界効果型トランジスタとして機能する。そして、電荷誘導端子に誘導する電荷量と、第1導体と第2導体との間の電位差による第1電界の状態とを制御しながら、第2導体または第1導体に接続された電気特性測定手段で被測定半導体の電気特性を測定する。これにより、被測定半導体の一方面のみを用いて電気特性が測定される。すなわち、半導体の一方面が絶縁体である等の半導体構造の制約を受けることなく、且つ検査パターン等の付加的成膜や加工プロセスを必要とすることなく、半導体基板の電気特性が測定される。 Here, when the charge induction terminal is a conductor, an air layer that is an insulating layer exists between the semiconductor to be measured. On the other hand, when the charge induction terminal is a ferroelectric, it may be in contact with the semiconductor to be measured. In this way, the charge induction terminal functions as the gate, the first conductor, and the second conductor as the source and drain, so that the charge induction terminal, the first conductor, the second conductor, and the semiconductor to be measured have a field effect. Functions as a type transistor. Then, electrical characteristic measurement connected to the second conductor or the first conductor while controlling the amount of charge induced to the charge induction terminal and the state of the first electric field due to the potential difference between the first conductor and the second conductor. The electrical characteristics of the semiconductor to be measured are measured by means. Thereby, the electrical characteristics are measured using only one surface of the semiconductor to be measured. That is, the electrical characteristics of the semiconductor substrate can be measured without being restricted by the semiconductor structure such as one surface of the semiconductor being an insulator and without requiring an additional film formation or processing process such as an inspection pattern. .
また、この発明の半導体の電気特性測定装置は、電界印加手段を、被測定半導体の表面に平行な断面が同心円状で形成し、第1の電界印加端子、第3の電界印加端子、第2の電界印加端子を中心から径方向に、この順序で配置することを特徴としている。 Also, in the semiconductor electrical property measuring apparatus of the present invention, the electric field applying means is formed such that the cross section parallel to the surface of the semiconductor to be measured is concentric, and the first electric field applying terminal, the third electric field applying terminal, The electric field applying terminals are arranged in this order from the center in the radial direction.
この構成では、ドレイン(または、ソース)として機能する第1の電界印加端子の第1導体の外周にゲートとして機能する電荷誘導端子の第3導体、あるいは、強誘電体が配置され、さらにこの外周にソース(または、ドレイン)として機能する第2の電界印加端子の第2導体が配置される。このため、ソース−ドレイン間の電界が略全てゲートにより半導体層に形成された反転層内を通過するので、ソース−ドレイン間の電界の全てがゲートにより制御される。これにより、被測定半導体の電気特性が正確に測定される。 In this configuration, the third conductor of the charge induction terminal functioning as a gate or the ferroelectric material is disposed on the outer periphery of the first conductor of the first electric field application terminal functioning as the drain (or source), and further the outer periphery thereof. The second conductor of the second electric field application terminal that functions as a source (or drain) is disposed. For this reason, almost all the electric field between the source and the drain passes through the inversion layer formed in the semiconductor layer by the gate, so that the entire electric field between the source and the drain is controlled by the gate. Thereby, the electrical characteristics of the semiconductor to be measured are accurately measured.
また、この発明の半導体の電気特性測定装置は、第1導体、および、第2導体を流動性導体とすることを特徴としている。 The semiconductor electrical property measuring apparatus of the present invention is characterized in that the first conductor and the second conductor are flowable conductors.
この構成では、被測定半導体に直接接触する部分が流動性導体、および、絶縁体で形成されることで、被測定半導体表面が損傷することが抑制される。また、このうち流動性導体は後工程内の洗浄工程により被測定半導体の表面から除去されるので、被測定半導体表面が汚染されることも抑制される。 In this configuration, the portion directly in contact with the semiconductor to be measured is formed of the fluid conductor and the insulator, so that the surface of the semiconductor to be measured is prevented from being damaged. In addition, since the fluid conductor is removed from the surface of the semiconductor to be measured by a cleaning process in a subsequent process, contamination of the surface of the semiconductor to be measured is suppressed.
また、この発明の半導体の電気特性測定方法は、前述の半導体の電気特性測定装置を用い、電界印加手段を被測定半導体の表面に近接させる工程と、第1導体、および第2導体を被測定半導体の表面に接触させる工程と、第1電界印加、および、電荷誘導させる工程と、第1電界、および、電荷誘導量を制御して、半導体の電気特性量を測定する工程とを含むことを特徴としている。 In addition, the semiconductor electrical property measuring method of the present invention uses the above-described semiconductor electrical property measuring apparatus, the step of bringing the electric field applying means close to the surface of the semiconductor to be measured, and the first conductor and the second conductor to be measured. Including a step of contacting the surface of the semiconductor, a step of applying a first electric field and inducing charge, and a step of measuring the electric field of the semiconductor by controlling the first electric field and the amount of charge induction. It is a feature.
この方法では、前述の半導体の電気特性測定装置を用いて電界印加手段を被測定半導体に近接させ、第1導体、第2導体を被測定半導体の所定位置に接触させ、第1導体、第2導体、および、第3導体、あるいは、強誘電体を用いて、第1電界印加、および、電荷誘導を行う。この状態で、第1電界印加手段、および、電荷誘導手段と被測定半導体とは電界効果型トランジスタとして機能するので、第1電界、および、電荷誘導量を制御することで、半導体の電気特性が測定される。すなわち、この測定方法を用いることで半導体の電気特性が簡易に測定される。 In this method, the electric field applying means is brought close to the semiconductor to be measured by using the above-described semiconductor electrical property measuring apparatus, the first conductor and the second conductor are brought into contact with predetermined positions of the semiconductor to be measured, and the first conductor and the second conductor A first electric field application and charge induction are performed using a conductor, a third conductor, or a ferroelectric. In this state, the first electric field applying means and the charge inducing means and the semiconductor to be measured function as a field effect transistor. Therefore, by controlling the first electric field and the amount of charge induction, the electrical characteristics of the semiconductor Measured. That is, the electrical characteristics of the semiconductor can be easily measured by using this measurement method.
この発明の測定装置、および、測定方法によれば、半導体の一方面が絶縁体である等の半導体構造の制約を受けることなく、且つ検査パターン等の付加的成膜や加工プロセスを必要とすることなく、半導体の電気特性を簡易に測定することができる。 According to the measuring apparatus and the measuring method of the present invention, additional film formation and processing processes such as inspection patterns are required without being restricted by the semiconductor structure such as one surface of the semiconductor being an insulator. Therefore, it is possible to easily measure the electrical characteristics of the semiconductor.
≪発明の実施形態1≫
本発明の実施形態1に係る半導体の電気特性測定装置について図1〜図4を参照して説明する。
図1は本実施形態に係る半導体の電気特性測定装置のプローブ1と被測定半導体基板20との電気特性側定時の概略状態を示す斜視図である。なお、図1では、プローブ1は被測定半導体基板20との近接(接触)面側の端部と、この端部から延びる所定長さ分のみを示し、上面側に軸方向に垂直な断面を示している。
また、図2は図1において、O点−O’点を通るx−z平面(y軸に垂直な面)の断面図を示している。
また、図3は図1、図2に示すプローブ1を用いて被測定半導体基板20の電気特性を測定する装置の概略構成を示す構成図である。
A semiconductor electrical property measuring apparatus according to
FIG. 1 is a perspective view showing a schematic state of a
FIG. 2 is a cross-sectional view of the xz plane (plane perpendicular to the y axis) passing through the point O-O ′ in FIG.
FIG. 3 is a configuration diagram showing a schematic configuration of an apparatus for measuring the electrical characteristics of the
図1に示すように、半導体基板20は所定厚みの絶縁基板からなる下地層21とこの下地層21の上面(一方面)に形成されたP型半導体層22からなる。例えば、下地層21としてはガラス基板やガラス基板表面にSiO2 やSiNxを形成した基板等が用いられ、P型半導体層22としてはpoly−Si膜等を膜厚数10nm〜数10μmで形成したものが用いられている。
As shown in FIG. 1, the
このような半導体基板20のP型半導体層22の表面には、端面がP型半導体層22の表面に平行になるようにプローブ1が近接、あるいは、接して配置されている。プローブ1は、軸方向(図におけるz軸方向)に垂直な断面形状が円形で同心円状に、同心円の中心から径方向へ所定半径で形成されている3つの絶縁層10a,10b,10cを備えている。これら絶縁層としては、例えば、最も内側の絶縁層10aの内径が数μm〜10μm程度であり、最も外側の絶縁層10cの内径が10μm〜50μm程度であるものが用いられている。そして、絶縁層10a内の空洞部11aには水銀等からなる流動性導電体2が充填されており、絶縁層10aと絶縁層10bとの間の空洞部11bには導電率の高い固形導体3が挿入されており、絶縁層10bと絶縁層10cとの間の空洞部11cには空洞部11aと同様に流動性導体4が充填されている。すなわち、プローブ1の軸中心から径方向に流動性導体2、固形導体3、および、流動性導体4が順に配置される3重構造の同軸プローブが形成されている。ここで、固形導体3はプローブ1のP型半導体層22に近接する側の端面に対して所定長さdだけ窪んだ(後退した)位置までしか配置されておらず、たとえ、プローブ1の端部をP型半導体層22の表面に接触させても、固形導体3と被測定半導体基板20との間には間隔dの空気層50が形成させる。
The
また、流動性導体2,4は図示していない制御部により、空洞部11a,11c内を上下動する制御が行われ、プローブ1がP型半導体層22に近接し、半導体基板20の電気特性を測定する場合には、流動性導体2,4をプローブ1の端部より外側に表面張力で極僅かに凸状になる程度に突出させ(隆起させ)、P型半導体層22の表面に接触させる。
The
また、プローブ1の空洞部11a,11cにおけるP型半導体層22に近接する端部と対向する側にはそれぞれ接続導体(図示せず)が挿入されており、これら接続導体がそれぞれ流動性導体2,4に導通している。また、プローブ1の固定導体3も同様に接続導体(図示せず)に導通している。
Further, connection conductors (not shown) are respectively inserted on the sides of the
そして、図3に示すように、流動性導体2に導通する接続導体は電流計43を介して所定電圧VD を発生する第1可変電圧源41のプラス側に接続され、この第1可変電圧源41のマイナス側は流動性導体4に導通する接続導体に接続されるとともに接地電位にされている。また、固形導体3に導通する接続導体は所定電圧VG を発生する第2可変電圧源42のプラス側に接続され、この第2可変電圧源42のマイナス側は接地電位にされている。さらに、半導体基板20が載置された測定台30も接地電位にされている。これにより、流動性導体2と流動性導体4との間に第1可変電圧源41が挿入され、固形導体3と測定台30との間に第2の可変電圧源42が挿入された構成となる。
As shown in FIG. 3, the connection conductor that is conductive to the
前述の構成において、流動性導体2,4が本発明の「第1導体」、および、「第2導体」に相当し、固形導体3が本発明の「第3導体」に相当する。また、空洞部11a内に流動性導体2を充填した絶縁層10aが本発明の「第1の電界印加端子」に相当し、空洞部11b内に固形導体3を配置した絶縁層10a,10bが本発明の「電荷誘導端子」に相当し、空洞部11c内に流動性導体4を充填した絶縁層10b,10cが本発明の「第2の電界印加端子」に相当する。また、プローブ1が本発明の「第1電界印加手段」と「電荷誘導手段」とを含んだものに相当する。さらに、第1可変電圧源41が本発明の「第1電界生成手段」に相当し、第2可変電圧源42が本発明の「反転層生成手段」に相当し、電流計43が本発明の「測定手段」に相当する。
In the above configuration, the
このような構成とすることで、第1可変電圧源41で発生した電圧が流動性導体2,4に印加され、流動性導体2,4のP型半導体層22側端部に前記電圧に応じた電位差が生じ、P型半導体層22の流動性導体4と流動性導体2側との間には、前記電位差に応じた電界が発生する。一方、第2可変電圧源42で発生した電圧は、固形導体3に印加される。ここで、測定台30が接地電位にされていることから、固形導体3からP型半導体層22に向けてP型半導体層22に垂直な電界が発生する。すなわち、流動性導体2と流動性導体4との間に発生する電界に垂直に交わる方向の電界が発生する。この際、固形導体3とP型半導体層22の表面との間には絶縁層である空気層50が形成されているので、半導体の表層に電荷(電子)が誘導されてn型の反転層が形成される。従って、P型半導体層22とプローブ1との近接(接触)領域は、流動性導体2をドレイン(または、ソース)とし、流動性導体4をソース(または、ドレイン)とし、固形導体3をゲートとする電界効果トランジスタとして機能する。ここで、流動性導体2の外周側に固形導体3が同心円状に配置され、さらに固形導体3の外周側に流動性導体4が同心円状に配置されているので、流動性導体2と流動性導体4との間で生じる電界は固形導体3に対するP型半導体層22の領域にのみ生じる。これにより、固形導体3から発生する電界で流動性導体2,4間を確実に制御することができる。
With such a configuration, the voltage generated by the first
この電界制御現象を利用し、第1可変電圧源41の電圧VD (ドレイン電圧)、および、第2可変電圧源42の電圧VG (ゲート電圧)を前述の制御部で制御しながら、電流計32にてドレイン電流ID を測定する。そして、この測定結果を用いることにより、半導体基板20(P型半導体層22)の移動度等の電気特性を測定することができる。
Using this electric field control phenomenon, the voltage V D (drain voltage) of the first
次に、このような電気特性測定装置を用いた測定方法について説明する。 Next, a measuring method using such an electrical characteristic measuring apparatus will be described.
まず、プローブ1を半導体基板20のP型半導体層22の表面に近接させる。この際、流動性導体2,4をプローブ1のP型半導体層22側の端面から突出させるように下降させ、P型半導体層22の表面に流動性導体2,4を接触させる。
First, the
そして、第2可変電圧源42から固形導体3に、電圧値を制御しながら所定値のゲート電圧VG を印加する。これにより、P型半導体22に電荷が誘導されて反転層が形成される。次に、第1可変電圧源41から流動性導体2,4に電圧値を制御しながら所定値のドレイン電圧VD を印加する。これらの電圧VG ,VD が印加されると、ゲート電圧VG 値、および、ドレイン電圧VD 値に応じたドレイン電流ID が発生するので、このドレイン電流ID を電流計43により測定する。このように、ゲート電圧VG 、および、ドレイン電圧VD を可変させながらドレイン電流ID を測定することにより、P型半導体層22のVD −ID 特性や、VG −ID 特性を測定することができる。そして、これらの測定結果を用いて所定の演算を行うことで、P型半導体層22(半導体基板20)の移動度等の電気特性を測定することができる。なお、前述の電圧制御は制御部のコンピュータ制御により自動で行われ、電流計43で得られる測定値も前記制御部により自動で取得される。
Then, a gate voltage V G having a predetermined value is applied from the second
次に、電気特性の測定が終了すると、P型半導体層22の表面からプローブ1が離間される。この際、従来技術の特許文献2、あるいは、特許文献3に示すような方法を用いて、流動性導体2,4を空洞部11a,11b内に後退させることで、P型半導体層22とプローブ1との接触が解除される。ここで、このような電気特性の測定を、従来技術の特許文献1に示すような方法で、繰り返して半導体基板20の全面に所定のピッチで行い、半導体基板20全体の電気特性を測定することにより、半導体基板20(P型半導体層22)の電気特性の面内分布を測定することもできる。
Next, when the measurement of electrical characteristics is completed, the
なお、P型半導体22の表面の流動性導体の残渣は、この電気特性測定工程の後工程の洗浄工程に行われる通常の半導体製造工程内のRCA洗浄等により除去されるので、半導体表面を汚染することはない。
このように、測定した電気特性は予め設定・記憶されている基準特性値を比較され、該基準特性値を満たさない半導体基板20は電気特性不良基板として摘出する。これにより、半導体基板20を用いて半導体デバイスを形成する前段階で、半導体基板20の電気特性を測定・判定することができるので、余分なパターン形成等の電気特性検査用の付加作業、付加工程を必要とせず、簡易に半導体基板の電気特性を測定することができる。また、このような装置、方法を用いることで、半導体基板の電気特性測定を製造工程内のインライン検査を行うことができる。
In addition, since the residue of the fluid conductor on the surface of the P-
In this way, the measured electrical characteristics are compared with the reference characteristic values that are set and stored in advance, and the
なお、前述のような半導体基板の電気特性の測定はプローブ側を移動させながら行っても、基板側を移動させながら行ってもよい。
以上のように、前述の構成の電気特性測定装置を用い、前述の測定方法を用いることで、半導体基板の一方面が絶縁層である場合や、単体の半導体基板である等半導体基板の構成によらず、半導体の電気特性を簡易に測定することができる。
The measurement of the electrical characteristics of the semiconductor substrate as described above may be performed while moving the probe side or while moving the substrate side.
As described above, by using the electrical property measuring apparatus having the above-described configuration and using the above-described measurement method, the configuration of the semiconductor substrate such as one surface of the semiconductor substrate being an insulating layer or a single semiconductor substrate is used. Regardless, the electrical characteristics of the semiconductor can be easily measured.
なお、前述のプローブは断面円形で同心円状に導体が配置された構造のものを示したが、図4に示すような構造のプローブを用いてもよい。 The probe described above has a structure in which conductors are arranged concentrically with a circular cross section, but a probe having a structure as shown in FIG. 4 may be used.
図4は他の構造のプローブを示す斜視図である。
図4に示すプローブ61は、それぞれに空洞部600a,600bを備えた絶縁部60a,60bと固形導体部60cとが所定方向に絶縁部60a、固形導体部60c、絶縁部60bの順に配列形成されている。そして、空洞部600a,600b内に導体62,63が挿入されており、導体62,63は流動性導体で形成されている。プローブ61の全体は絶縁部60dで囲まれている。固形導体部60cは絶縁部60a,60bの端面、すなわちプローブ61の端面から所定長さ窪んだ(後退した)位置まで配置されており、外側は絶縁体600a,600d,600bで囲まれている。なお、電圧印加の構成については前述の図3と同様であり、説明は省略する。そして、固形導体部60cにゲート電圧VG を印加し、導体62、63にドレイン電圧VD を印加することで、前述の実施形態と同様にプローブ61と被測定半導体基板の表層部とが電界効果トランジスタとして機能するので、前述の実施形態の効果と同様の効果を奏することができる。
FIG. 4 is a perspective view showing a probe having another structure.
In the
また、前述の実施形態では、P型半導体層を用いた例を説明したが、N型半導体層を用いてもよい。この場合、ドレイン電圧の印加方向や電流計の接続方向についてはN型半導体に応じた方向に変更すればよい。さらには、P型半導体、N型半導体のいずれの場合でも良く、半導体を形成する材料にシリコン以外の半導体材料を用いてもよい。すなわち、P型またはN型の半導体を示す層が存在するものであれば、どのような半導体基板であっても前述の構成を適用することができ、前述の効果を奏することができる。 Moreover, although the example using the P-type semiconductor layer has been described in the above-described embodiment, an N-type semiconductor layer may be used. In this case, the application direction of the drain voltage and the connection direction of the ammeter may be changed to a direction corresponding to the N-type semiconductor. Further, it may be either a P-type semiconductor or an N-type semiconductor, and a semiconductor material other than silicon may be used as a material for forming the semiconductor. That is, as long as a layer showing a P-type or N-type semiconductor exists, the above-described configuration can be applied to any semiconductor substrate, and the above-described effects can be achieved.
また、前述の実施形態では流動性導電体として水銀を例に示したが、略常温で液状であり且つ液状状態での導電率が高い導体(例えば、ガリウム)であれば、他の材料を用いてもよい。 In the above-described embodiment, mercury is shown as an example of the fluid conductor. However, other materials may be used as long as the conductor is liquid at approximately room temperature and has high conductivity in the liquid state (for example, gallium). May be.
また、前述の実施形態では、固形導体をプローブの端面から所定距離後退させて空気による絶縁層を固形導体と半導体基板との間に形成したが、固形導体の半導体基板側端面に絶縁性材料を被覆することにより、前記絶縁層を形成してもよい。 In the above-described embodiment, the solid conductor is retracted by a predetermined distance from the end face of the probe, and the insulating layer made of air is formed between the solid conductor and the semiconductor substrate. The insulating layer may be formed by coating.
≪発明の実施形態2≫
本発明の実施形態2に係る半導体の電気特性測定装置について、図5、図6を参照して説明する。
図5は、実施形態1の図2に相当する、プローブのx−z断面図であり、図6は図5に示すプローブにおいて被測定半導体基板の電気特性を測定する装置の概略構成を示す構成図である。
図5に示すように、本発明の実施形態2では、実施形態1におけるプローブ1のうち、固形導体3ではなく、強誘電体7を用いている。強誘電体7の材料としてはPZT(Pb[Zrx ,Ti1-x ]O3 )やチタン酸バリウム等を用いる。強誘電体7は予めz軸方向(プローブの軸方向、被測定半導体基板の表面に垂直な方向)に分極させておき、P型半導体を測定する場合、正に分極した側を基板に面する側に配置してプローブ1を形成する。そして、強誘電体7は実施形態1と異なり、被測定半導体基板の表面に接触させてもよい。予め強誘電体7の接触面は正に分極されているので、正の静電界が印加されてP型半導体層22の表面には電荷(電子)が誘導される。このことにより、P型半導体表面にn型の反転層が形成される。したがって、強誘電体がゲート電極の機能を果たしており、本実施形態2では、電荷誘導端子として強誘電体7を用いているので、装置構成としては実施形態1と異なり、図6に示すように、ゲート電圧を印加する必要が無く、半導体の電気特性を測定することができる。なお、前述の本実施形態の構成においては、強誘電体7が本発明の「電荷誘導手段」に相当するとともに、「反転層生成手段」に相当する。
<<
A semiconductor electrical property measuring apparatus according to
5 is an xz cross-sectional view of the probe corresponding to FIG. 2 of the first embodiment, and FIG. 6 is a diagram showing a schematic configuration of an apparatus for measuring the electrical characteristics of the semiconductor substrate to be measured in the probe shown in FIG. FIG.
As shown in FIG. 5, in the second embodiment of the present invention, the
電荷誘導量は、被測定半導体基板20に対する強誘電体7の接触や近接の状態を変化させることで制御する。例えば、第1および第2の導体2,4の突出量を変化させることにより、あるいは、強誘電体7を絶縁層10a、10bに対して可動として進退させることにより、被測定半導体基板20と電荷誘導端子との距離を変更させることができ、電荷誘導量が変化する。また、電荷誘導量の変化は、強誘電体7の分極程度を変化させてもよい。
The amount of charge induction is controlled by changing the contact state and proximity state of the ferroelectric 7 to the
また、強誘電体7は絶縁材料なので図6の10a,10bの絶縁層も強誘電体7と同じ強誘電材料で構成することができる。この場合、10a,10bの絶縁層を強誘電体材料以外の材料で構成する場合よりも反転層とソース、または、ドレイン間の距離を短くすることができるのでチャネルのオフセットがなく、より好ましい構成となる。
Further, since the ferroelectric 7 is an insulating material, the insulating
1,61,100−プローブ
2,4,62,63,101,103−流動性導体
3−固形導体
10a,10b,10c,102,104−絶縁層
11a,11b,11c−空洞部
20−半導体基板
21−下地層
22−P型半導体層
41,42−可変電圧源
43−電流計
50−空気層
60a,60b,60d−絶縁部
60c−固形導体部
600a,600b−空洞部
7−強誘電体
DESCRIPTION OF
Claims (6)
前記第1導体、および、前記第2導体から絶縁されるとともに、前記被測定半導体の表面に近接する第3導体を備えた電荷誘導端子を含む電荷誘導手段と、
前記第1の電界印加端子と前記第2の電界印加端子との間に電位差を生じさせ、前記被測定半導体の表面近傍に所定方向の電界を生成する第1電界生成手段と、
前記電荷誘導端子を介した第2電界の生成により前記被測定半導体に電荷を誘導して反転層を生成する反転層生成手段と、
前記電界印加と前記電荷誘導により前記被測定半導体の電気特性値を測定する測定手段と、を備えたことを特徴とする半導体の電気特性測定装置。 A first electric field application terminal including a first electric field application terminal having a first conductor in contact with the surface of the semiconductor to be measured and a second electric field application terminal having a second conductor in contact with the surface of the semiconductor to be measured. Means,
A charge induction means including a charge induction terminal provided with a third conductor that is insulated from the first conductor and the second conductor and is close to the surface of the semiconductor to be measured;
First electric field generating means for generating a potential difference between the first electric field application terminal and the second electric field application terminal and generating an electric field in a predetermined direction near the surface of the semiconductor to be measured;
Inversion layer generating means for generating an inversion layer by inducing charge in the semiconductor under measurement by generating a second electric field via the charge induction terminal;
An apparatus for measuring electrical characteristics of a semiconductor, comprising: measuring means for measuring an electrical characteristic value of the semiconductor to be measured by applying the electric field and inducing the electric charge.
前記被測定半導体の表面に近接または当接する強誘電体を備えた電荷誘導端子を含む電荷誘導手段と、
前記第1の電界印加端子と前記第2の電界印加端子との間に電位差を生じさせ、前記被測定半導体の表面近傍に所定方向の電界を生成する電界生成手段と、
前記電荷誘導端子の分極された前記強誘電体の近接または当接により前記被測定半導体に電荷を誘導して反転層を生成する反転層生成手段と、
前記電界印加と前記電荷誘導により前記被測定半導体の電気特性値を測定する測定手段と、を備えたことを特徴とする半導体の電気特性測定装置。 An electric field applying means including a first electric field applying terminal having a first conductor contacting the surface of the semiconductor to be measured and a second electric field applying terminal having a second conductor contacting the surface of the semiconductor to be measured; ,
A charge inducing means including a charge inducing terminal provided with a ferroelectric material in proximity to or in contact with the surface of the semiconductor to be measured;
An electric field generating means for generating a potential difference between the first electric field application terminal and the second electric field application terminal and generating an electric field in a predetermined direction near the surface of the semiconductor to be measured;
An inversion layer generating means for inducing an electric charge in the semiconductor under measurement by the proximity or abutment of the polarized ferroelectric substance of the charge induction terminal to generate an inversion layer;
An apparatus for measuring electrical characteristics of a semiconductor, comprising: measuring means for measuring an electrical characteristic value of the semiconductor to be measured by applying the electric field and inducing the electric charge.
前記電界印加手段を被測定半導体の表面に近接させる工程と、
前記第1導体、および、前記第2導体を前記被測定半導体の表面に接触させる工程と、
前記第1電界を印加させる工程と、
前記第2電界を生成させる工程と、
前記半導体の電気特性を測定する工程とを含むことを特徴とする半導体の電気特性測定方法。 A semiconductor electrical property measuring method using the semiconductor electrical property measuring device according to claim 1, claim 3, or claim 4,
Bringing the electric field applying means close to the surface of the semiconductor to be measured;
Bringing the first conductor and the second conductor into contact with the surface of the semiconductor to be measured;
Applying the first electric field;
Generating the second electric field;
And a step of measuring electrical characteristics of the semiconductor.
前記電界印加手段を被測定半導体の表面に近接させる工程と、
前記第1導体、および、前記第2導体を前記被測定半導体の表面に接触させる工程と、
前記電界印加させる工程と、
分極された前記強誘電体を前記被測定半導体の表面に近接または当接させる工程と、
前記半導体の電気特性を測定する工程とを含むことを特徴とする半導体の電気特性測定方法。 A semiconductor electrical property measuring method using the semiconductor electrical property measuring apparatus according to claim 2, claim 3, or claim 4,
Bringing the electric field applying means close to the surface of the semiconductor to be measured;
Bringing the first conductor and the second conductor into contact with the surface of the semiconductor to be measured;
Applying the electric field;
Bringing the polarized ferroelectric into proximity to or in contact with the surface of the semiconductor under measurement;
And a step of measuring electrical characteristics of the semiconductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105753A JP4180009B2 (en) | 2004-03-31 | 2004-03-31 | Semiconductor electrical property measuring apparatus and measuring method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105753A JP4180009B2 (en) | 2004-03-31 | 2004-03-31 | Semiconductor electrical property measuring apparatus and measuring method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005294440A true JP2005294440A (en) | 2005-10-20 |
JP4180009B2 JP4180009B2 (en) | 2008-11-12 |
Family
ID=35327055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004105753A Expired - Fee Related JP4180009B2 (en) | 2004-03-31 | 2004-03-31 | Semiconductor electrical property measuring apparatus and measuring method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4180009B2 (en) |
-
2004
- 2004-03-31 JP JP2004105753A patent/JP4180009B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4180009B2 (en) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7397254B1 (en) | Methods for imperfect insulating film electrical thickness/capacitance measurement | |
US8193824B2 (en) | Monitoring plasma induced damage during semiconductor wafer processes | |
US6771092B1 (en) | Non-contact mobile charge measurement with leakage band-bending and dipole correction | |
US9530617B2 (en) | In-situ charging neutralization | |
JP2004111911A (en) | Device and method for measuring film thickness, and device and method for measuring relative dielectric constant | |
US11289386B2 (en) | Methods and apparatus for test pattern forming and film property measurement | |
US20080023699A1 (en) | A test structure and method for detecting charge effects during semiconductor processing | |
TWI323922B (en) | A test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique | |
JP4180009B2 (en) | Semiconductor electrical property measuring apparatus and measuring method | |
US6456082B2 (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
US10790203B2 (en) | Methods and systems for material property profiling of thin films | |
CN115877155A (en) | Method and structure for testing electrical performance of device | |
CN103367330A (en) | Testing structure of power semiconductor device and manufacture method of testing structure | |
US20080290889A1 (en) | Method of destructive testing the dielectric layer of a semiconductor wafer or sample | |
TW201320212A (en) | Testkey structure and method for measuring step height by such testkey structure | |
JP2006523837A (en) | Method and apparatus for determining dielectric layer thickness | |
TWI714494B (en) | Method for monitoring needle defect in shallow trench isolation structure | |
JP2002050665A (en) | Thickness-measuring element for semiconductor film | |
KR20090011228A (en) | Method of inspecting a defect of semiconductor device | |
JP2006093597A (en) | Method of evaluating semiconductor wafer | |
TWI637180B (en) | Methods for measuring a lateral diffusion length of a semiconductor device | |
JP4525024B2 (en) | Evaluation method of SOI wafer | |
JP6912776B2 (en) | Dielectric film electrical conductivity measuring device | |
CN103745941A (en) | Electric performance test method for gate dielectric | |
JP2016066760A (en) | Evaluation method of soi substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Effective date: 20070918 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20071002 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20071203 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Effective date: 20080701 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080729 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080826 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |