JP2002050665A - Thickness-measuring element for semiconductor film - Google Patents

Thickness-measuring element for semiconductor film

Info

Publication number
JP2002050665A
JP2002050665A JP2000235440A JP2000235440A JP2002050665A JP 2002050665 A JP2002050665 A JP 2002050665A JP 2000235440 A JP2000235440 A JP 2000235440A JP 2000235440 A JP2000235440 A JP 2000235440A JP 2002050665 A JP2002050665 A JP 2002050665A
Authority
JP
Japan
Prior art keywords
layer
thickness
semiconductor
soi
soi layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000235440A
Other languages
Japanese (ja)
Inventor
Hisaharu Nishimura
久治 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000235440A priority Critical patent/JP2002050665A/en
Publication of JP2002050665A publication Critical patent/JP2002050665A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thickness-measuring element for a semiconductor film which is capable of easily and electrically measuring the thickness of an SOI layer, rather than introducing facilities, such as high-price film thickness measuring instruments, etc., for measuring the thickness of a silicon film (SOI layer) for forming an active layer on a SOI substrate. SOLUTION: A pair of SOI layers are surrounded with isolation trenches and are connected to an embedded oxide film on an SOI substrate, and one of the SOI layers has a p+-type diffused layer or oxide film formed shallower than the thickness of the SOI layer. The sheet resistance or the diffusion resistance of the pair of SOI layers is measured and simultaneous equations composed of the resistivity, and the effective thickness of the SOI layers are solved to readily obtain the thickness of the SOI layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体薄膜の膜厚測
定素子に関するもので、特に、SOI(Silicon
on Insulator)基板でのシリコン薄膜か
らなる半導体層の膜厚を電気的に測定する測定素子に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an element for measuring the thickness of a semiconductor thin film, and more particularly to an SOI (Silicon).
The present invention relates to a measuring element for electrically measuring the thickness of a semiconductor layer formed of a silicon thin film on an on-insulator substrate.

【0002】[0002]

【従来の技術】近年、OA機器・情報通信機器・照明器
具等で用いられる高耐圧及び大電流の半導体素子を内蔵
した半導体集積回路(以下、ICと略す)の分野で、回
路の高集積化と共に、高耐圧及び大電流駆動の素子を内
蔵することができるSOI基板を用いた半導体装置が注
目されている。この分野のSOI基板には、2枚の単結
晶シリコン基板を絶縁膜を介して貼り合わせ、表面を研
磨して所望の厚さの活性層になるシリコン薄膜を形成す
る貼り合わせ基板が多く使用される。
2. Description of the Related Art In recent years, in the field of semiconductor integrated circuits (hereinafter abbreviated as ICs) which incorporate semiconductor elements having a high withstand voltage and a large current used in OA equipment, information communication equipment, lighting equipment and the like, the integration of circuits has been increased. At the same time, a semiconductor device using an SOI substrate that can incorporate a device with high withstand voltage and large current drive has been receiving attention. As an SOI substrate in this field, a bonded substrate in which two single-crystal silicon substrates are bonded via an insulating film and the surface is polished to form a silicon thin film to be an active layer having a desired thickness is often used. You.

【0003】この貼り合わせ基板を使用してICを製造
する場合、横方向の素子分離を行うために、素子間には
基板内部に埋め込まれた絶縁膜に達するトレンチ分離溝
を設け、その内部に絶縁物を埋め込んで、完全に誘電体
で分離された島状のシリコン薄膜からなる活性層(以
下、SOI層と略す)に半導体素子を形成している。
When an IC is manufactured using this bonded substrate, a trench isolation groove is formed between the elements to reach an insulating film embedded in the substrate, in order to perform lateral element isolation. A semiconductor element is formed on an active layer (hereinafter, abbreviated as SOI layer) made of an island-like silicon thin film completely buried with an insulator and separated by a dielectric.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
たSOI基板は支持基板となるシリコン基板にSOI層
になるシリコン基板を貼りつけ、この表面を所望の厚さ
(通常、ICで用いるSOI層の膜厚は、数μm〜10
数μm程度である)まで研磨して製作する。ところが、
SOI基板全体の厚みは500μm以上あるため、薄い
SOI層の厚みを高精度に制御することは難しく、ま
た、SOI層の膜厚バラツキは半導体素子の耐圧等の電
気特性に影響を及ぼすため、SOI基板の受け入れ検
査、あるいは半導体装置の製造工程でのSOI層の膜厚
管理が重要である。
However, in the SOI substrate described above, a silicon substrate serving as an SOI layer is attached to a silicon substrate serving as a supporting substrate, and the surface of the SOI substrate is formed to a desired thickness (the SOI layer film usually used for ICs). Thickness is several μm to 10
(It is about several μm). However,
Since the thickness of the entire SOI substrate is 500 μm or more, it is difficult to control the thickness of the thin SOI layer with high accuracy, and the variation in the thickness of the SOI layer affects the electrical characteristics such as the breakdown voltage of the semiconductor element. It is important to control the thickness of the SOI layer in the acceptance inspection of the substrate or in the manufacturing process of the semiconductor device.

【0005】しかし、従来の可視光源を用いたエリプソ
メータや白色光源を用いた光干渉式膜厚測定器では、可
視光がSOI層に吸収されてその膜厚は測定できない。
一方、紫外域の光源を用いることにより測定は可能だ
が、数μm以下の膜厚でないと精度良く測定できず、特
に、10μm以上の膜厚では光がSOI層に吸収されて
測定できなかった。したがって、高耐圧及び大電流分野
でSOI基板のSOI層の膜厚を測定するには、フーリ
ェ変換赤外分光測定器等の高額な装置が必要であった。
However, in a conventional ellipsometer using a visible light source or a light interference type film thickness measuring device using a white light source, visible light is absorbed by the SOI layer, and the film thickness cannot be measured.
On the other hand, the measurement can be performed by using a light source in the ultraviolet region, but the measurement cannot be performed accurately unless the film thickness is less than several μm. In particular, when the film thickness is more than 10 μm, the light is absorbed by the SOI layer and cannot be measured. Therefore, in order to measure the thickness of the SOI layer of the SOI substrate in the field of high withstand voltage and large current, an expensive device such as a Fourier transform infrared spectrometer was required.

【0006】本発明は、上記の問題点を解消するもの
で、SOI層の膜厚を測定するために高額な膜厚測定器
等の設備を導入する代わりに、この膜厚を簡易にかつ電
気的に測定することができる半導体薄膜の膜厚測定素子
を提供するものである。
The present invention solves the above-mentioned problem. Instead of introducing an expensive film thickness measuring device or the like for measuring the thickness of the SOI layer, the thickness of the SOI layer can be simply and electrically measured. It is an object of the present invention to provide a semiconductor thin film thickness measuring element which can be measured dynamically.

【0007】[0007]

【課題を解決するための手段】この目的を達成するため
に、本発明の請求項1に記載の半導体薄膜の膜厚測定素
子は、埋込絶縁膜により支持基板と絶縁分離された第1
導電型の半導体膜と、前記半導体膜に形成されてしかも
電気的に絶縁分離された第1導電型の第1の半導体層及
び第1導電型の第2の半導体層とを備えた1対を成す測
定素子において、前記第1の半導体層の表面に前記半導
体膜の膜厚より浅く形成された第2導電型の拡散層を有
することを特徴とする。
In order to achieve this object, a semiconductor thin film thickness measuring element according to claim 1 of the present invention comprises a first insulating film separated from a supporting substrate by a buried insulating film.
A pair including a conductive semiconductor film and a first conductive first semiconductor layer and a first conductive second semiconductor layer formed on the semiconductor film and electrically isolated from each other is provided. In the measurement element to be formed, a diffusion layer of a second conductivity type formed shallower than a thickness of the semiconductor film is provided on a surface of the first semiconductor layer.

【0008】この構成によって、半導体素子を構成する
拡散層を用いて第1の半導体膜に第2導電型の拡散層を
形成するので、膜厚測定素子を形成するために新たな工
程を増やす必要はない。
According to this structure, since the diffusion layer of the second conductivity type is formed in the first semiconductor film by using the diffusion layer forming the semiconductor element, it is necessary to add a new process for forming the film thickness measuring element. There is no.

【0009】次に、本発明の請求項2に記載の半導体薄
膜の膜厚測定素子は、埋込絶縁膜により支持基板と絶縁
分離された第1導電型の半導体膜と、前記半導体膜に形
成されてしかも電気的に絶縁分離された第1導電型の第
1の半導体層及び第1導電型の第2の半導体層とを備え
た1対を成す測定素子において、前記第1の半導体層の
表面に形成された酸化膜を有することを特徴とする。
Next, a semiconductor thin film thickness measuring element according to a second aspect of the present invention is formed on the semiconductor film of the first conductivity type insulated and separated from the supporting substrate by a buried insulating film. A pair of measuring elements comprising a first conductive type first semiconductor layer and a first conductive type second semiconductor layer which are electrically insulated and separated from each other. It has an oxide film formed on the surface.

【0010】この構成によって、半導体素子を構成する
酸化膜を用いて第1の半導体膜に酸化膜を形成するの
で、膜厚測定素子を形成するために新たな工程を増やす
必要はない。
According to this structure, since the oxide film is formed on the first semiconductor film using the oxide film forming the semiconductor element, it is not necessary to add a new process for forming the film thickness measuring element.

【0011】次に、本発明の請求項3に記載の半導体薄
膜の膜厚測定素子は、1対を成す測定素子が、第1の半
導体層及び第2の半導体層のシート抵抗値を測定して、
該測定値から半導体層の膜厚を算出するように構成され
た4端子で正方形のシート抵抗パターンであることを特
徴とする。
Next, according to a third aspect of the present invention, there is provided a semiconductor thin film thickness measuring element, wherein a pair of measuring elements measures the sheet resistance of the first semiconductor layer and the second semiconductor layer. hand,
It is a four-terminal square sheet resistance pattern configured to calculate the thickness of the semiconductor layer from the measured value.

【0012】この構成によって、第1の半導体層及び第
2の半導体層のシート抵抗値を測定して、その測定値か
ら半導体層の膜厚を簡単に求めることができる。
With this configuration, the sheet resistance of the first semiconductor layer and the second semiconductor layer can be measured, and the thickness of the semiconductor layer can be easily obtained from the measured values.

【0013】次に、本発明の請求項4に記載の半導体薄
膜の膜厚測定素子は、1対を成す測定素子が、第1の半
導体層及び第2の半導体層の拡散抵抗値を測定して、該
測定値から半導体層の膜厚を算出するように構成された
2端子で長方形の拡散抵抗パターンであることを特徴と
する。
Next, in a semiconductor thin film thickness measuring element according to a fourth aspect of the present invention, a pair of measuring elements measures a diffusion resistance value of the first semiconductor layer and the second semiconductor layer. And a two-terminal rectangular diffusion resistance pattern configured to calculate the thickness of the semiconductor layer from the measured value.

【0014】この構成によって、第1の半導体層及び第
2の半導体層の拡散抵抗値を測定して、その測定値から
半導体層の膜厚を簡単に求めることができる。
With this configuration, the diffusion resistance values of the first semiconductor layer and the second semiconductor layer can be measured, and the thickness of the semiconductor layer can be easily obtained from the measured values.

【0015】[0015]

【発明の実施の形態】以下に本発明の実施形態につい
て、図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】[第1の実施形態]図1は本発明の第1の
実施形態による半導体薄膜の膜厚測定素子の平面図で、
図2は図1で示す1対の膜厚測定素子のA−A’線にお
ける断面図で、図3は図1で示す一方の膜厚測定素子の
B−B’線における断面図である。各図において、2は
溝内部をシリコン酸化膜等の絶縁膜で埋め込んだトレン
チ分離溝で、3はトレンチ分離溝2に囲まれて完全に誘
電体で分離されたn-型の第1のSOI層で、4は第1
のSOI層3と一対を成すn-型の第2のSOI層で、
5はコンタクト層になるn+型の拡散層で、6はp+型の
拡散層で、7〜14は各々のコンタクト層5に接続する
電極で、15はp-型シリコンの支持基板で、16は埋
込酸化膜で、17はn-型のシリコン薄膜で、21はフ
ィールド酸化膜である。
FIG. 1 is a plan view of a semiconductor thin film thickness measuring element according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line AA 'of the pair of film thickness measuring elements shown in FIG. 1, and FIG. 3 is a cross-sectional view taken along line BB' of one film thickness measuring element shown in FIG. In each of the figures, reference numeral 2 denotes a trench isolation trench in which the inside of the trench is buried with an insulating film such as a silicon oxide film, and 3 denotes an n -type first SOI surrounded by the trench isolation trench 2 and completely separated by a dielectric. Layer, 4 is first
N -type second SOI layer forming a pair with the SOI layer 3 of FIG.
5 is an n + type diffusion layer serving as a contact layer, 6 is a p + type diffusion layer, 7 to 14 are electrodes connected to the respective contact layers 5, 15 is a p type silicon support substrate, 16 is a buried oxide film, 17 is an n type silicon thin film, and 21 is a field oxide film.

【0017】図1に示すように、1対を成す第1のSO
I層3と第2のSOI層4にそれぞれ2対のコンタクト
層5が対向して配置されており、第1のSOI層3から
コンタクト層5を除いた領域にp+型の拡散層6が形成
されている。また、図2に示すように、SOI基板は支
持基板15と埋込酸化膜16とシリコン薄膜17とから
なる多層構造になっており、素子はシリコン薄膜17か
らなる島状のSOI層3,4の中に形成される。なお、
ここで用いられるSOI基板は、埋込酸化膜厚が約1μ
m程度で、SOI層の膜厚が数μm〜10数μm程度で
ある。
As shown in FIG. 1, a pair of first SO
Two pairs of contact layers 5 are arranged opposite to each other on the I layer 3 and the second SOI layer 4, and a p + -type diffusion layer 6 is formed in a region excluding the contact layer 5 from the first SOI layer 3. Is formed. As shown in FIG. 2, the SOI substrate has a multilayer structure including a support substrate 15, a buried oxide film 16, and a silicon thin film 17, and the elements are island-shaped SOI layers 3, 4 made of a silicon thin film 17. Formed in In addition,
The SOI substrate used here has a buried oxide film thickness of about 1 μm.
m, and the thickness of the SOI layer is about several μm to several tens μm.

【0018】そして、図3に示すように、p+型の拡散
層6は第1のSOI層3の膜厚よりも浅く形成されてお
り、コンタクト層5を除いた領域ではトレンチ分離溝2
に接している。さらに、フィールド酸化膜21に設けた
コンタクト窓を介して各コンタクト層5に接続する電極
7〜14が設けられている。なお、本発明の実施形態で
は保護膜等を備えているが図2と図3では省略してい
る。
As shown in FIG. 3, the p + type diffusion layer 6 is formed to be shallower than the thickness of the first SOI layer 3, and the trench isolation trench 2 is formed in a region excluding the contact layer 5.
Is in contact with Further, electrodes 7-14 connected to the respective contact layers 5 through contact windows provided in the field oxide film 21 are provided. Note that the embodiment of the present invention includes a protective film and the like, but is omitted in FIGS. 2 and 3.

【0019】このように構成された第1の実施形態によ
る半導体薄膜の膜厚測定素子において、第2のSOI層
4に形成された電極11から電極12に数10μA〜数
100μAの電流を印加すると、SOI層4の中に電流
I2[A]が流れる。この時、対向する電極13と電極
14間に電圧差V2[V]が発生するので、Vande
r Pauw法により第2のSOI層4のシート抵抗値
Rs2[Ω]は式1で計算することができる。
In the semiconductor thin film thickness measuring device according to the first embodiment having such a configuration, when a current of several tens of μA to several hundreds of μA is applied from the electrode 11 formed on the second SOI layer 4 to the electrode 12. , SOI layer 4 flows current I2 [A]. At this time, since a voltage difference V2 [V] is generated between the opposing electrodes 13 and 14, Vande
The sheet resistance value Rs2 [Ω] of the second SOI layer 4 can be calculated by Expression 1 by the r Pauw method.

【0020】 Rs2=(π/ln2)×(V2/I2)……式1 そして、第2のSOI層4の比抵抗ρSOI[Ω・c
m]はシート抵抗値Rs2[Ω]と膜厚tSOI[μ
m]の積であるから、式2で表すことができる。
Rs2 = (π / ln2) × (V2 / I2) Formula 1 And the specific resistance ρSOI [Ω · c of the second SOI layer 4
m] is the sheet resistance value Rs2 [Ω] and the film thickness tSOI [μ].
m], and can be expressed by Equation 2.

【0021】 ρSOI=Rs2×tSOI/10000……式2 次に、第1のSOI層3に形成された電極7から電極8
に電流を印加すると、p+型の拡散層6の直下のSOI
層中に電流I1が流れる。その時、対向する電極9及び
電極10間に電圧差がV1[V]が発生するので、式1
と同様にして、第1のSOI層3のシート抵抗値Rs1
も式3で計算することができる。
ΡSOI = Rs2 × tSOI / 10000 Equation 2 Next, from the electrode 7 formed on the first SOI layer 3 to the electrode 8
When a current is applied to the, p + -type SOI directly under the diffusion layer 6 of
A current I1 flows through the layer. At that time, a voltage difference V1 [V] is generated between the opposing electrode 9 and the electrode 10, and therefore, the equation 1
Similarly, the sheet resistance value Rs1 of the first SOI layer 3
Can also be calculated by Equation 3.

【0022】 Rs1=(π/ln2)×(V1/I1)……式3 ここで、シート抵抗値Rs1はp+型の拡散層6の直下
のSOI層のスクイズ抵抗である。p+型の拡散層6の
拡散長tp[μm]はあらかじめ拡散工程で測定管理さ
れた値であるから、式2と同様にして、SOI層の比抵
抗ρSOIは式4で表すことができる。
Rs1 = (π / ln2) × (V1 / I1) Equation 3 Here, the sheet resistance value Rs1 is the squeeze resistance of the SOI layer immediately below the p + type diffusion layer 6. Since the diffusion length tp [μm] of the p + type diffusion layer 6 is a value measured and controlled in advance in the diffusion step, the specific resistance ρSOI of the SOI layer can be expressed by Expression 4 in the same manner as Expression 2.

【0023】 ρSOI=Rs1×(tSOI−tp)/10000……式4 よって、式2と式4の連立方程式を解くことにより、S
OI層の膜厚tSOIは式5で求めることができる。
ΡSOI = Rs1 × (tSOI−tp) / 10000 (Equation 4) By solving the simultaneous equations of Equations 2 and 4, S
The thickness tSOI of the OI layer can be obtained by Expression 5.

【0024】 tSOI=(Rs1×tp)/(Rs1−Rs2)……式5 以上のように本発明の第1の実施形態である半導体薄膜
の膜厚測定素子では、式1と式3で第2のSOI層4と
第1のSOI層3のシート抵抗値を測定して、その結果
を用いて式5でSOI層の膜厚を簡単に求めることがで
きる。そして、第1のSOI層3に形成されるp+型の
拡散層6はICに内蔵される素子を構成する拡散層を用
いて形成するので、膜厚を測定するために新たな工程を
増やす必要はない。また、SOI層の膜厚が10数μm
以上であっても、p+型の拡散層6に深い拡散層を選択
することにより比較的精度良く測定することができる。
TSOI = (Rs1 × tp) / (Rs1−Rs2) (Equation 5) As described above, in the semiconductor thin film thickness measuring element according to the first embodiment of the present invention, the first and the third equations are used. By measuring the sheet resistance values of the second SOI layer 4 and the first SOI layer 3 and using the results, the thickness of the SOI layer can be easily obtained by equation (5). Since the p + -type diffusion layer 6 formed in the first SOI layer 3 is formed using a diffusion layer constituting an element built in the IC, a new process is added to measure the film thickness. No need. The thickness of the SOI layer is more than 10 μm.
Even in the case described above, the measurement can be made relatively accurately by selecting a deep diffusion layer as the p + type diffusion layer 6.

【0025】なお、p+型の拡散層6の拡散長はあらか
じめ拡散工程で広がり抵抗測定あるいはSIMS分析等
により測定管理された値を用いる。
The diffusion length of the p + -type diffusion layer 6 is a value measured and managed in advance by a spreading resistance measurement or SIMS analysis in the diffusion step.

【0026】[第2の実施形態]図4は本発明の第2の
実施形態による半導体薄膜の膜厚測定素子の平面図で、
図4で示す1対の膜厚測定素子のA−A’線における断
面図は図2と同じで、図4で示す一方の膜厚測定素子の
B−B’線における断面図は図3と同じなので省略す
る。また、図1と同一構成物には同一符号を付けてその
説明を省略する。
[Second Embodiment] FIG. 4 is a plan view of a semiconductor thin film thickness measuring element according to a second embodiment of the present invention.
The cross-sectional view taken along line AA ′ of the pair of film thickness measuring elements shown in FIG. 4 is the same as FIG. 2, and the cross-sectional view taken along line BB ′ of one film thickness measuring element shown in FIG. It is omitted because it is the same. The same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0027】図4に示すように、1対を成す第1のSO
I層3と第2のSOI層4にそれぞれ1対のコンタクト
層5が対向して配置されており、第1のSOI層3から
コンタクト層5を除いた領域にp+型の拡散層6を形成
されている。また、p+型の拡散層6はコンタクト層5
を除いた領域ではトレンチ分離溝2に接している。さら
に、各コンタクト層5に接続する電極8,9,12,1
3が設けられている。このように形成された第1のSO
I層3と第2のSOI層4は、共に抵抗長L[μm]
で、抵抗幅W[μm]からなる拡散抵抗になる。
As shown in FIG. 4, a pair of first SO
A pair of contact layers 5 are arranged to face each of the I layer 3 and the second SOI layer 4, and a p + -type diffusion layer 6 is formed in a region excluding the contact layer 5 from the first SOI layer 3. Is formed. The p + -type diffusion layer 6 is a contact layer 5
Are in contact with the trench isolation trenches 2 in the region excluding. Further, the electrodes 8, 9, 12, 1 connected to each contact layer 5
3 are provided. The first SO thus formed
Both the I layer 3 and the second SOI layer 4 have a resistance length L [μm].
Thus, a diffusion resistance having a resistance width W [μm] is obtained.

【0028】このように構成された第2の実施形態によ
る半導体薄膜の膜厚測定素子において、第2のSOI層
4に形成された電極12から電極13に数10μA〜数
100μAの電流を印加すると、SOI層17の中に電
流I4[A]が流れ、両端の電極に電位差V4[V]が
発生するので、拡散抵抗の計算方法により第2のSOI
層4のシート抵抗値Rs2[Ω]は式6で計算すること
ができる。
In the semiconductor thin film thickness measuring device according to the second embodiment having such a configuration, when a current of several tens μA to several hundred μA is applied from the electrode 12 formed on the second SOI layer 4 to the electrode 13. , An electric current I4 [A] flows through the SOI layer 17, and a potential difference V4 [V] is generated between the electrodes at both ends.
The sheet resistance Rs2 [Ω] of the layer 4 can be calculated by Expression 6.

【0029】Rs2=R2×(W/L)……式6 そして、第1の実施形態と同様にして、SOI層の比抵
抗ρSOIは式2で表すことができる。
Rs2 = R2 × (W / L) Equation 6 Similarly to the first embodiment, the specific resistance ρSOI of the SOI layer can be expressed by Equation 2.

【0030】次に、第1のSOI層3に形成された電極
8から電極9に電流を印加すると、p+型の拡散層6の
直下のSOI層中に電流I3が流れ、電極の両端に電位
差V3が発生するので、式6と同様にして、第1のSO
I層3のシート抵抗値Rs1も式7で計算することがで
きる。
Next, when a current is applied from the electrode 8 formed on the first SOI layer 3 to the electrode 9, a current I3 flows in the SOI layer immediately below the p + -type diffusion layer 6, and both ends of the electrode Since the potential difference V3 is generated, the first SO
The sheet resistance value Rs1 of the I layer 3 can also be calculated by Expression 7.

【0031】Rs1=R1×(W/L)……式7 ここで、第1の実施形態と同様にして、シート抵抗値R
s1はp+型の拡散層6の直下のSOI層のスクイズ抵
抗であるため、SOI層の比抵抗ρSOIは式4で表す
ことができる。
Rs1 = R1 × (W / L) (7) Here, the sheet resistance value R is calculated in the same manner as in the first embodiment.
Since s1 is the squeeze resistance of the SOI layer immediately below the p + type diffusion layer 6, the specific resistance ρSOI of the SOI layer can be expressed by Expression 4.

【0032】ここで、シート抵抗値Rs1はp+型の拡
散層6の直下のSOI層のスクイズ抵抗である。p+
の拡散層6の拡散長tp[μm]はあらかじめ拡散工程
で測定管理された値であるから、式2と同様にして、S
OI層の比抵抗ρSOIは式4で表すことができる。よ
って、第1の実施形態と同様にして、SOI層の膜厚t
SOIは式5で求めることができる。
Here, the sheet resistance value Rs1 is the squeeze resistance of the SOI layer immediately below the p + type diffusion layer 6. Since the diffusion length tp [μm] of the p + -type diffusion layer 6 is a value measured and controlled in advance in the diffusion process, S
The specific resistance ρSOI of the OI layer can be expressed by Expression 4. Therefore, similarly to the first embodiment, the thickness t of the SOI layer
The SOI can be obtained by Expression 5.

【0033】以上のように本発明の第2の実施形態によ
る半導体薄膜の膜厚測定素子では、第1の実施形態と同
様にして、式6と式7で第2のSOI層4と第1のSO
I層3のシート抵抗値を測定して、その結果を用いて式
5でSOI層の膜厚を簡単に求めることができる。そし
て、第1の実施形態による効果に加えて、SOI層を拡
散抵抗値として測定することにより、測定に必要なプロ
ーブの本数が半減する上に、電位差を測定するための高
精度な電圧計が不要である。さらに、シート抵抗値の測
定に必要な電極の数が半減して、測定素子の形成面積を
小さくすることができる。
As described above, in the semiconductor thin film thickness measuring element according to the second embodiment of the present invention, similarly to the first embodiment, the second SOI layer 4 and the first SO
By measuring the sheet resistance value of the I layer 3 and using the result, the thickness of the SOI layer can be easily obtained by the equation (5). In addition to the effects of the first embodiment, by measuring the SOI layer as a diffusion resistance value, the number of probes required for the measurement is reduced by half, and a highly accurate voltmeter for measuring the potential difference is provided. Not required. Further, the number of electrodes required for measuring the sheet resistance value is halved, and the area for forming the measuring element can be reduced.

【0034】[第3の実施形態]図5は本発明の第3の
実施形態による半導体薄膜の膜厚測定素子の平面図で、
図6は図5で示す1対の膜厚測定素子のC−C’線によ
る断面図で、図7は図5で示す一方の膜厚測定素子のD
−D’線による断面図である。各図において、図1〜図
3と同一構成物には同一符号を付してその説明を省略す
る。
[Third Embodiment] FIG. 5 is a plan view of a semiconductor thin film thickness measuring device according to a third embodiment of the present invention.
FIG. 6 is a cross-sectional view taken along line CC 'of the pair of film thickness measuring elements shown in FIG. 5, and FIG.
It is sectional drawing by the -D 'line. In each of the drawings, the same components as those in FIGS. 1 to 3 are denoted by the same reference numerals, and description thereof will be omitted.

【0035】図5に示すように、1対を成す第1のSO
I層3と第2のSOI層4にそれぞれ2対のコンタクト
層5が対向して配置されている。また、図6と図7に示
すように、第1のSOI層3からコンタクト層5を除い
た領域の表面を選択酸化法によるシリコン酸化膜(以
下、LOCOS酸化膜と略す)22で覆っているため、
実効のSOI膜厚は第2のSOI層4の膜厚より薄くな
る。さらに、図1〜図3と同様に、各コンタクト層5に
接続する電極7〜14が設けられている。なお、本発明
の実施形態では保護膜等を備えているが図6と図7では
省略している。
As shown in FIG. 5, a pair of first SO
Two pairs of contact layers 5 are arranged to face the I layer 3 and the second SOI layer 4, respectively. As shown in FIGS. 6 and 7, the surface of the region excluding the contact layer 5 from the first SOI layer 3 is covered with a silicon oxide film (hereinafter abbreviated as LOCOS oxide film) 22 by a selective oxidation method. For,
The effective SOI film thickness is smaller than the film thickness of the second SOI layer 4. Further, similarly to FIGS. 1 to 3, electrodes 7-14 connected to each contact layer 5 are provided. In the embodiment of the present invention, a protective film and the like are provided, but are omitted in FIGS. 6 and 7.

【0036】このように構成された第3の実施形態によ
る半導体薄膜の膜厚測定素子において、第2のSOI層
4のシート抵抗値Rs2と比抵抗ρSOIは、第1の実
施形態と同様にして、それぞれ式1と式2で表すことが
できる。また、第1のSOI層3のシート抵抗値Rs1
も同様にして、式3で表すことができる。ここで、第1
のSOI層3にはLOCOS酸化膜22が形成されてい
るため、実効のSOI層の膜厚は薄くなる。一般に、シ
リコン結晶の酸化では、全体の酸化膜厚to[μm]の
うち45%が元の表面下にできるため、実効のSOI膜
厚はto×0.45を差し引いた膜厚となる。よって、
第1のSOI層3の比抵抗ρSOIは式8で表すことが
できる。
In the semiconductor thin film thickness measuring device according to the third embodiment, the sheet resistance value Rs2 and the specific resistance ρSOI of the second SOI layer 4 are set in the same manner as in the first embodiment. , Can be represented by Equations 1 and 2, respectively. Further, the sheet resistance value Rs1 of the first SOI layer 3
Similarly, can be expressed by Equation 3. Here, the first
Since the LOCOS oxide film 22 is formed on the SOI layer 3, the effective SOI layer becomes thinner. Generally, when oxidizing a silicon crystal, 45% of the entire oxide film thickness to [μm] can be formed below the original surface, and thus the effective SOI film thickness is a film thickness obtained by subtracting to × 0.45. Therefore,
The specific resistance ρSOI of the first SOI layer 3 can be expressed by Expression 8.

【0037】 ρSOI=Rs1×(tSOI−to×0.45)/10000…式8 よって、式2と式8の連立方程式を解くことにより、S
OI層の膜厚tSOIは式9で求めることができる。
ΡSOI = Rs1 × (tSOI−to × 0.45) / 10000 Equation 8 Therefore, by solving the simultaneous equations of Equations 2 and 8, S
The thickness tSOI of the OI layer can be obtained by Expression 9.

【0038】 tSOI=(Rs1×to×0.45)/(Rs1−Rs2)……式9 以上のように本発明の第3の実施形態による半導体薄膜
の膜厚測定素子では、第1の実施形態と同様にして、式
1と式3で第2のSOI層4と第1のSOI層3のシー
ト抵抗値を測定して、その結果を用いて式9でSOI層
の膜厚を簡単に求めることができる。そして、第1のS
OI層3に形成されるLOCOS酸化膜22は、ICに
内蔵される素子を分離するためのLOCOS酸化膜と同
じ工程を用いて形成することができるため、新たな工程
を増やす必要はない。さらに、第1の実施形態では第1
のSOI層3にp+型の拡散層6を形成しているため、
PN接合から延びる空乏層やPN接合のリーク電流の影
響を受けるのでスクイズ抵抗の測定値の変動要因となる
が、LOCOS酸化膜22を用いた場合それらを回避で
きる。また、p+型の拡散層の拡散長に比べてLOCO
S酸化膜の膜厚は制御性が良く、ウェハー面内やウェハ
ー間そしてバッチ間のバラツキが少ないため、より正確
にSOI層の膜厚を測定することができる。
TSOI = (Rs1 × to × 0.45) / (Rs1−Rs2) Equation 9 As described above, in the semiconductor thin film thickness measuring element according to the third embodiment of the present invention, the first embodiment Similarly to the embodiment, the sheet resistance values of the second SOI layer 4 and the first SOI layer 3 are measured by Equations 1 and 3, and the results are used to easily determine the film thickness of the SOI layer by Equation 9. You can ask. And the first S
Since the LOCOS oxide film 22 formed on the OI layer 3 can be formed using the same process as the LOCOS oxide film for isolating elements built in the IC, there is no need to add a new process. Further, in the first embodiment, the first
Since the p + type diffusion layer 6 is formed in the SOI layer 3 of FIG.
Since it is affected by the depletion layer extending from the PN junction and the leakage current of the PN junction, it causes a variation in the measured value of the squeeze resistance. However, when the LOCOS oxide film 22 is used, these can be avoided. Also, LOCO is smaller than the diffusion length of the p + type diffusion layer.
Since the thickness of the S oxide film has good controllability and there is little variation within the wafer surface, between wafers, and between batches, the thickness of the SOI layer can be measured more accurately.

【0039】なお、LOCOS酸化膜22の膜厚はあら
かじめ酸化工程でエリプソメータ等により測定管理され
た値を用いる。
As the thickness of the LOCOS oxide film 22, a value previously measured and controlled by an ellipsometer or the like in the oxidation step is used.

【0040】[第4の実施形態]図8は本発明の第4の
実施形態による半導体薄膜の膜厚測定素子の平面図で、
図8で示す1対の膜厚測定素子のC−C’線における断
面図は図6と同じで、図8で示す一方の膜厚測定素子の
D−D’線における断面図は図7と同じなので省略す
る。また、図5と同一構成物には同一符号を付けてその
説明を省略する。
[Fourth Embodiment] FIG. 8 is a plan view of a semiconductor thin film thickness measuring element according to a fourth embodiment of the present invention.
A cross-sectional view of the pair of film thickness measurement elements shown in FIG. 8 taken along line CC ′ is the same as FIG. 6, and a cross-sectional view of one film thickness measurement element shown in FIG. 8 taken along line DD ′ is FIG. It is omitted because it is the same. The same components as those in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted.

【0041】図8に示すように、1対を成す第1のSO
I層3と第2のSOI層4のそれぞれに1対のコンタク
ト層5が対向して配置されており、第1のSOI層3か
らコンタクト層5を除いた領域の表面をLOCOS酸化
膜22で覆っている。また、LOCOS酸化膜22はコ
ンタクト層5を除いた領域ではトレンチ分離溝2に接し
ている。さらに、各コンタクト層5に接続する電極8,
9,12,13が設けられている。このように形成され
た第1のSOI層3と第2のSOI層4は、第2の実施
形態と同様にして、共に抵抗長Lで、抵抗幅Wからなる
拡散抵抗になる。
As shown in FIG. 8, a pair of first SO
A pair of contact layers 5 are arranged to face each of the I layer 3 and the second SOI layer 4, and the surface of the region excluding the contact layer 5 from the first SOI layer 3 is covered with a LOCOS oxide film 22. Covering. The LOCOS oxide film 22 is in contact with the trench isolation trench 2 in a region except for the contact layer 5. Further, electrodes 8 connected to each contact layer 5,
9, 12, and 13 are provided. The first SOI layer 3 and the second SOI layer 4 thus formed are both diffusion resistances having a resistance length L and a resistance width W, as in the second embodiment.

【0042】このように構成された第4の実施形態によ
る半導体薄膜の膜厚測定素子においては、第2の実施形
態と同様にして、式6と式7で第2のSOI層4と第1
のSOI層3のシート抵抗値を測定して、その結果を用
いて式9でSOI層の膜厚を簡単に求めることができ
る。
In the semiconductor thin film thickness measuring element according to the fourth embodiment having the above-described structure, the second SOI layer 4 and the first SOI layer 4 are expressed by the equations 6 and 7 in the same manner as in the second embodiment.
Then, the sheet resistance value of the SOI layer 3 is measured, and the thickness of the SOI layer can be easily obtained by Expression 9 using the result.

【0043】以上のように、本発明の第4の実施形態に
よる半導体薄膜の膜厚測定素子では、第3の実施形態に
よる効果に加えて、第2の実施形態による効果と同様に
して、シート抵抗値の測定に必要な電極の数が半減し
て、測定素子の形成面積を小さくすることができる。
As described above, in the semiconductor thin film thickness measuring element according to the fourth embodiment of the present invention, in addition to the effect according to the third embodiment, the sheet thickness is measured in the same manner as the effect according to the second embodiment. The number of electrodes required for measuring the resistance value is reduced by half, and the formation area of the measurement element can be reduced.

【0044】なお、第1及び第2の実施形態では、測定
するSOI層をn-型としてスクイズ抵抗を形成するた
めの拡散層をp+型としたが、これとは反対に、測定す
るSOI層をp-型としてスクイズ抵抗を形成するため
の拡散層をn+型としても、同様にしてSOI層の膜厚
は測定可能である。ただし、この時はp-型のSOI層
とn+型の拡散層で構成するPN接合を逆バイアス状態
にするために、印加する電流の極性も反対にする必要が
ある。
In the first and second embodiments, the SOI layer to be measured is of the n type and the diffusion layer for forming the squeeze resistance is of the p + type. The thickness of the SOI layer can be measured in the same manner even when the layer is p type and the diffusion layer for forming the squeeze resistance is n + type. However, at this time, it is necessary to reverse the polarity of the applied current in order to bring the PN junction formed by the p type SOI layer and the n + type diffusion layer into a reverse bias state.

【0045】[0045]

【発明の効果】以上のように本発明の半導体薄膜の膜厚
測定素子は、ICに内蔵する半導体素子を形成する構成
要素(拡散層や酸化膜など)を用いて形成することがで
きるので、SOI層の膜厚を測定するために新たな工程
を増やす必要はない。そして、製造工程の途中や完了後
に行う電気特性評価でSOI層のシート抵抗値あるいは
拡散抵抗値を測定して、その測定値からSOI層の膜厚
を簡単に求めることができる。さらに、半導体素子の耐
圧等に影響を与えるSOI層の膜厚と素子の電気特性と
の相関をみることにより、SOI基板のSOI層の膜厚
バラツキ及び製造工程での特性変動を管理することがで
きる。
As described above, the element for measuring the thickness of a semiconductor thin film of the present invention can be formed by using components (diffusion layer, oxide film, etc.) for forming a semiconductor element incorporated in an IC. It is not necessary to add a new step to measure the thickness of the SOI layer. Then, the sheet resistance value or the diffusion resistance value of the SOI layer is measured by an electrical characteristic evaluation performed during or after the manufacturing process, and the thickness of the SOI layer can be easily obtained from the measured value. Furthermore, it is possible to manage the variation in the thickness of the SOI layer of the SOI substrate and the variation in the characteristics in the manufacturing process by observing the correlation between the thickness of the SOI layer which affects the breakdown voltage of the semiconductor element and the electrical characteristics of the element. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態における半導体薄膜の
膜厚測定素子の平面模式図
FIG. 1 is a schematic plan view of a semiconductor thin film thickness measuring element according to a first embodiment of the present invention.

【図2】図1のA−A’線における半導体薄膜の膜厚測
定素子の断面図
FIG. 2 is a cross-sectional view of the semiconductor thin film thickness measuring element taken along line AA ′ in FIG. 1;

【図3】図1のB−B’線における半導体薄膜の膜厚測
定素子の断面図
FIG. 3 is a cross-sectional view of the semiconductor thin film thickness measuring element taken along line BB ′ in FIG. 1;

【図4】本発明の第2の実施形態における半導体薄膜の
膜厚測定素子の平面模式図
FIG. 4 is a schematic plan view of a semiconductor thin film thickness measuring element according to a second embodiment of the present invention.

【図5】本発明の第3の実施形態における半導体薄膜の
膜厚測定素子の平面模式図
FIG. 5 is a schematic plan view of a semiconductor thin film thickness measuring element according to a third embodiment of the present invention.

【図6】図5のC−C’線における半導体薄膜の膜厚測
定素子の断面図
6 is a cross-sectional view of the semiconductor thin film thickness measuring element taken along the line CC ′ in FIG. 5;

【図7】図5のD−D’線における半導体薄膜の膜厚測
定素子の断面図
7 is a cross-sectional view of the semiconductor thin film thickness measuring element taken along line DD ′ in FIG. 5;

【図8】本発明の第4の実施形態における半導体薄膜の
膜厚測定素子の平面模式図
FIG. 8 is a schematic plan view of a semiconductor thin film thickness measuring element according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

2 トレンチ分離溝 3 第1のSOI層(半導体層) 4 第2のSOI層(半導体層) 5 コンタクト層になるn+型の拡散層 6 p+型の拡散層 7〜14 電極 15 p-型シリコンの支持基板 16 埋込酸化膜 17 n-型シリコン薄膜(半導体膜) 21 フィールド酸化膜 22 LOCOS酸化膜Reference Signs List 2 trench isolation trench 3 first SOI layer (semiconductor layer) 4 second SOI layer (semiconductor layer) 5 n + type diffusion layer serving as contact layer 6 p + type diffusion layer 7-14 electrode 15 p type Silicon support substrate 16 buried oxide film 17 n - type silicon thin film (semiconductor film) 21 field oxide film 22 LOCOS oxide film

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/12 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) H01L 27/12

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 埋込絶縁膜により支持基板と絶縁分離さ
れた第1導電型の半導体膜と、前記半導体膜に形成され
てしかも電気的に絶縁分離された第1導電型の第1の半
導体層及び第1導電型の第2の半導体層とを備えた1対
を成す測定素子において、 前記第1の半導体層の表面に前記半導体膜の膜厚より浅
く形成された第2導電型の拡散層を有することを特徴と
する半導体薄膜の膜厚測定素子。
1. A semiconductor film of a first conductivity type, which is insulated and separated from a supporting substrate by a buried insulating film, and a first semiconductor of a first conductivity type, which is formed on the semiconductor film and is electrically insulated and separated. A pair of measuring elements comprising a first semiconductor layer and a second semiconductor layer of the first conductivity type, wherein the diffusion of the second conductivity type formed shallower than the thickness of the semiconductor film on the surface of the first semiconductor layer. An element for measuring the thickness of a semiconductor thin film, comprising a layer.
【請求項2】 埋込絶縁膜により支持基板と絶縁分離さ
れた第1導電型の半導体膜と、前記半導体膜に形成され
てしかも電気的に絶縁分離された第1導電型の第1の半
導体層及び第1導電型の第2の半導体層とを備えた1対
を成す測定素子において、 前記第1の半導体層の表面に形成された酸化膜を有する
ことを特徴とする半導体薄膜の膜厚測定素子。
2. A semiconductor film of a first conductivity type, which is insulated and separated from a supporting substrate by a buried insulating film, and a first semiconductor of a first conductivity type, which is formed on the semiconductor film and is electrically insulated and separated. A pair of measuring elements comprising a first semiconductor layer and a second semiconductor layer of a first conductivity type, comprising: an oxide film formed on a surface of the first semiconductor layer; Measuring element.
【請求項3】 1対を成す測定素子が、第1の半導体層
及び第2の半導体層のシート抵抗値を測定して、該測定
値から半導体層の膜厚を算出するように構成された4端
子で正方形のシート抵抗パターンであることを特徴とす
る請求項1乃至請求項2に記載の半導体薄膜の膜厚測定
素子。
3. A pair of measuring elements are configured to measure sheet resistance values of a first semiconductor layer and a second semiconductor layer and calculate a film thickness of the semiconductor layer from the measured values. 3. The semiconductor thin film thickness measuring element according to claim 1, wherein the element has a square sheet resistance pattern with four terminals.
【請求項4】 1対を成す測定素子が、第1の半導体層
及び第2の半導体層の拡散抵抗値を測定して、該測定値
から半導体層の膜厚を算出するように構成された2端子
で長方形の拡散抵抗パターンであることを特徴とする請
求項1乃至請求項2に記載の半導体薄膜の膜厚測定素
子。
4. A pair of measuring elements are configured to measure the diffusion resistance values of the first semiconductor layer and the second semiconductor layer and calculate the thickness of the semiconductor layer from the measured values. 3. The semiconductor thin film thickness measuring element according to claim 1, wherein the element has a rectangular diffusion resistance pattern with two terminals.
JP2000235440A 2000-08-03 2000-08-03 Thickness-measuring element for semiconductor film Pending JP2002050665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000235440A JP2002050665A (en) 2000-08-03 2000-08-03 Thickness-measuring element for semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000235440A JP2002050665A (en) 2000-08-03 2000-08-03 Thickness-measuring element for semiconductor film

Publications (1)

Publication Number Publication Date
JP2002050665A true JP2002050665A (en) 2002-02-15

Family

ID=18727650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000235440A Pending JP2002050665A (en) 2000-08-03 2000-08-03 Thickness-measuring element for semiconductor film

Country Status (1)

Country Link
JP (1) JP2002050665A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007071839A (en) * 2005-09-09 2007-03-22 Ishizuka Glass Co Ltd Reference substrate for thin-film evaluation and thin-film evaluation method
KR100800909B1 (en) * 2006-12-21 2008-02-04 동부일렉트로닉스 주식회사 Method for manufacturing in semiconductor device
JP2008160041A (en) * 2006-12-26 2008-07-10 Denso Corp Electrode patterns for evaluation of semiconductor layer, and evaluating method of semiconductor layer using the same
JP2009278037A (en) * 2008-05-19 2009-11-26 Oki Semiconductor Co Ltd Photocurrent estimation method and screening method of semiconductor uv sensor using same
JP2012238910A (en) * 2012-08-30 2012-12-06 Denso Corp Electrode pattern for evaluation of semiconductor layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007071839A (en) * 2005-09-09 2007-03-22 Ishizuka Glass Co Ltd Reference substrate for thin-film evaluation and thin-film evaluation method
KR100800909B1 (en) * 2006-12-21 2008-02-04 동부일렉트로닉스 주식회사 Method for manufacturing in semiconductor device
JP2008160041A (en) * 2006-12-26 2008-07-10 Denso Corp Electrode patterns for evaluation of semiconductor layer, and evaluating method of semiconductor layer using the same
JP2009278037A (en) * 2008-05-19 2009-11-26 Oki Semiconductor Co Ltd Photocurrent estimation method and screening method of semiconductor uv sensor using same
JP2012238910A (en) * 2012-08-30 2012-12-06 Denso Corp Electrode pattern for evaluation of semiconductor layer

Similar Documents

Publication Publication Date Title
US8853693B2 (en) Test structure for determination of TSV depth
US9322870B2 (en) Wafer-level gate stress testing
KR20090074206A (en) Method for evaluating semiconductor wafer
JP2002050665A (en) Thickness-measuring element for semiconductor film
US6066952A (en) Method for polysilicon crystalline line width measurement post etch in undoped-poly process
US20080105891A1 (en) Method for determining self-heating free I-V characterstics of a transistor
US9000785B2 (en) Transistor test structure
KR101030295B1 (en) Field Transistor for Testing Isolation in Semiconductor Device
TWI414031B (en) Evaluation Method of SOI Wafer
JPH10154732A (en) Semiconductor element separation end defect evaluation test structure and evaluation method using the test structure
TW201320212A (en) Testkey structure and method for measuring step height by such testkey structure
US6828647B2 (en) Structure for determining edges of regions in a semiconductor wafer
WO2019219941A1 (en) Vertical hall elements having reduced offset and method of manufacturing thereof
JP2933394B2 (en) Method for measuring characteristics of semiconductor devices
JP4525024B2 (en) Evaluation method of SOI wafer
CN117607540A (en) Resistance testing method of superconducting quantum interference device and quantum chip
JPS6148927A (en) Semiconductor device
JP4742573B2 (en) Semiconductor substrate evaluation method and semiconductor substrate evaluation element
JPS6312144A (en) Evaluating method for semiconductor element
JP4089622B2 (en) Semiconductor device evaluation method
TW451377B (en) Reliability testing device and its testing method
JP4180009B2 (en) Semiconductor electrical property measuring apparatus and measuring method
JPS6143441A (en) Testing process of semiconductor device
JP2014022606A (en) Evaluation method of semiconductor substrate
JPH01140638A (en) Semiconductor device