JP2005294366A - 放熱板の製造方法およびこの放熱板を用いた半導体装置 - Google Patents

放熱板の製造方法およびこの放熱板を用いた半導体装置 Download PDF

Info

Publication number
JP2005294366A
JP2005294366A JP2004104165A JP2004104165A JP2005294366A JP 2005294366 A JP2005294366 A JP 2005294366A JP 2004104165 A JP2004104165 A JP 2004104165A JP 2004104165 A JP2004104165 A JP 2004104165A JP 2005294366 A JP2005294366 A JP 2005294366A
Authority
JP
Japan
Prior art keywords
heat sink
heat
semiconductor element
manufacturing
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004104165A
Other languages
English (en)
Other versions
JP4411123B2 (ja
Inventor
Masatoshi Akagawa
雅俊 赤川
Masao Nakazawa
昌夫 中澤
Hideto Nakazawa
秀人 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004104165A priority Critical patent/JP4411123B2/ja
Priority to TW094110210A priority patent/TWI352374B/zh
Priority to US11/096,058 priority patent/US7445965B2/en
Priority to CNB200510059829XA priority patent/CN100456457C/zh
Priority to CNA2008101298756A priority patent/CN101335213A/zh
Publication of JP2005294366A publication Critical patent/JP2005294366A/ja
Application granted granted Critical
Publication of JP4411123B2 publication Critical patent/JP4411123B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • H01L21/4882Assembly of heatsink parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体素子と放熱板との間の熱伝導性を良好にして、熱放散性のすぐれた放熱板を提供する。
【解決手段】 半導体素子と放熱板14との間に介在して半導体素子の背面と放熱板との間を接合する熱伝導接合材20としてInを使用した放熱板の製造方法において、所定形状に放熱板14を成形した後、放熱板14の表面を清浄化する清浄化処理を施し、次いで、放熱板14にInを供給し、Inを加熱・溶融して放熱板にIn18を密着させた後、Inからなる熱伝導接合材20の表面を平坦化するレベリング加工を施して、In一体型放熱板を得る。
【選択図】 図1

Description

本発明は放熱板の製造方法およびこの放熱板を用いた半導体装置に関する。
フリップチップ接続により半導体素子を搭載した半導体装置では、半導体素子の背面(半導体素子のフリップチップ接続面と反対側の面)に放熱板を取り付けて半導体装置の熱放散性を向上させることが行われている。図6は、基板10に半導体素子12をフリップチップ接続し、半導体素子12の背面に放熱板14を接合して形成した半導体装置の例を示す。この例では、放熱板14に半導体素子12を収納する収納凹部14aを設け、収納凹部14aの内底面(天井面)に半導体素子12を接合するとともに、半導体素子12が搭載された領域を包囲するようにして、放熱板14を基板10に接合している。
図6は、放熱板14をキャップ状に形成し、半導体素子12を保護するとともに半導体素子12からの放熱作用を向上させるようにしたものである。なお、放熱板14には、放熱フィンを設けたもの等、各種形態のものが使用されている。
特開2003−101243号公報 特開平7−106477号公報
ところで、放熱板14を半導体素子12に取り付ける場合は、半導体素子12と放熱板14との間の熱伝導性を良好にするため、半導体素子12と放熱板14との間にはんだや高熱伝導樹脂等の熱伝導体を介在させて組み立てている。半導体素子12と放熱板14との間に熱伝導体を介在させる場合は、熱伝導体を半導体素子12と放熱板14との間に挟んで圧接するようにして組み立てる場合もあるが、一般的にははんだや高熱伝導樹脂を加熱して、半導体素子12の背面と放熱板14との間の隙間を熱伝導体によって充填するとともに、半導体素子12と放熱板14とを一体に接合するようにしている。
しかしながら、熱伝導体を加熱、溶融して半導体素子12と放熱板14とを接合する際に、半導体素子12が高温に加熱されるような場合には、基板10と半導体素子12との間、放熱板14と半導体素子12との間に大きな熱応力が作用し、これによって半導体素子12が損傷されるおそれがある。また、熱伝導体としてはんだを使用した場合のように、熱伝導体を溶融して半導体素子12と放熱板14とを接合するような場合には、半導体素子12の背面と放熱板14との間にボイドが残ったりして、隙間部分が完全に充填されない場合が生じ、これによって熱伝導性が阻害される場合があるといった問題がある。また、熱伝導体として高熱伝導樹脂を使用する場合には、熱伝導体の充填性には優れるものの、はんだ等の金属材とくらべて熱伝導性が劣るという問題があった。
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、半導体素子と半導体素子の背面に接合される放熱板との間の熱伝導性を良好にして放熱板による熱放散特性を向上させることができ、容易に放熱板を製造でき、半導体装置を組み立てることができる放熱板の製造方法およびこの放熱板を用いた半導体装置を提供するにある。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、半導体素子と放熱板との間に介在して半導体素子の背面と放熱板との間を接合する熱伝導接合材としてInを使用した放熱板の製造方法において、所定形状に放熱板を成形した後、放熱板の表面を清浄化する清浄化処理を施し、次いで、放熱板にInを供給し、Inを加熱・溶融して放熱板にInを密着させた後、Inからなる熱伝導接合材の表面を平坦化するレベリング加工を施して、In一体型放熱板を得ることを特徴とする。なお、放熱板に供給するInとしては、たとえば箔状に形成したものを供給して使用することができる。また、レベリング加工としては、ポンチを用いた機械的加工を利用することができる。
なお、本発明に係る放熱板は、基板に半導体素子をフリップチップ接続し、半導体素子の背面に放熱板を取り付けた半導体装置等に利用できる。放熱板を取り付ける半導体装置の構成および放熱板の形状もとくに限定されるものではない。
また、前記清浄化処理工程の前工程として、放熱板の表面をめっきし、次いで清浄化処理を施すことを特徴とする。放熱板のめっき処理としては、ニッケルめっき、金めっき等が利用できる。
また、半導体素子と放熱板との間に介在して半導体素子の背面と放熱板との間を接合する熱伝導接合材としてInを使用した放熱板の製造方法において、所定形状に放熱板を成形した後、放熱板の表面に、めっきを施し、次いで、放熱板の表面を清浄化する清浄化処理を施した後、In箔を放熱板の所定位置に押し当てることにより、In一体型放熱板を得ることを特徴とする。
また、前記清浄化処理として、電解液中で放熱板を陰極とする電解処理を施すことが有効であり、また、前記清浄化処理として、放熱板とIn箔とをそれぞれ硫酸溶液中に浸漬させることが有効である。
また、前記放熱板の製造方法によって製造された放熱板を用いて組み立てられた半導体装置であって、前記放熱板に設けられているInからなる熱伝導接合材が、半導体装置の組み立て時に溶融され、半導体素子の背面と放熱板との間に充填されて半導体素子と放熱板とが接合されていることを特徴とする。
本発明に係る半導体装置は、熱伝導接合材としてInを使用していることにより、半導体装置組み立て時に高温に放熱板を加熱する必要がなく、したがって半導体素子に過大な熱応力を作用させることなく半導体装置を組み立てることができ、組み立て時に半導体素子を損傷させることを抑えることが可能となる。また、Inからなる熱伝導接合材は樹脂系材料と比較して熱伝導率にすぐれ、これによって好適な熱放散性を備えた半導体装置として提供することが可能となる。
本発明に係る放熱板の製造方法によれば、Inからなる熱伝導接合材を備えた放熱板を容易に製造することができ、Inと放熱板との間に空隙等を生じさせずに確実に熱伝導接合材が被着されるから、熱放散効率の良好な放熱板として提供される。また、放熱板はInからなる熱伝導接合材を放熱板に一体に取り付けた状態で提供されるから、半導体装置組み立て作業を容易にすることができる。また、本発明に係る半導体装置は、Inからなる熱伝導接合材を備えた放熱板を用いて組み立てられたことにより、熱放散性のすぐれた半導体装置として提供することができる。
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
(第1の実施の形態)
図1は、本発明に係る放熱板の製造工程を示す説明図であり、図2は第1の実施の形態の製造工程を示すフロー図である。
図1(a)、(b)は、図2に示すプレス加工等による放熱板の成形工程30により所定形状に放熱板14を成形した状態を示す。
図1(a)は放熱板14の基材に収納凹部14aを形成するとともに、収納凹部14aの中央部に凹部14bを形成した状態を示す。収納凹部14a、凹部14bともに、本実施形態では平面形状を矩形状に形成している。
図1(b)は、放熱板14の他の構成例を示すもので、プレス加工により基材に収納凹部14aを形成した後、収納凹部14aの底面にエポキシ樹脂等の樹脂材を枠状に塗布して障壁16を形成したものである。
凹部14bおよび障壁16によって囲まれた領域が、半導体装置を組み立てた際に半導体素子が搭載される領域に相当する。
放熱板14の基材の材料としては適宜材料を使用することができるが、本実施形態では0.8mmの厚さの銅板を使用した。放熱板14は平面形状が矩形に形成されたもので、本実施形態の放熱板14は25mm角の大きさに形成されている。
また、凹部14bは一辺が10mm角に形成され、障壁16は10mm角の枠状に形成されている。凹部14bの深さは0.2mm、障壁16の収納凹部14aの底面からの高さは0.2mmである。
このようにして放熱板14を成形した後、放熱板14にめっきを施す(図2のめっき処理工程31)。このめっき処理は、放熱板14の表面に、In金属からなる熱伝導接合材を確実に密着させる目的で行うもので、Inとの濡れ性を向上させるめっきを施す。
めっき処理として、本実施形態では、放熱板14の表面にニッケルめっきまたは金めっきを施している。場合によっては、ニッケルめっきと金めっきをこの順に施してもよい。めっき方法はとくに限定されないが、ニッケルめっきは、たとえば、スルファミン酸ニッケルめっき液を使用し、平均めっき厚として5μm程度付ければよい。金めっきは、たとえば市販のシアン金浴(たとえば、JPC社製テンペレジストEX)を使用し、平均めっき厚として0.5μm以上つける。
次に、放熱板14の表面を清浄化する処理(図2の表面清浄化処理工程32)を行う。この表面清浄化処理も、めっき処理と同様に、放熱板14の表面にIn金属からなる熱伝導接合材を確実に密着させるための処理である。表面清浄化処理としては、プラズマエッチングや紫外線照射等のドライ処理、化学的なエッチングによるウェット処理を利用することができる。
表面清浄化処理工程32の後、Inの金属箔を放熱板14の上に供給し(図2のIn箔供給工程33)、In箔を加熱して溶融する(図2のIn箔加熱・溶融工程34)。
In箔は、図1(a)に示す放熱板14の場合は、凹部14b内に、図1(b)に示す放熱板14の場合は障壁16によって囲まれた内側に供給する。実施形態では12mm角、厚さ200μmのIn箔を使用した。
図1(c)、(d)は、放熱板14上に供給したIn箔を加熱して溶融した状態を示す。18が溶融後のIn金属である。放熱板14の凹部14b、障壁16のダム作用によって、溶融されたIn金属は凹部14b、障壁16の内側に滞留する。
Inの溶融温度は156.4℃であり、窒素ガス中、160〜170℃で5分間程度加熱することで溶融させることができる。
次に、溶融後のIn金属18にレベリング加工を施し(図2のレベリング加工工程35)、溶融後のIn金属18の表面を平坦化する。図1(e)、(f)はポンチ19を用いてIn金属18の表面をレベリングした状態を示す。レベリング加工後、ワークを冷却して放熱部品とする(冷却工程36)。
こうして、放熱板14とIn金属18からなる熱伝導接合材20が一体化した放熱部品(In一体型放熱板)22、23が得られる。放熱部品22は、放熱板14に設けられた凹部14bに熱伝導接合材20が被着されたものであり、放熱部品23は放熱板14の障壁16の内側に熱伝導接合材20が被着されたものである。
放熱部品22、23は、半導体装置を組み立てる際に半導体素子の背面にIn金属からなる熱伝導接合材20が当接し、熱伝導接合材20を加熱して溶融することにより、半導体素子と放熱板14とが熱伝導接合材20を介して接合するように使用される。
図1(e)、(f)に示すように、In金属18にレベリング加工を施して熱伝導接合材20の表面を平坦化することにより半導体素子と熱伝導接合材20とを確実に密着させて接合することが可能になる。
また、本実施形態においては放熱板14にめっき処理および表面清浄化処理を施すことによって、放熱板14とIn金属18とが確実に密着し、放熱板14と熱伝導接合材20との界面にボイド等の微小空隙を生じさせずに熱伝導接合材20を放熱板14に被着することを可能にしている。このように、熱伝導接合材20自体の内部、および熱伝導接合材20と放熱板14との界面との間にボイド(空隙)を生じさせずに熱伝導接合材20を放熱板14に被着させることにより、放熱板14の熱放散性を有効に向上させることが可能になる。
(第2の実施の形態)
上述した実施の形態においてIn一体型放熱板を製造する方法は、In箔を加熱、溶融して放熱板14と一体にInからなる熱伝導接合材20を被着するものである。以下で説明する第2の実施の形態と第3の実施の形態においては、In箔を加熱、溶融することなく、In箔をそのまま放熱板に接触させるのみで放熱板14とIn箔とが一体化されたIn一体型放熱板を得ることを特徴とする。
図3は第2の実施の形態で使用する放熱板14の構成を示す。第2の実施の形態ではIn箔をそのまま放熱板14に被着させるようにしてIn箔と放熱板14とを一体化するから、放熱板14に図1(a)、(b)に示すような凹部14bや障壁16を設ける必要がない。図3は、所要の収納凹部14aを形成したキャップ状に放熱板14を成形した状態を示す。
以下、図4に示す製造工程フロー図にしたがって説明する。
放熱板14をプレス加工によって成形した後(放熱板の成形工程30)、放熱板14に第1のめっきと第2のめっきを施す(第1のめっき工程37、第2のめっき工程38)。 第1のめっき37としてはニッケルめっきを施す。ニッケルめっきは、スルファミン酸ニッケルめっき液を使用し、平均めっき厚として5μmつける。
第2のめっき38としては、金めっきあるいは銅めっき、錫めっき、パラジウムめっきを施す。
金めっきは、市販シアン金浴(たとえば、JPC社製テンペレジストEX)を使用して、金を0.5μm以上めっきする。
銅めっきは、市販硫酸銅浴(たとえば、Atotech社製カパランドHL)を使用して、銅を0.5μm以上めっきする。
錫めっきは、市販錫めっき液(たとえば、メルテックス社製ロナスタンEC-706)を使用して、錫を1.0μm以上めっきする。
パラジウムめっきは、市販パラジウムめっき液(たとえば、JPC社製パラブライトSST)を使用して、パラジウムを0.1μm以上めっきする。
次に、めっきを施した放熱板14の表面を清浄化処理する(表面清浄化処理工程39)。この表面清浄化処理では、クエン酸三カリウムを50g/l含む電解液中で、白金を陽極とし、第1めっきおよび第2めっきが施された放熱板14を陰極として、室温で、電流密度1ASDとして1分間以上電解処理する。この電解処理は放熱板14の表面に存在している酸化膜を除去することを目的とするものである。
次に、電解処理後の放熱板14の所定位置に、所定の大きさに形成されたIn箔を押し当てて放熱板14にIn箔を被着する(In箔被着工程40)。In箔としては、たとえば実施形態1で使用したと同様の12mm角、厚さ200μmのIn箔を使用する。In箔については、事前に希硫酸溶液に浸漬して、表面を清浄化した後、放熱板14にIn箔を押し当てるようにしてもよい。放熱板14は電解処理によって表面が清浄化されているから、In箔を放熱板14に接触させるだけでIn箔は簡単に放熱板14に付着し、一体化する。
このIn箔を放熱板に被着(自着:触れただけで密着すること)させる操作は、常温で行うことができ、In箔を加熱して溶融するといった操作が不要であることから、In一体型放熱板の製造方法として有効に利用することができる。
図3(b)は、上述した方法によって得られた放熱部品(In一体型放熱板)24を示す。放熱板14に形成された収納凹部14aの内底面に熱伝導接合材20としてIn箔18aが被着され、放熱板14とIn箔18aが一体化されている。In箔18aを放熱板14に付着させる操作を行う際には、半導体装置での半導体素子の配置位置(半導体素子の背面が接合される位置)に位置合わせして放熱板14に付着させるようにすればよい。
In箔18aとして均一な膜厚の箔を使用すれば、半導体装置を組み立てる際に半導体素子の背面と熱伝導接合材20とが確実に密着して、半導体素子と放熱板14との間にボイド(空隙)を生じさせずに接合することができる。
(第3の実施の形態)
上述した第2の実施の形態においては、放熱板14に第1のめっきと第2のめっきを施した後、放熱板14の表面清浄化処理として、電解液を利用した電解処理を行ったが、第3の実施の形態では、硫酸水溶液を使用して放熱板14の表面清浄化処理を行うことを特徴とする。
放熱板14の構成、および第1のめっき工程37、第2のめっき工程38における処理内容は、上述した第2の実施の形態とまったく同様であるので説明を省略する。
本実施の形態における表面清浄化処理工程39では、第1のめっきおよび第2のめっきが施された放熱板14を、1N硫酸中に浸漬し、次いで、In箔を希硫酸溶液中に浸漬させ、30秒以上静置させた後、In箔を放熱板14に押し当てて、放熱板14にIn箔を被着する。
本実施形態の場合も、めっき処理後の放熱板14の表面を清浄化処理し、あわせてIn箔についてもその表面を清浄化処理することによって、第2の実施の形態の場合とまったく同様に、放熱板14にIn箔を接触させるだけで自然にIn箔が放熱板14に密着してIn一体型放熱板を得ることができる。この場合も、In箔を加熱したりすることなく、常温でそのまま放熱板14に密着させることができるから、In箔を被着した放熱板を製造する操作としてはきわめて容易である。
図5は、上述した放熱部品を用いて半導体装置を組み立てた例を示す。図5(a)は、図1(e)に示す放熱部品22を使用した例、図5(b)は図3(b)に示す放熱部品24を使用した例である。
この半導体装置は、半導体素子12を基板10にフリップチップ接続し、アンダーフィルした後、放熱部品22、24を基板10に位置合わせし、放熱部品22、24の周縁部を基板10にはんだ付けするとともに、In金属からなる熱伝導接合材20を溶融して半導体素子12の背面を放熱板14の内面に接合する。加熱部品22、24は放熱板14に一体に熱伝導接合材20が取り付けられて提供されるから、放熱板14を基板10に取り付ける際にはんだや樹脂材を位置合わせして塗布するといった必要がなく、組み立て操作が容易である。
Inは固相金属中で最も低硬度であり、融点が160℃程度であるから、放熱部品22、24を取り付ける際に高温に加熱する必要がなく、したがって半導体素子12に熱応力を作用させずに組み立てることができる。
図5は、熱伝導接合材20を溶融して、熱伝導接合材20を介して半導体素子12の背面と放熱板14とを接合した状態を示す。熱伝導接合材20が半導体素子12の背面と放熱板14の内面との間に完全に充填されることにより、半導体素子12で発生した熱は熱伝導接合材20を介して効率的に放熱板14に伝導され、熱放散される。
Inの熱伝導率は76W/m・Kであり、放熱板の接合に使用されている高熱伝導樹脂の熱伝導率が1〜20W/m・Kであることと比較すると、樹脂系の接合材を使用した場合にくらべて熱伝導率を大きく改善することができる。
このように、上述したIn一体型として形成された放熱板は、放熱板14を半導体素子12に接合する操作が低温で行えるから、放熱板を接合する際に半導体素子に過大な熱応力が作用することを抑えることができ、したがって組み立て時に半導体素子が損傷しないようにすることができるという利点がある。また、本実施形態で使用している放熱板は、樹脂系材料からなる熱伝導接合材20とくらべて、はるかに熱伝導率の良い熱伝導接合材20を使用していることで、より熱放散性のすぐれた放熱板として提供することができ、より大パワーの半導体素子が搭載できる半導体装置として提供することが可能となる。
本発明に係る放熱板の製造方法を示す説明図である。 放熱板の製造工程を示すフロー図である。 放熱板の他の製造方法を示す説明図である。 放熱板の製造工程を示すフロー図である。 本発明に係る半導体装置の構成を示す説明図である。 放熱板を取り付けた半導体装置の構成を示す説明図である。
符号の説明
10 基板
12 半導体素子
14 放熱板
14a 収納凹部
14b 凹部
16 障壁
18 In金属
18a In箔
20 熱伝導接合材
22、23、24 放熱部品

Claims (6)

  1. 半導体素子と放熱板との間に介在して半導体素子の背面と放熱板との間を接合する熱伝導接合材としてInを使用した放熱板の製造方法において、
    所定形状に放熱板を成形した後、
    放熱板の表面を清浄化する清浄化処理を施し、
    次いで、放熱板にInを供給し、Inを加熱・溶融して放熱板にInを密着させた後、
    Inからなる熱伝導接合材の表面を平坦化するレベリング加工を施して、In一体型放熱板を得ることを特徴とする放熱板の製造方法。
  2. 清浄化処理工程の前工程として、放熱板の表面にInと放熱板との密着性を向上させるめっきを施し、次いで放熱板に清浄化処理を施すことを特徴とする請求項1記載の放熱板の製造方法。
  3. 半導体素子と放熱板との間に介在して半導体素子の背面と放熱板との間を接合する熱伝導接合材としてInを使用した放熱板の製造方法において、
    所定形状に放熱板を成形した後、
    放熱板の表面に、めっきを施し、
    次いで、放熱板の表面を清浄化する清浄化処理を施した後、
    In箔を放熱板の所定位置に押し当てることにより、In一体型放熱板を得ることを特徴とする放熱板の製造方法。
  4. 前記清浄化処理として、電解液中で放熱板を陰極とする電解処理を施すことを特徴とする請求項3記載の放熱板の製造方法。
  5. 前記清浄化処理として、放熱板とIn箔とをそれぞれ硫酸溶液中に浸漬させることを特徴とする請求項3記載の放熱板の製造方法。
  6. 請求項1〜5のいずれか一項記載の放熱板の製造方法によって製造された放熱板を用いて組み立てられた半導体装置であって、
    前記放熱板に設けられているInからなる熱伝導接合材が、半導体装置の組み立て時に溶融され、半導体素子の背面と放熱板との間に充填されて半導体素子と放熱板とが接合されていることを特徴とする半導体装置。
JP2004104165A 2004-03-31 2004-03-31 放熱板の製造方法 Expired - Fee Related JP4411123B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004104165A JP4411123B2 (ja) 2004-03-31 2004-03-31 放熱板の製造方法
TW094110210A TWI352374B (en) 2004-03-31 2005-03-31 Method of manufacturing radiating plate and semico
US11/096,058 US7445965B2 (en) 2004-03-31 2005-03-31 Method of manufacturing radiating plate and semiconductor apparatus using the same
CNB200510059829XA CN100456457C (zh) 2004-03-31 2005-03-31 散热板的制造方法及采用该散热板的半导体器件
CNA2008101298756A CN101335213A (zh) 2004-03-31 2005-03-31 散热板的制造方法及采用该散热板的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004104165A JP4411123B2 (ja) 2004-03-31 2004-03-31 放熱板の製造方法

Publications (2)

Publication Number Publication Date
JP2005294366A true JP2005294366A (ja) 2005-10-20
JP4411123B2 JP4411123B2 (ja) 2010-02-10

Family

ID=35050065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004104165A Expired - Fee Related JP4411123B2 (ja) 2004-03-31 2004-03-31 放熱板の製造方法

Country Status (4)

Country Link
US (1) US7445965B2 (ja)
JP (1) JP4411123B2 (ja)
CN (2) CN100456457C (ja)
TW (1) TWI352374B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141468B2 (en) * 2003-10-27 2006-11-28 Texas Instruments Incorporated Application of different isolation schemes for logic and embedded memory
US7319048B2 (en) * 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
CN100464410C (zh) * 2006-02-15 2009-02-25 富准精密工业(深圳)有限公司 热界面材料及使用该热界面材料的散热装置组合
US10031564B2 (en) 2015-12-28 2018-07-24 Lenovo (Beijing) Limited Heat dissipation apparatus and system for an electronic device
CN105530802B (zh) * 2015-12-28 2018-08-10 联想(北京)有限公司 散热系统和电子设备
CN105957847B (zh) * 2016-06-29 2019-02-15 深圳市九洲电器有限公司 一种芯片散热结构及机顶盒

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
US5503704A (en) * 1993-01-06 1996-04-02 The Regents Of The University Of California Nitrogen based low temperature direct bonding
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP3817453B2 (ja) 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6773963B2 (en) * 2002-01-16 2004-08-10 Intel Corporation Apparatus and method for containing excess thermal interface material
US6916688B1 (en) * 2002-12-05 2005-07-12 National Semiconductor Corporation Apparatus and method for a wafer level chip scale package heat sink
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
JP4036786B2 (ja) 2003-04-24 2008-01-23 唯知 須賀 電子部品実装方法
US6979899B2 (en) * 2003-12-31 2005-12-27 Texas Instruments Incorported System and method for high performance heat sink for multiple chip devices
US7362580B2 (en) * 2004-06-18 2008-04-22 Intel Corporation Electronic assembly having an indium wetting layer on a thermally conductive body
US7319048B2 (en) * 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
US7034469B2 (en) * 2005-02-04 2006-04-25 Osram Sylvania Inc. Phase-control power controller with analog RMS load voltage regulation

Also Published As

Publication number Publication date
US20050221536A1 (en) 2005-10-06
US7445965B2 (en) 2008-11-04
TW200539273A (en) 2005-12-01
TWI352374B (en) 2011-11-11
CN100456457C (zh) 2009-01-28
CN1677655A (zh) 2005-10-05
JP4411123B2 (ja) 2010-02-10
CN101335213A (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
US7834442B2 (en) Electronic package method and structure with cure-melt hierarchy
JP5383717B2 (ja) 半導体装置
JP6269458B2 (ja) 半導体装置及びその製造方法
JP4765853B2 (ja) 半導体装置の製造方法
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
JP2005191502A (ja) 電子部品冷却装置
US7445965B2 (en) Method of manufacturing radiating plate and semiconductor apparatus using the same
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
JP2014063875A (ja) プリント基板
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
JP7215206B2 (ja) 半導体装置の製造方法
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
KR101956983B1 (ko) 파워 모듈 및 그 제조 방법
JPWO2020149223A1 (ja) ベーパーチャンバー及びその製造方法
JP2022171659A (ja) パワー半導体モジュール製造方法及びパワー半導体モジュール
JP2010050422A (ja) 耐熱性半導体パッケージ及びパッケージの製造方法
JP4100685B2 (ja) 半導体装置
JP2006140401A (ja) 半導体集積回路装置
JP2009164511A (ja) 半導体装置およびその製造方法
US20170323801A1 (en) Method of generating a power semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090408

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091116

R150 Certificate of patent or registration of utility model

Ref document number: 4411123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees