JP2005285929A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005285929A JP2005285929A JP2004094861A JP2004094861A JP2005285929A JP 2005285929 A JP2005285929 A JP 2005285929A JP 2004094861 A JP2004094861 A JP 2004094861A JP 2004094861 A JP2004094861 A JP 2004094861A JP 2005285929 A JP2005285929 A JP 2005285929A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate electrode
- groove
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 ゲート電極を形成するためのリソグラフィにおいて、露光マージンの減少やレジストパターンの倒れを防ぎ、ゲート電極を良好に形成する。
【解決手段】 シリコン基板1の主面上にゲート絶縁膜2、シリコンを含むゲート電極膜3、第一絶縁膜4aを形成する。さらにリソグラフィおよびエッチングにより、第一絶縁膜4aにゲート電極を形成する位置を含む溝9aを形成して、溝9aの底面にゲート電極膜3を露出させる。そして、溝9aの底面に露出したゲート電極膜3の表面をシリサイド化させて、その部分をマスクとしてゲート電極膜3を選択的にエッチングする。
このように形成することにより、第一絶縁膜4aに溝9aを形成するためのリソグラフィにおいて、フォトレジスト膜(不図示)の膜厚を薄くすることができる。これにより、露光マージンが増加し、レジストパターンの倒れを防ぐことができる。
【選択図】 図6
【解決手段】 シリコン基板1の主面上にゲート絶縁膜2、シリコンを含むゲート電極膜3、第一絶縁膜4aを形成する。さらにリソグラフィおよびエッチングにより、第一絶縁膜4aにゲート電極を形成する位置を含む溝9aを形成して、溝9aの底面にゲート電極膜3を露出させる。そして、溝9aの底面に露出したゲート電極膜3の表面をシリサイド化させて、その部分をマスクとしてゲート電極膜3を選択的にエッチングする。
このように形成することにより、第一絶縁膜4aに溝9aを形成するためのリソグラフィにおいて、フォトレジスト膜(不図示)の膜厚を薄くすることができる。これにより、露光マージンが増加し、レジストパターンの倒れを防ぐことができる。
【選択図】 図6
Description
本発明は、半導体装置の製造方法に関するものであり、特に微細なゲート電極を形成する半導体装置の製造方法に関する。
一般に半導体装置のゲート電極は、ゲート電極膜の上にレジストパターンを形成し、該レジストパターンをマスクとしてゲート電極膜をエッチングすることにより形成される。若しくは、ゲート電極膜の上に絶縁膜を形成し、その上にレジストパターンを形成し、該レジストパターンをマスクとして絶縁膜をエッチングしてハードマスクを形成し、該ハードマスクをマスクとしてゲート電極膜をエッチングすることにより形成される。
一般的にトランジスタのゲート電極が微細化されるとき、ゲート電極の膜厚の縮小率よりも、ゲート長の縮小率の方が大きい。すると、ゲート長に対する膜厚の比(アスペクト比)が大きくなるため、ゲート電極のエッチング時間が長くなり、レジストパターンの被エッチング膜厚が大きくなる。
図16は、レジストパターン6aをマスクとしてゲート電極膜(不図示)をエッチングし、ゲート電極3aを形成した後の半導体装置の断面図である。なお、1はシリコン基板、2はゲート絶縁膜、Lはゲート電極3aのゲート長を示す。
レジストパターン6aをマスクとしてゲート電極膜をエッチングするとき、レジストパターン6aも同時にエッチングされる。
従って、ゲート長Lが短いゲート電極3aを良好に形成するためには、レジストパターン6aを厚く形成する必要がある。そのためには、フォトレジスト膜(不図示)を予め厚く形成しておく必要がある。
レジストパターン6aをマスクとしてゲート電極膜をエッチングするとき、レジストパターン6aも同時にエッチングされる。
従って、ゲート長Lが短いゲート電極3aを良好に形成するためには、レジストパターン6aを厚く形成する必要がある。そのためには、フォトレジスト膜(不図示)を予め厚く形成しておく必要がある。
しかし、フォトレジスト膜を厚く形成すると、膜厚のばらつき等によりリソグラフィにおける露光マージンが減少してしまう。そして、露光量が適正な範囲から外れた場合には、レジストパターンが倒れてしまうという問題が生じる(例えば、特許文献1参照)。
また、ハードマスクをマスクとしてゲート電極膜をエッチングする場合も、ハードマスクが同時にエッチングされるため、ハードマスクとなる絶縁膜の膜厚を厚く形成しておく必要がある。すると、ハードマスクを形成するエッチングにおいて、レジストパターンを厚く形成しておく必要がある。従ってこの場合もフォトレジスト膜を予め厚く形成する必要があるので、露光マージンが減少し、レジストパターンが倒れてしまうという問題が生じる。
特開平6−224115号公報
上述したように、ゲート長が短いゲート電極を形成するとき、リソグラフィにおいてレジストパターンを厚く形成する必要がある。そのためにフォトレジスト膜を厚く形成すると、露光マージンが減少してしまう。そして、レジストパターンが倒れてしまい、ゲート電極を良好に形成できなくなるという問題があった。
本発明は、上記課題を解決するためになされたもので、ゲート長が短いゲート電極を形成するとき、リソグラフィにおける露光マージンの減少やレジストパターンの倒れを防ぎ、ゲート電極を良好に形成することを目的とする。
本発明に係る半導体装置の製造方法は、基板上にシリコンを含む電極膜を形成する工程と、前記電極膜の上に第一絶縁膜を形成する工程と、前記第一絶縁膜に溝を形成して前記溝の底面に前記電極膜を露出させる工程と、前記溝の底面の前記電極膜の表面をシリサイド化させる工程と、前記第一絶縁膜を全面除去する工程と、前記電極膜表面のシリサイド化した部分をマスクとして前記電極膜を選択的にエッチングする工程とを含むことを特徴とする。
また、本発明に係る別の半導体装置の製造方法は、基板上にシリコンを含む電極膜を形成する工程と、前記電極膜の上に第一絶縁膜を形成する工程と、前記第一絶縁膜に溝を形成して前記溝の底面に前記電極膜を露出させる工程と、前記溝の側面に第二絶縁膜を形成して前記溝の底面の幅を縮小させる工程と、前記幅を縮小した溝の底面の前記電極膜の表面をシリサイド化させる工程と、前記第一絶縁膜および前記第二絶縁膜を全面除去する工程と、前記電極膜表面のシリサイド化した部分をマスクとして前記電極膜を選択的にエッチングする工程とを含むことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、ゲート長が短いゲート電極を形成するとき、リソグラフィにおける露光マージンの減少やレジストパターンの倒れを防ぎ、ゲート電極を良好に形成できる半導体装置の製造方法を得ることができる。
実施の形態1.
図1〜図10は、本発明の実施の形態1による半導体装置の製造方法を説明するための断面図である。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
図1〜図10は、本発明の実施の形態1による半導体装置の製造方法を説明するための断面図である。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
まず、図1に示すように、シリコン基板1の主面上にゲート絶縁膜2としてのシリコン酸化膜を急速加熱処理により、2〜3nm程度の膜厚で形成する。そして、ゲート絶縁膜2の上に、ゲート電極膜3としての多結晶シリコン膜をLPCVDにより、500〜1000nm程度の膜厚で形成する。このとき、ゲート電極膜3にはゲルマニウム(Ge)を混合するようにしても良い。
さらに、ゲート電極膜3の上に、第一絶縁膜4としてのシリコン酸化膜をLPCVDにより、10nm程度の膜厚で形成する。
さらに、ゲート電極膜3の上に、第一絶縁膜4としてのシリコン酸化膜をLPCVDにより、10nm程度の膜厚で形成する。
次に、図2に示すように、第一絶縁膜4の上に後に行うリソグラフィで用いる反射防止膜5を、例えば50〜100nm程度の膜厚で形成する。さらに反射防止膜5の上に、フォトレジスト膜6を例えば100nm〜200nmの膜厚で形成する。そして、フォトマスク7を用いて露光光8をフォトレジスト膜6の表面に照射する。このとき、露光光8が照射される幅L1は100nm程度である。
次に、図2に示したフォトレジスト膜6を現像して、図3に示すように、レジストパターン6aを形成する。このときレジストパターン6aは、幅がL1の溝9を形成している。ここでレジストパターン6aは、第一絶縁膜4に溝を形成するためのマスクとして用いる。
このとき、従来技術においては、ゲート電極膜のエッチングによるレジストパターンの膜減りを考慮して、フォトレジスト膜の膜厚を厚く(例えば、600〜800nm程度)形成する。これに対して、本実施の形態ではフォトレジスト膜6を100〜200nmと薄く形成するようにした。
この理由は、レジストパターン6aは第一絶縁膜4をエッチングして、ゲート電極を形成する位置を含む溝を形成するためのマスクであって、第一絶縁膜4はゲート電極膜3(膜厚500〜1000nm)と比較すると非常に薄い膜(膜厚10nm程度)だからである。これにより、フォトレジスト膜6の膜厚を薄くすることができる。従ってフォトレジスト膜6に露光光8を照射するとき、従来技術と比較して露光マージンが増加するので、レジストパターン6aの倒れを防止することができる。
この理由は、レジストパターン6aは第一絶縁膜4をエッチングして、ゲート電極を形成する位置を含む溝を形成するためのマスクであって、第一絶縁膜4はゲート電極膜3(膜厚500〜1000nm)と比較すると非常に薄い膜(膜厚10nm程度)だからである。これにより、フォトレジスト膜6の膜厚を薄くすることができる。従ってフォトレジスト膜6に露光光8を照射するとき、従来技術と比較して露光マージンが増加するので、レジストパターン6aの倒れを防止することができる。
また従来技術においては、最終的にゲート電極が形成される位置でゲート電極膜3の上にレジストパターン6aを島状に形成し、これをマスクとしてゲート電極膜3をエッチングする。これに対して本実施の形態では、最終的にゲート電極が形成される位置を含むように、フォトレジスト膜に開口部を設けたレジストパターンをマスクとして第一絶縁膜をエッチングする。
従って、レジストパターンを島状に形成しないので、開口部の幅に関わらず、レジストパターンの倒れを防ぐことができる。
従って、レジストパターンを島状に形成しないので、開口部の幅に関わらず、レジストパターンの倒れを防ぐことができる。
次に、図4に示すように、レジストパターン6aをマスクとして、図3に示した反射防止膜5および第一絶縁膜4をエッチングして、最終的にゲート電極が形成される位置を含むように溝9aを形成する。このとき、溝9aの側面にレジストパターン6a、反射防止膜5a、および第一絶縁膜4aが露出し、底面にはゲート電極膜3が露出している。
次に、図5に示すように、レジストパターン6aおよび反射防止膜パターン5a(図4参照)をアッシングにより除去する。このとき、溝9aの側面に第一絶縁膜4aが露出し、底面にはゲート電極膜3が露出している。
ここで、図5に示す溝9aの底面には、自然酸化膜(不図示)が形成されている。該自然酸化膜を除去するため、溝9aの底面を0.2〜0.3%の濃度の希フッ酸水溶液により洗浄する。これは、溝9aの底面に自然酸化膜が残ったままであると、後に溝9aの底面にシリサイド膜を形成するとき、溝9aの底面に形成する金属膜と、ゲート電極膜3とのシリサイド化反応を阻害してしまうからである。
また、このとき第一絶縁膜4としてシリコン酸化膜を用いるため、第一絶縁膜4が希フッ酸水溶液により膜減りする。従って、第一絶縁膜4が全てエッチングされない処理時間で洗浄を行うようにする。
また、このとき第一絶縁膜4としてシリコン酸化膜を用いるため、第一絶縁膜4が希フッ酸水溶液により膜減りする。従って、第一絶縁膜4が全てエッチングされない処理時間で洗浄を行うようにする。
次に、図5に示した溝9aの内部および第一絶縁膜4aの上に、すなわち全面にPVD(Physical Vapor Deposition)法により5nm程度の膜厚でニッケル膜(不図示)を形成する。そして、400℃の窒素雰囲気中で30秒程度、急速加熱処理して溝9aの底面に露出したゲート電極膜3の表面をシリサイド化させて、ニッケル(Ni)モノシリサイドからなるシリサイド膜10を形成する。さらに、溝9aの底面以外の部分に形成された未反応のニッケル膜を硫酸過酸化水素水により除去する。これにより、図6に示すように、溝9aの底面にシリサイド膜10が形成される。
なお本実施の形態では、溝9aの底面に形成したニッケル(Ni)膜をシリサイド化させてシリサイド膜10を形成するようにしたが、ニッケル(Ni)に置き換えて、コバルト(Co)、白金(Pt)、金(Au)、イリジウム(Ir)のいずれかの金属膜を形成して、シリサイド膜10を形成するようにしても良い。
次に、図6に示す第一絶縁膜4aをドライエッチングにより全面除去して、図7に示すように、ゲート電極膜3のシリサイド膜10が形成されていない部分を露出させる。
次に、図8に示すように、シリサイド膜10をマスクとしてゲート電極膜3(図7参照)をエッチングし、ゲート電極3aを形成する。このとき、シリサイド膜10(ニッケルモノシリサイド膜)はシリコンのドライエッチングに対して耐腐食性が強いので、薄いシリサイド膜であってもエッチングマスクとして十分な選択性が得られる。
次に、図9に示すようにシリサイド膜10(図8参照)を希フッ酸水溶液により除去する。そして図10に示すように、ゲート電極3aの側面にサイドウォール11を形成し、シリコン基板1に拡散層12を形成する。さらにゲート絶縁膜2、ゲート電極3a、およびサイドウォール11の上に、全面に層間絶縁膜13を形成する。その後、必要なコンタクトおよび配線(不図示)を形成する。
以上説明したように、本実施の形態に係る半導体装置の製造方法では、シリコンを含むゲート電極膜の上に第一絶縁膜を形成し、リソグラフィおよびエッチングにより該第一絶縁膜にゲート電極を形成する位置を含む溝を形成して、該溝の底面に前記ゲート電極膜を露出させるようにした。そして、該溝の底面に露出したゲート電極膜の表面をシリサイド化させて、その部分をマスクとして前記ゲート電極膜を選択的にエッチングするようにした。
このように形成することにより、第一絶縁膜に溝を形成するためのリソグラフィにおいて、フォトレジスト膜の膜厚を薄くすることができる。これにより、露光マージンが増加し、レジストパターンの倒れを防ぐことができる。従って、レジストパターン倒れにより歩留まりを低下させることなく、ゲート電極を良好に形成することができる。
このように形成することにより、第一絶縁膜に溝を形成するためのリソグラフィにおいて、フォトレジスト膜の膜厚を薄くすることができる。これにより、露光マージンが増加し、レジストパターンの倒れを防ぐことができる。従って、レジストパターン倒れにより歩留まりを低下させることなく、ゲート電極を良好に形成することができる。
次に、上記実施の形態の変形例について説明する。
上述した実施の形態では、第一絶縁膜4としてシリコン酸化膜を用いるようにした。これに対して本変形例では、第一絶縁膜4としてシリコン窒化膜を用いるようにする。その他の構成については、上記実施の形態と同様であるので、説明を省略する。
上述した実施の形態では、第一絶縁膜4としてシリコン酸化膜を用いるようにした。これに対して本変形例では、第一絶縁膜4としてシリコン窒化膜を用いるようにする。その他の構成については、上記実施の形態と同様であるので、説明を省略する。
上記実施の形態では第一絶縁膜4としてのシリコン酸化膜を10nm程度の膜厚で形成するようにしたが、本変形例ではシリコン窒化膜を5nm程度の膜厚で形成する。
このように、第一絶縁膜4としてシリコン窒化膜を用いるようにしたので、溝9aの底面を洗浄する工程において、図5に示した第一絶縁膜4aが膜減りしないので、図1に示した第一絶縁膜4の膜厚をさらに薄くすることができる。
従って本変形例においては第一絶縁膜4に溝を形成するためのリソグラフィにおいて、フォトレジスト膜6の膜厚をさらに薄くすることができる。これにより、上記実施の形態の効果に加えて、露光マージンをさらに増加させることができる。
従って本変形例においては第一絶縁膜4に溝を形成するためのリソグラフィにおいて、フォトレジスト膜6の膜厚をさらに薄くすることができる。これにより、上記実施の形態の効果に加えて、露光マージンをさらに増加させることができる。
実施の形態2.
本実施の形態では、実施の形態1と同様に、第一絶縁膜にゲート電極を形成する位置を含む溝を形成した後、該溝の側面に第二絶縁膜を形成することにより、最終的に形成されるゲート電極のゲート長を短く調節する製造方法について説明する。それ以外の構成については、実施の形態1と同様であるため、図11〜図15を参照して実施の形態1との相違点を中心に説明する。
なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
本実施の形態では、実施の形態1と同様に、第一絶縁膜にゲート電極を形成する位置を含む溝を形成した後、該溝の側面に第二絶縁膜を形成することにより、最終的に形成されるゲート電極のゲート長を短く調節する製造方法について説明する。それ以外の構成については、実施の形態1と同様であるため、図11〜図15を参照して実施の形態1との相違点を中心に説明する。
なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
まず、シリコン基板1の主面上にゲート絶縁膜2を形成する工程から、溝9aを形成して、レジストパターン6aおよび反射防止膜5aを除去するまでの工程(図1〜図5に相当する工程)を、実施の形態1と同一の方法により形成する。詳細な条件については、実施の形態1と同一であるため説明を省略する。
次に、図11に示すように、溝9aの内面および第一絶縁膜4aの上に、第二絶縁膜14としてのシリコン酸化膜をLPCVDにより、30nm程度の膜厚で形成する。このとき、実施の形態1と同様に、溝9aの底面の幅L1は100nm程度である。
次に、図11に示した第二絶縁膜14を全面エッチバックして、図12に示すように、溝9aの底面にゲート電極膜3を露出させる。これにより、溝9aの側面にサイドウォール状の第二絶縁膜14aが形成され、溝9aの幅はL1からL2(L2<L1)に縮小される。
例えば、図11において溝9aの幅L1が100nmのとき、第二絶縁膜14の膜厚を30nmとすると、図12において、第二絶縁膜14aの幅はほぼ30nmとなるので、溝9aの幅L2は約40nmとなる。
また、図11に示す第二絶縁膜14の膜厚を30nmよりも厚くすると、図12に示す溝9aの幅L2を40nmより短く調節することも可能である。例えば、図11において第二絶縁膜14の膜厚を45nmとすると、図12において、第二絶縁膜14aの幅はほぼ45nmとなるので、溝9aの幅L2を約10nmとすることができる。
すなわち、最終的に形成されるゲート電極のゲート長を、第一絶縁膜に形成した溝の幅よりも短く調節して形成することができる。
また、図11に示す第二絶縁膜14の膜厚を30nmよりも厚くすると、図12に示す溝9aの幅L2を40nmより短く調節することも可能である。例えば、図11において第二絶縁膜14の膜厚を45nmとすると、図12において、第二絶縁膜14aの幅はほぼ45nmとなるので、溝9aの幅L2を約10nmとすることができる。
すなわち、最終的に形成されるゲート電極のゲート長を、第一絶縁膜に形成した溝の幅よりも短く調節して形成することができる。
この後、図12に示した溝9aの底面を洗浄して自然酸化膜(不図示)を除去し、図13に示すように、溝9aの底面に露出したゲート電極膜3の表面をシリサイド化させる。さらに、図13に示した第一絶縁膜4aおよび第二絶縁膜14aを全面除去することにより、図14に示すように、幅がL2(L2<L1)のシリサイド膜10がゲート電極膜3の表面に形成される。
上記の溝9aの底面を洗浄する工程から、シリサイド膜10を形成するまでの工程は、実施の形態1と同一の方法により形成する。詳細な条件については、実施の形態1と同一であるため説明を省略する。
上記の溝9aの底面を洗浄する工程から、シリサイド膜10を形成するまでの工程は、実施の形態1と同一の方法により形成する。詳細な条件については、実施の形態1と同一であるため説明を省略する。
次に、図14に示したシリサイド膜10をマスクとしてゲート電極膜3をエッチングして、図15に示すようにゲート電極3aを形成する。このとき、図14に示したシリサイド膜10の幅がL2であるので、ゲート電極3aのゲート長はL2となる。これにより、ゲート電極3aのゲート長L2を図5で示した溝9aの幅L1(L2<L1)よりも短く調節することができる。
この後、実施の形態1と同様にサイドウォール11、拡散層12、層間絶縁膜13、コンタクトおよび配線(不図示)を形成する。
この後、実施の形態1と同様にサイドウォール11、拡散層12、層間絶縁膜13、コンタクトおよび配線(不図示)を形成する。
以上説明したように、本実施の形態に係る半導体装置の製造方法では、実施の形態1と同様に第一絶縁膜にゲート電極を形成する位置を含む溝を形成した後、該溝の側面に第二絶縁膜を形成するようにした。これにより、該溝の底面の幅を縮小させる。そして、該縮小した溝の底面に露出したゲート電極膜の表面をシリサイド化させて、その部分をマスクとして前記ゲート電極膜を選択的にエッチングするようにした。
このように形成することにより、実施の形態1で得られる効果に加えて、最終的に形成されるゲート電極のゲート長を、第一絶縁膜に形成した溝の幅よりも短く調節して形成することができる。
このように形成することにより、実施の形態1で得られる効果に加えて、最終的に形成されるゲート電極のゲート長を、第一絶縁膜に形成した溝の幅よりも短く調節して形成することができる。
次に、上記実施の形態の変形例について説明する。
上述した実施の形態では、第一絶縁膜4としてシリコン酸化膜を用い、第二絶縁膜14としてシリコン酸化膜を用いるようにした。これに対して本変形例では、第一絶縁膜4としてシリコン窒化膜を用い、第二絶縁膜14としてもシリコン窒化膜を用いるようにする。その他の構成については、上記実施の形態と同様であるので、説明を省略する。
上述した実施の形態では、第一絶縁膜4としてシリコン酸化膜を用い、第二絶縁膜14としてシリコン酸化膜を用いるようにした。これに対して本変形例では、第一絶縁膜4としてシリコン窒化膜を用い、第二絶縁膜14としてもシリコン窒化膜を用いるようにする。その他の構成については、上記実施の形態と同様であるので、説明を省略する。
上記実施の形態では第一絶縁膜4としてのシリコン酸化膜を10nm程度、第二の絶縁膜としてのシリコン酸化膜を30nm程度の膜厚で形成するようにしたが、本変形例では、第一絶縁膜4としてのシリコン窒化膜を5nm、第二絶縁膜14としてのシリコン窒化膜を30nmの膜厚で形成する。
このように、第一絶縁膜4としてシリコン窒化膜を用いるようにしたので、溝9aの底面を洗浄する工程において、図12に示した第一絶縁膜4aが膜減りしないので、図1に示した第一絶縁膜4の膜厚をさらに薄くすることができる。
従って本変形例においては第一絶縁膜4に溝を形成するためのリソグラフィにおいて、フォトレジスト膜6の膜厚をさらに薄くすることができる。これにより、上記実施の形態の効果に加えて、露光マージンをさらに増加させることができる。
従って本変形例においては第一絶縁膜4に溝を形成するためのリソグラフィにおいて、フォトレジスト膜6の膜厚をさらに薄くすることができる。これにより、上記実施の形態の効果に加えて、露光マージンをさらに増加させることができる。
さらに、本変形例においては、第二絶縁膜としてシリコン窒化膜を用いるようにしたので、溝9aの底面を洗浄する工程において、図12に示した第二絶縁膜14aの希フッ酸による水平方向の膜減りを無くすことができる。これにより、この工程におけるL2の寸法変化を無くすことができる。従って、ゲート電極3aの寸法ばらつきを小さくすることができる。
1 シリコン基板、2 ゲート絶縁膜、3 ゲート電極膜(多結晶シリコン膜)、4 第一絶縁膜、5 反射防止膜、6 フォトレジスト膜、6a レジストパターン、9a 溝、10 シリサイド膜、11 サイドウォール、12 拡散層、13 層間絶縁膜、14 (エッチバック前の)第二絶縁膜、14a (エッチバック後の)第二絶縁膜、L1、L2 溝9a底面の幅。
Claims (3)
- 基板上にシリコンを含む電極膜を形成する工程と、
前記電極膜の上に第一絶縁膜を形成する工程と、
前記第一絶縁膜に溝を形成して前記溝の底面に前記電極膜を露出させる工程と、
前記溝の底面の前記電極膜の表面をシリサイド化させる工程と、
前記第一絶縁膜を全面除去する工程と、
前記電極膜表面のシリサイド化した部分をマスクとして前記電極膜を選択的にエッチングする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 基板上にシリコンを含む電極膜を形成する工程と、
前記電極膜の上に第一絶縁膜を形成する工程と、
前記第一絶縁膜に溝を形成して前記溝の底面に前記電極膜を露出させる工程と、
前記溝の側面に第二絶縁膜を形成して前記溝の底面の幅を縮小させる工程と、
前記幅を縮小した溝の底面の前記電極膜の表面をシリサイド化させる工程と、
前記第一絶縁膜および前記第二絶縁膜を全面除去する工程と、
前記電極膜表面のシリサイド化した部分をマスクとして前記電極膜を選択的にエッチングする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第一絶縁膜として、シリコン窒化膜を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004094861A JP2005285929A (ja) | 2004-03-29 | 2004-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004094861A JP2005285929A (ja) | 2004-03-29 | 2004-03-29 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005285929A true JP2005285929A (ja) | 2005-10-13 |
Family
ID=35184012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004094861A Pending JP2005285929A (ja) | 2004-03-29 | 2004-03-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005285929A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7494864B2 (en) | 2005-11-04 | 2009-02-24 | Elpida Memory, Inc. | Method for production of semiconductor device |
JP2012523129A (ja) * | 2009-04-07 | 2012-09-27 | 株式会社テラセミコン | 金属触媒を用いたポリシリコンマスクの製造方法及び該マスクを用いた半導体素子の製造方法 |
-
2004
- 2004-03-29 JP JP2004094861A patent/JP2005285929A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7494864B2 (en) | 2005-11-04 | 2009-02-24 | Elpida Memory, Inc. | Method for production of semiconductor device |
JP2012523129A (ja) * | 2009-04-07 | 2012-09-27 | 株式会社テラセミコン | 金属触媒を用いたポリシリコンマスクの製造方法及び該マスクを用いた半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7390750B1 (en) | Method of patterning elements within a semiconductor topography | |
US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
US20070222000A1 (en) | Method of forming silicided gate structure | |
JPH10173179A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20140073130A1 (en) | Forming nickel-platinum alloy self-aligned silicide contacts | |
US6750108B2 (en) | Method for manufacturing a semiconductor device | |
US20080057688A1 (en) | Method of forming bit line of semiconductor memory device | |
JP4283017B2 (ja) | 半導体装置の製造方法 | |
JP2005285929A (ja) | 半導体装置の製造方法 | |
JP4248882B2 (ja) | 半導体デバイスのピンチ活性領域における二珪化チタンの抵抗の改善方法 | |
JP2005347746A (ja) | 半導体素子のゲート電極形成方法 | |
US6583036B1 (en) | Method of manufacturing a semiconductor device | |
KR100707588B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
US7494864B2 (en) | Method for production of semiconductor device | |
JP2006203109A (ja) | 半導体装置およびその製造方法 | |
JP3919435B2 (ja) | 半導体装置の製造方法 | |
JP4101130B2 (ja) | 半導体装置の製造方法 | |
KR100628221B1 (ko) | 반도체 소자의 제조방법 | |
JP5367235B2 (ja) | 半導体装置の製造方法 | |
JP2006278854A (ja) | 半導体装置の製造方法 | |
US6566214B1 (en) | Method of making a semiconductor device by annealing a metal layer to form metal silicide and using the metal silicide as a hard mask to pattern a polysilicon layer | |
US7091117B2 (en) | Method of fabricating a semiconductor device | |
JP2008098264A (ja) | 半導体装置の製造方法 | |
KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
US20070202688A1 (en) | Method for forming contact opening |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20061024 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A02 | Decision of refusal |
Effective date: 20080930 Free format text: JAPANESE INTERMEDIATE CODE: A02 |