JP2005284777A - 制御装置、電子機器及び信号処理装置 - Google Patents
制御装置、電子機器及び信号処理装置 Download PDFInfo
- Publication number
- JP2005284777A JP2005284777A JP2004098541A JP2004098541A JP2005284777A JP 2005284777 A JP2005284777 A JP 2005284777A JP 2004098541 A JP2004098541 A JP 2004098541A JP 2004098541 A JP2004098541 A JP 2004098541A JP 2005284777 A JP2005284777 A JP 2005284777A
- Authority
- JP
- Japan
- Prior art keywords
- input
- unit
- port
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【解決手段】 電子機器Eの信号処理装置11は指示入力部12から電源オフのコマンドに対応する制御信号が入力されると、電源部3からハードウェア部2に対する電源供給を遮断すると共に、発振回路部113のスイッチ回路1131をオフにし、発振回路部113に対する電源供給を遮断する。このスイッチ回路1131は割込ポート部112からの信号入力に応じてオンとなる構成となっており、指示入力部12から制御信号が入力された時点で発振回路部113に対する電源供給を再開する。発振回路部113からCPU回路部114に対するクロック信号の供給が再開されるとCPU回路部114の動作安定後、CPU回路部114は電源部3からハードウェア部2に対する電源供給を再開させる。
【選択図】 図1
Description
[1.1]実施形態の構成
まず、本実施形態にかかる電子機器Eの構成を示すブロック図である図1を参照しつつ、本願の信号処理装置を搭載した電子機器Eの構成について説明することとする。同図に示すように、本実施形態にかかる電子機器Eは、システム制御装置1と、ハードウェア部2と、電源部3と、を有する。なお、例えば、「特許請求の範囲」における「電源制御装置」は「システム制御装置1」に対応し、「ハードウェア」は「ハードウェア部2」に対応する。
(方法1)リモコン装置において入力操作が行われた場合に、当該リモコン装置が同一の制御信号を二度送信するようにし、リモコン受光部123は、受信した制御信号をそのまま、割込ポート部112及びI/Oポート部111に出力する。
(方法2)リモコン受光部123のI/Oポート部111に対する出力部分に遅延回路を組み込み、割込ポート部112に対する制御信号の入力から、20mmsec程度の遅延時間を持ってI/Oポート部111に制御信号が入力されるようにすることにより、制御信号を擬似的に二度出力する。
次に、図2を参照しつつ、本実施形態にかかる電子機器Eの動作について説明する。なお、図2は、本実施形態にかかる電子機器Eの状態遷移を示す図である。また、同図においては、各状態を円により表示し、各状態間の遷移を矢印により示している。
(1)変形例1
上述した実施形態においては、指示入力部12のキーパネル部121をラダー抵抗により構成していた、しかし、キーパネル部121に関しては、図4に示すようなキーマトリクスにより構成するようにしても良い。ここで、このキーマトリクスのラインL1-s(s=1、2、・・・、r)は、I/Oポート部111の出力ポートに接続され、ラインL2-t(t=1、2、・・・、p)は、I/Oポート部111の入力ポートに接続されている。
上述した実施形態においてリモコン受光部123は、I/Oポート部111のI/Oポート4及び割込ポート部112のポートCの双方に接続された構成となっている。しかし、リモコン受光部123をポートCにのみ接続する構成を採用することも可能である。この場合、リスタート設定時にCPU回路部114がポートCを割込ポートとして設定し、ポートCに割込が発生することにより(制御信号の入力)、CPU回路部114の動作が再開された時点で、ポートCをI/Oポートに再設定する構成を採用することも可能である。また、割込ポート部112のポートCにI/Oポートとしての機能を持たせることによっても、同様の処理を行うことが可能となる。なお、外部機器I/F部122と信号処理装置11との接続関係についても、上記リモコン受光部123の場合と同様である。
図5に本変形例にかかる電子機器E1の構成を示す。なお、同図において、上記図1と同様の要素については、図1と同様の符号を付している。
上記実施形態においては、電子機器Eがオフ状態の場合にCPU回路部114に対するクロック信号の供給を遮断して、信号処理装置11における電力消費を論理的に「0」とするためのものであった。これに対して本変形例は、電子機器E2がオフ状態の場合においても、時刻管理及びタイマ管理を行い、例えば、DVDレコーダやビデオテープレコーダのような電子機器E2において録画予約を行うためのものである。
1・・・システム制御装置
12・・・指示入力部
2・・・ハードウェア部
3・・・電源部
Claims (6)
- 供給された電源により、所定周波数のクロック信号を発振する発振手段と、
特定の信号が入力されるポートを少なくとも有する入力手段と、
前記発振手段に対する電源供給のオン及びオフを切り替えるスイッチング手段と、
前記スイッチング手段がオンの状態にて前記発振手段により発振された前記クロック信号を利用して、前記電子機器の電源のオン及びオフを少なくとも制御する制御手段と、
を具備し、
前記スイッチング手段は、前記発振手段に対する電源供給がオフの状態にて前記ポートに前記特定の信号が入力された場合、前記発振手段に対する電源供給をオンに切り替える、
ことを特徴とする制御装置。 - ユーザの入力操作を受け付け、当該操作内容に対応する制御信号を前記ポートに入力した後、当該制御信号と同一の制御信号であって2回目の制御信号を前記入力手段に入力する指示手段を更に有し、
前記制御手段は、
前記スイッチング手段がオンに切り替わることにより前記発振手段から発振された前記クロック信号を利用して、前記2回目の制御信号に対応する操作内容を判別する判別手段と、
前記判別手段にて判別された操作内容が予め定められた内容と一致しているか否かを判定する判定手段と、
前記判定手段によって前記操作内容が予め定められた内容に一致しているものと判定された場合に、前記電子機器の電源をオンにする電源制御手段と
を少なくとも有する
ことを特徴とする請求項1に記載の制御装置。 - 前記判定手段は、
前記判別手段にて判別された操作内容が電源オン以外の操作内容に対応している場合に、前記予め定められた内容と一致しているものと判定する
ことを特徴とする請求項2に記載の制御装置。 - ユーザによる入力操作を受け付け、当該入力操作に対応する時刻に前記ポートに制御信号を出力した後、当該制御信号と同一の制御信号であって2回目の制御信号を前記入力手段に入力するタイマ制御手段を更に有し、
前記制御手段は、
前記スイッチング手段がオンに切り替わることにより前記発振手段から発振された前記クロック信号を利用して、前記2回目の制御信号に対応する操作内容を判別する判別手段と、
前記判別手段における判別結果に基づいて、前記制御信号に対応する処理を実行する処理実行手段と
を少なくとも有する
ことを特徴とする請求項1に記載の制御装置。 - 各種機能を実現するためのハードウェアと、
前記ハードウェアに対する電源供給を少なくとも制御する制御装置とを備えた電子機器であって、
前記制御装置は、
供給された電源により、所定周波数のクロック信号を発振する発振手段と、
特定の信号が入力されるポートを少なくとも有する入力手段と、
前記発振手段に対する電源供給のオン及びオフを切り替えるスイッチング手段と、
前記スイッチング手段がオンの状態にて前記発振手段により発振された前記クロック信号を利用して、前記ハードウェアに供給する電源のオン及びオフを少なくとも制御する制御手段と、
を具備し、
前記スイッチング手段は、前記発振手段に対する電源供給がオフの状態にて前記ポートに前記特定の信号が入力された場合、前記発振手段に対する電源供給をオンに切り替える、
ことを特徴とする電子機器。 - 各種信号を処理する信号処理装置であって、
供給された電源により、所定周波数のクロック信号を発振する発振手段と、
特定の信号が入力されるポートを少なくとも有する入力手段と、
前記発振手段に対する電源供給のオン及びオフを切り替えるスイッチング手段と、
前記スイッチング手段がオンの状態にて前記発振手段により発振された前記クロック信号を利用して、前記入力手段に入力された信号を処理する信号処理手段と
を具備し、
前記スイッチング手段は、前記発振手段に対する電源供給がオフの状態にて前記ポートに前記特定の信号が入力された場合、前記発振手段に対する電源供給をオンに切り替える、
ことを特徴とする信号処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004098541A JP4426888B2 (ja) | 2004-03-30 | 2004-03-30 | 制御装置、電子機器及び信号処理装置 |
US11/094,803 US7788507B2 (en) | 2004-03-30 | 2005-03-29 | Control apparatus, electronic device and signal processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004098541A JP4426888B2 (ja) | 2004-03-30 | 2004-03-30 | 制御装置、電子機器及び信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005284777A true JP2005284777A (ja) | 2005-10-13 |
JP4426888B2 JP4426888B2 (ja) | 2010-03-03 |
Family
ID=35053533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004098541A Expired - Fee Related JP4426888B2 (ja) | 2004-03-30 | 2004-03-30 | 制御装置、電子機器及び信号処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7788507B2 (ja) |
JP (1) | JP4426888B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214694A (ja) * | 2006-02-07 | 2007-08-23 | Fujitsu General Ltd | リモコン信号受信回路および、これに用いるリモコン信号受信方式 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100902050B1 (ko) | 2007-06-26 | 2009-06-15 | 주식회사 하이닉스반도체 | 전원 제어 장치 및 이를 포함하는 dll 회로 |
JP2009124896A (ja) * | 2007-11-16 | 2009-06-04 | Oki Semiconductor Co Ltd | 電子機器、遠隔操作装置、及び遠隔操作システム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2676966B2 (ja) * | 1990-03-16 | 1997-11-17 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
US5696950A (en) * | 1993-09-29 | 1997-12-09 | Seiko Epson Corporation | Flexible clock and reset signal generation and distribution system having localized programmable frequency synthesizers |
DE69432697T2 (de) | 1993-12-01 | 2004-03-25 | Advanced Micro Devices, Inc., Sunnyvale | Stromverwaltung für Rechnersystem und Verfahren hierfür |
JP3449112B2 (ja) | 1995-11-01 | 2003-09-22 | ソニー株式会社 | 低消費電力装置 |
JPH10164292A (ja) | 1996-11-28 | 1998-06-19 | Canon Inc | ファクシミリ装置 |
US6799242B1 (en) * | 1999-03-05 | 2004-09-28 | Sanyo Electric Co., Ltd. | Optical disc player with sleep mode |
US20030093702A1 (en) * | 2001-03-30 | 2003-05-15 | Zheng Luo | System on a chip with multiple power planes and associate power management methods |
US6504442B2 (en) * | 2001-04-05 | 2003-01-07 | International Busisness Machines Corporation | Digitally controlled oscillator with recovery from sleep mode |
US20040130387A1 (en) * | 2003-01-06 | 2004-07-08 | Andrew Marshall | Logic circuitry with reduced standby leakage using charge pumped switches |
US7471333B2 (en) * | 2004-03-25 | 2008-12-30 | International Business Machines Corporation | Image sensing device interface unit |
-
2004
- 2004-03-30 JP JP2004098541A patent/JP4426888B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-29 US US11/094,803 patent/US7788507B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214694A (ja) * | 2006-02-07 | 2007-08-23 | Fujitsu General Ltd | リモコン信号受信回路および、これに用いるリモコン信号受信方式 |
Also Published As
Publication number | Publication date |
---|---|
US7788507B2 (en) | 2010-08-31 |
US20050218840A1 (en) | 2005-10-06 |
JP4426888B2 (ja) | 2010-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100667842B1 (ko) | 디지털tv의 전원을 효율적으로 제어하는 방법 및 이를위한 디지털 tv | |
JP4298721B2 (ja) | 情報処理装置及びその制御方法 | |
JP2008071066A (ja) | 情報処理装置及び復帰制御方法 | |
JP2007516631A (ja) | 低電力モードで電力消費を低減するための受信器および方法 | |
JP2007516631A5 (ja) | ||
JP4426888B2 (ja) | 制御装置、電子機器及び信号処理装置 | |
JP2007042191A (ja) | 電子機器及び電子機器の起動方法 | |
US7391343B2 (en) | Input device | |
JP2004164536A (ja) | 電源状態とシステムモードの分析によりブートモードを制御するシステムと方法 | |
JP2007041850A (ja) | 電子機器 | |
JP4794943B2 (ja) | クロック切替装置 | |
JP2006270253A (ja) | 記録再生装置 | |
JPH11272371A (ja) | 遠隔操作装置付電子機器の省電力装置 | |
US20010054160A1 (en) | Power on/off circuit apparatus having a reset function | |
JP2007174042A (ja) | リモコン装置及び操作キー制御方法 | |
JP2011118460A (ja) | 電子機器 | |
JP2009081757A (ja) | 電子機器 | |
JP2000308256A (ja) | 省電力機能を有する電子機器 | |
JP4940593B2 (ja) | オーディオ装置及びその制御方法 | |
JP2004253076A (ja) | タイマ記録装置における表示制御装置 | |
JP3721102B2 (ja) | 情報処理装置及び情報処理システム | |
JP3090086U (ja) | Dvd/vcr一体型機器のリモートコントロール装置、dvd/vcr一体型機器、複合電子機器のリモートコントロール装置、複合電子機器のリモートコントロール方法および複合電子機器 | |
JP2009123072A (ja) | デジタル電子機器起動装置 | |
JP2004282876A (ja) | 複合電子機器の電源制御装置 | |
JP2003087705A (ja) | 電源オンオフ装置及び電源オンオフ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091211 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |