JP2005278153A - Ｄｃオフセット補正を伴う適応型等化器 - Google Patents

Ｄｃオフセット補正を伴う適応型等化器 Download PDF

Info

Publication number
JP2005278153A
JP2005278153A JP2005040941A JP2005040941A JP2005278153A JP 2005278153 A JP2005278153 A JP 2005278153A JP 2005040941 A JP2005040941 A JP 2005040941A JP 2005040941 A JP2005040941 A JP 2005040941A JP 2005278153 A JP2005278153 A JP 2005278153A
Authority
JP
Japan
Prior art keywords
offset
signal
amplifier
stage
correction voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005040941A
Other languages
English (en)
Other versions
JP4934282B2 (ja
Inventor
Weixin Gai
ガイ ウェイシヌ
Yasuo Hidaka
康雄 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2005278153A publication Critical patent/JP2005278153A/ja
Application granted granted Critical
Publication of JP4934282B2 publication Critical patent/JP4934282B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/165—Equalizers; Volume or gain control in limited frequency bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】多段増幅器を使用する有線伝送用等化器において、該多段増幅器のＤＣオフセットにより、特定の段のダイナミックレンジを外れる欠点を克服する。
【解決手段】多段増幅器におけるDCオフセットを補正する方法は、該多段増幅器によって入力信号に付与されるDCオフセットを判定する工程を含む。該方法は更に、補正電圧を該多段増幅器における複数の特定段に印加する工程を含む。印加される総補正電圧は事実上、該多段増幅器によって付与されるDCオフセットを事実上打ち消すものである。
【選択図】 図１

Description

本発明は、一般的に、信号通信に関し、特に、DCオフセット補正を伴う適応型等化器に関する。
信号が通信媒体によって通信される場合、該信号は表皮効果及び誘電吸収などの現象から減衰を受け得る。信号受信器はこの減衰を補正する等化器を、信号通信の精度と効率性を向上させるために、含み得る。
該信号の出力特性を、該信号を通信するのに用いる特定の通信パスに無関係に、一定に保つためには、等化器によって適用される補正の量は該媒体による減衰のレベルにできる限り近くなるように合せることが望ましい。
本発明の一実施例では、多段増幅器におけるDCオフセットを補正する方法は、多段増幅器によって入力信号に付与されるDCオフセットを判定する工程を含む。該方法は更に、補正電圧を該多段増幅器における複数の特定段に印加する工程を含む。印加される総補正電圧は該多段増幅器によって付与されるDCオフセットを事実上、打ち消す。
特定の実施例の1つの技術上の効果は出力信号を等化させるものである。特定の実施例によって該信号を通信するのに用いる通信媒体からもたらされる信号減衰が補正される。これによって、該信号の出力特性が、該信号を通信するのに用いる通信パスとは無関係に、一定状態にとどまることが可能となる。一定の出力特性に関連した効果は、部品応答の向上を含み得るが、それは該信号レベルをシステム部品のダイナミック・レンジ内に収まるよう選択し得るからである。更に、該信号は、情報が喪失することを妨げるのに十分なレベルに保ち得る。
特定の実施例の別の技術上の効果は異なる通信媒体への適合性を含む。特定の実施例は可変利得増幅器を用いて着信信号に適用される補正の度合いを調節する。そのような実施例によって、補正量を異なる媒体毎に調節し、それによってそのような手法を実施する等化器の多用性を増大させることを可能にし得る。更に、そのような実施例は更に、プロセス変動、電圧変動、及び温度変動に関連した媒体特性における変動に適合させ得る。
特定の実施例のなお別の技術上の効果は高速での応答を助長するものである。特定の実施例は各段でのDCオフセット補正を伴う多段可変利得増幅器を用いて信号を増幅させるものである。各増幅器は総増幅量の一部分のみを適用するので、多段増幅器の全体応答時間が削減される。DCオフセット補正を各段で適用することによってそのような多段増幅器の柔軟性を、該信号が該増幅器の何れかの特定の段のダイナミック・レンジを外れることを妨げることによって、増大させ得る。
特定の実施例のなお別の技術上の効果は多段増幅器のスケーラビリティである。多段増幅器の各段でのDCオフセットを補正することによって、追加の段を、多段増幅器の全体DCオフセットの再計算を行うことなく、追加し得る。更に、大振幅DCオフセットを用いて多段増幅器全体のDCオフセットを補正する信号を用いることによって増幅器の段のうちの１つのダイナミング・レンジを外してしまうリスクがかなり軽減される。これら及び別の特徴は高速通信などのアプリケーションを可能にすることに役立ち得る。
別の技術上の効果は、当業者には添付図面、及び本明細書並びに特許請求の範囲から容易に明らかとなるものである。更に、特定の実施例を上記に列挙したが、特定の実施例は該列挙された効果の一部又は全部を含み得るか、該効果を何ら含むものでないものであり得る。
（実施例）
図１は等化器100に通信される信号における減衰を、通信媒体を用いて、補正する等化器100を示す。図示した実施例では、等化器100は、３つの信号パス101A、101B、及び101Cの各々に適用される利得の量を、出力モニタ104によって測定される出力信号の出力特性に基づいて、調節する適応型コントローラ102を含む。等化器100は更に、等化器100の部品によって付与されるDCオフセットを、等化器100の出力信号における不適切なDCオフセットを検出するオフセット・モニタ108に応じて、補正するオフセット・コントローラ106を含む。等化器100の別の部品は、可変利得制限増幅器110、数学的演算子S 112、遅延発生器114、可変利得増幅器116、ミクサ118、及び駆動増幅器120を含む。一般的に、等化器100は、通信媒体における減衰及び、デバイスの幾何学的な不整合又は閾値電圧の不整合などの、製造技術によって潜在的にもたらされる信号のDCオフセットにおける変動、による入力信号における歪みにもかかわらず、補正DCオフセットを伴う等化出力信号を備える。
一般的に、導電性通信媒体における信号減衰については２つの主な要因がある。第１の主な要因は信号の通信媒体に沿った導電による表皮効果である。第２の主な要因は通信媒体による信号の誘導吸収である。一般的に、表皮効果によるデシベルでの信号損失量は、積αs・x・√fに比例し、αsは材料の表皮効果係数であり、xは材料に沿って進む長さであり、ｆは信号の周波数である。誘電吸収による損失量は積αd・x・fに比例し、αdは材料の誘電吸収の係数である。該効果の相対的な重大さは材料と信号の周波数とによって大きく変動し得る。したがって、例えば、ケーブルは表皮効果の係数よりもずっと小さな誘電吸収の係数を有し得るので、表皮効果による損失が高周波以外では優位を占める。一方で、バックプレーン・トレースは表皮効果より高い誘電吸収係数を有し得るので、誘電吸収による損失は表皮効果による損失量と同等か、それを上回るものである。更に、材料の特性は、プロセス変動、電圧変動、又は温度変動（PVT)などの動作条件の変動によって、等化器100の入力信号に対する応答を左右し得る。
これらの損失を補正するために、等化器100は信号を３つの信号パス101A、101B、及び101Cに分割し、各パス上の信号の当該部分を、可変利得増幅器116を用いて、選択的に増幅させる。第１パス101Aは未修正入力信号を表す。第２パス101Bは、微分演算などの、1次数学的演算を信号の周波数に基づいて信号に適用する。この演算は数学的演算子S 112として示す。第３パス101Cは、2次微分などの、2次数学的演算を信号の周波数に基づいて信号に適用する。この演算は２つの数学的演算子S 112を適用することによって示される。信号の1次成分と２次成分とを選択的に増幅させることによって、等化器100は、周波数に比例する損失効果及び周波数の平方根に比例する、損失効果各々、を補正する。等化器100の動作についての上記の概括的な背景を伴って、等化器100の部品を詳細に記載することが適切である。
適応型コントローラ102は等化器100の出力信号に関する情報を解析し、可変利得増幅器116の各々の当該利得を調節する何れかの部品又は部品群を表す。適応型コントローラ102は、トランジスタ、抵抗器、増幅器、定電流源、又は別の同様な部品などの、アナログ及び/又はディジタルの電子部品を含み得る。適応型コントローラ102は更に、信号を、アナログ信号からディジタル信号に変換し、ディジタル信号からアナログ信号に変換する、適切な部品を含み得る。特定の実施例によれば、適応型コントローラ102は、マイクロプロセッサ、マイクロコントローラ、組み込みロジック、又は別の情報処理部品などの、ディジタル・プロセッサを含む。更に特定の実施例によれば、適応型コントローラ102は可変利得増幅器116の各々の利得を、各可変利得増幅器116に印加されるバイアス電流を調節することによって、制御する。バイアス電流を用いて増幅器116を制御する1つの効果は、増幅器によって適用される利得の量を増幅器の帯域幅を変えることなく、調節するので、増幅器がそのダイナミック・レンジを、利得を増加させても、維持し得ることにある。
出力モニタ104は等化器100の出力信号の出力特性を検出する何れかの部品を表す。出力モニタ104は何れかのセンサ、積分器、増幅器、比較回路、又は、信号の検出と解析とを、信号の平均化、フィルタリング、又は最大レベル若しくは最小レベルのラッチを含む、何れかの適切な操作を用いて、行う別の適切な部品を含み得る。特定の実施例によれば、出力モニタ104は、表皮効果及び/又は誘電吸収によってもたらされる信号における歪みの量を示す、シンボル間干渉レベルを出力信号について検出する。更に、特定の実施例によれば、出力モニタ104は出力特性をアナログ信号として適応型コントローラ102に通信する。
オフセット・コントローラ106は可変利得増幅器116の1つ又は複数の段に印加されるDCオフセット補正量を調節する何れかの部品又は部品群を表す。オフセット・コントローラ106は、何れかのマイクロプロセッサ、マイクロコントローラ、組み込みロジック、又はオフセット・モニタ108から受信される情報を解析し、信号に印加される補正電圧量を調節してDCオフセットを補正する別の適切な部品を含み得る。DCオフセットは信号に、等化器100の種々の部品によって付与され、特に可変利得増幅器116によって付与される。多段可変利得増幅器においては、DCオフセットは段間で累積するものであり得る。オフセット・コントローラ106はDC電圧を可変利得増幅器116によって増幅される信号に印加してオフセットを補正する。特定の実施例によれば、オフセット・コントローラ106は補正電圧をステップで印加し、各ステップは可変利得増幅器116の別々の段で印加される。そのような実施例では、各ステップで印加される電圧量は何れかの適切な方法で判定し得る。例えば、総補正電圧は、ステップ間で均等に分割し得るか、各々の段の利得に比例する量で分配させ得る。
オフセット・モニタ108は信号におけるDCオフセット量を測定する何れかの適切な部品又は部品群を表す。オフセット・モニタ108は、低通過フィルタ、積分器、増幅器、比較回路、又はDCオフセットを検出する別の適切な部品を含み得る。図示した実施例では、オフセット・モニタ108は、等化器100の出力、更には可変利得増幅器116の各々の出力に結合される。このようにして、オフセット・モニタ108は、等化器100によって付与される全体DCオフセット、更には可変利得増幅器116の各々によって付与されるDCオフセットを測定し得る。これによってコントローラ106が適切なDCオフセット調節を、特定のパス101A、101B又は101Cと、等化器100の全体出力との両方に対して行うことが可能となる。
可変利得制限増幅器(VGLA)110は等化器100によって受信される入力信号を調節する部品又は部品群を表す。該調節処理は入力信号の全体レベルを調節して信号を等化器100のダイナミック・レンジ内に保つものである。したがって、VGLA110はある程度の等化を、当該レベルの全体信号を調節することによって、備え得る。特定の実施例では、VGLA110によって適用される増幅量はVGLA110に印加されるバイアス電流によって制御される。
数学的演算子S 112は、着信信号の周波数に線形的に比例する出力を生成する何れかの部品又は部品群を表し、「1次演算」として表される。数学的演算子S 112は所望の数学的演算を行う、何れかの適切な電子部品又は回路を含み得る。数学的演算子S 112は、所望の数学的演算を行う何れかの適切な電子部品又は電子回路を含み得る。特定の実施例によれば、該演算は、着信正弦波信号を該信号の周波数の倍数によって乗算する、微分演算である。数学的演算子S 112は信号に複数回適用し得るものであり、その結果、該周波数の2乗、3乗、又は別の階乗に比例する出力信号を、S 112が適用される数に基づいて、もたらす。
遅延発生器114は時間遅延を信号の通信において挿入する何れかの部品又は部品群を表す。遅延発生器114は何れかの適切な電子部品又は電子回路を含み得る。特定の実施例によれば、遅延発生器114によって信号に挿入される遅延は数学的演算子S 112を信号に適用するのに要する時間量におおよそ等しいものである。したがって、遅延発生器114を用いて、入力信号の各部分が当該相当するパス101A、101B又は101Cを進むのに要する時間量を等化させ得る。このようにして、該信号の各々の部分を、該部分がミクサ118に到達する場合に、同期化させ得る。
可変利得増幅器116は信号を増幅させる何れかの部品又は部品群を表す。可変利得増幅器116は何れかの適切な電子部品を含み得るものであり、特定の実施例では、各可変利得増幅器116は該特定の可変利得増幅器116に印加されるバイアス電流によって制御される。いくつかの場合には、増幅を行う特定の部品の応答時間が高すぎるものであり得るので、増幅器がハイ値とロー値との間を高速で切り替わる高周波信号を効果的に増幅させることが可能でないものである。したがって、可変利得増幅器116は一連の段を含み得るものであり、それらの段の各々は増幅全体の一部を行う。どの段も増幅の全てを行うものでないので、各段がそのかかる利得を適用するのに要する時間も少なくなる。これによって多段可変利得増幅器116が高周波信号に応答することが可能となる。
可変利得増幅器116は更に、DCオフセットを該信号に付与し得る。多段増幅器では、各段がDCオフセットを付与し得る。DCオフセットを補正する一方法は補正電圧を印加して信号におけるDCオフセットを補正するものである。補正電圧は増幅される前の原始信号にまるまる印加し得る。しかし、電圧を１つの点でまるまる印加することによって信号を増幅器116の1つ又は複数の段のダイナミック・レンジから外し得る。更に、印加される電圧が、新たな段が付加される都度、再計算され、調節され、利得が各段において不定である場合、DCオフセットを該段に偏在させ得る。この問題に対処するために、特定の実施例は増幅器116の多段で補正電圧を印加する工程を含み得る。これによって段毎のDCオフセットがその段で補正されることが可能となり、補正が信号を増幅器のダイナミック・レンジから外す可能性を低減し、アレイ全体のDCオフセットを段が追加される都度、再計算する必要性を取り除くものとなる。更に、補正電圧を各段で印加することによってDCオフセットを、各段の利得が独立して調節可能な場合に、補正することが助長されるので、別々の段は異なる利得を有し得るものであり、異なるDCオフセットを付与し得る。
ミクサ118は通信パス101A、101B、及び101C上の信号を単一の信号に再合成する部品又は部品群を表す。ミクサ118は何れかの適切な電子部品を含み得る。ミクサ118は合成信号を駆動増幅器120に備える。駆動増幅器120は合成信号を増幅させる何れかの部品又は部品群を表す。駆動増幅器120は合成信号に対して何れかの適切な増幅を行って出力信号を等化器100に向けて生成し、該出力信号は、該出力信号の別の行き先に対する効果的な通信を可能にするのに十分高い信号レベルを有する。
動作上、等化器100は通信媒体による通信によって減衰した入力信号を受信する。VGLA110は該信号を、該信号のレベルが等化器100のダイナミック・レンジ内に収まるように、調節する。等化器100は入力信号を３つのパス101A、101B及び101Cに分割する。パス101Aにおける信号は遅延発生器114によって2度遅延させられる。パス101B上の信号は数学的演算子S 112が1度かけられ、遅延発生器114によって1度遅延させられる。パス101C上の信号には数学的演算子S 112を2度かける。したがって、3つのパス101A、101B及び101Cは、演算を何ら施すものでない入力信号、1次演算を施す入力信号、及び2次演算を施す入力信号、各々、に相当する。
等化器100は更に、各パス上の信号をかかる可変利得増幅器116を用いて増幅させる。各増幅器116の利得は適応型コントローラ102によって制御され、利得はパス101A、101B、及び101C毎に異なるものであり得る。これによって、等化器100が異なる度合いの補正を、信号の周波数との、異なる比例関係を有する損失効果に対して、備えることが可能となる。一般的に、特定の効果に対する補正の、ベース信号に対する量は、相当するパスの増幅の、パス101A上の未修正信号の増幅に対する比率に比例する。したがって、パス101Aは利得を何ら適用するものでないものであり得るか、（dＢで）わずかに負の利得を適用し得るものであって、別のパスに適用される補正の相対的な効果を増大させる。オフセット・コントローラ106は相当する増幅器116によって各パス101A、101B及び101C上の各信号に付与される何れかのDCオフセットを補正する。
各パスからの増幅信号は単一の信号にミクサ118によって合成される。駆動増幅器120はこの出力信号を増幅して該出力の別の行き先に対する効果的な通信を可能にする。出力モニタ104とオフセット・モニタ108は出力信号の特性を監視し、フィードバックを適応型コントローラ102とオフセット・コントローラ106に備える。適応型コントローラ102は出力信号のレベルに関する出力モニタ104からのフィードバックを用いて適応型コントローラ102が入力信号における減衰に対して過補正か補正不足かを判定する。その判定に基づいて、適応型コントローラ102は、1つ又は複数のパス101A、101B、又は101Cに印加される利得量を適切に調節してより効果的に補正し得る。オフセット・コントローラ106はオフセット・モニタ108によって備えられる出力信号のDCオフセットに関する情報を用いて増幅器116の各々で印加される補正電圧量を調節する。
上記の適応型の制御とフィードバックの1つの効果は、等化器100が、プロセス変動、電圧変動、及び温度変動（PVT)などの、等化器100の信号に対する応答を変動させる効果に応答し得る。該適応型応答によって等化器100が、減衰が変動しても出力信号の均一な出力特性を生成することが可能となる。自動適応型制御を含むものでない実施例も、変動条件又はそれに応じた検出変動に応じて手作業で調節し得る。
等化器100の特定の実施例の効果は、別の通信媒体に対する適合性である。例えば、等化器100をケーブルに、表皮効果と誘電吸収による減衰を補正するよう適切に設定させる利得設定を伴って、結合し得るものである。等化器100が更にケーブルの代わりにバックプレーン・トレースに結合される場合、パス101A、101B及び101Cの利得を、コントローラ102を用いて、等化器100がバックプレーン・トレースの種々の減衰特性を補正することを可能にするために、調節し得る。これによって、それにおいて等化回路が特定の通信媒体の伝達関数の逆演算を備えるよう構成されたので、該回路を異なる伝送特性を有する通信媒体に効果的に適用することができなかった、その従来の補正方法を上回る効果を備える。
等化器100の特定の実施例は詳細に記載したが、数々の別の考えられる実施例がある。考えられる変形は、例えば、パス101A、101Bと101Cとに異なる数学的演算又は追加の数学的演算を、異なる損失特性を補正するために、適用する工程、パス数を増加させる工程、コントローラ102並びに106に自動フィードバック制御ではなく手動制御を用いる工程、単段増幅器116を用いる工程、及び上記記載が示唆する別の変形を含む。一般的に、部品の再配置、修正又は割愛を何れかの適切な方法で行い得るものであり、部品によって行われる機能は異なる部品又は追加の部品に分散させ得るか、何れかの適切な方法において単一部品内で集約させ得る。したがって、等化器100の実施形態は何れかのそのような変形を含み得るものとする。
図2は数学的演算子S 112の特定の実施例を示す。図示した実施例では、S 112は微分演算を入力信号に適用し、入力信号は（補数Axを伴う）差動入力Aとして演算子S 112に対して備えられる。演算子S 112は、抵抗器202、トランジスタ204、コンデンサ206、及び定電流源208を含む。トランジスタ204は、図２に表す金属酸化膜半導体電界効果トランジスタ(MOSFET)を含む、何れかの適切なトランジスタであり得る。抵抗器202、コンデンサ206及び定電流源208の部品値は入力信号の周波数と出力信号のレベルとの所望の比例係数を生成するよう選定し得る。
S 112は更に、（補数Zxを伴う）差動出力信号Zの共通モード電圧を監視する、共通モード電圧検出器(CMVD)210を含む。CMVD210は、CMVD210の出力を基準コモン電圧(Vcomm)214と比較する、増幅器212に結合される。CMVD210及び増幅器212は、併せて、差動出力信号Zの共通モード電圧をVcomm214に維持する。これによって、出力信号における電圧ドリフトが妨げられ、この電圧ドリフトはさもなければ生じ得るものである。
動作上、S 112は入力信号Aを受信する。演算子S 112の入力信号Aに対する応答は、コンデンサ206の周波数依存性応答が理由で、周波数依存性を有する。抵抗器202及び定電流源208は、コンデンサ206が入力信号Aによって充電され、放電される速度を調節する。したがって、S 112は入力信号Aの周波数に比例する出力信号Zを備える。CMVD210は出力信号Zの共通モード電圧を監視し、増幅器212は必要に応じて共通モード電圧を補正する。
上記演算子S 112は１つの特定の1次数学的演算のほんの１つの特定例に過ぎない。別の演算を等化器100において用い得るものであり、別の適切な部品を用いて上記微分演算を行わせ得る。更に、別の数学的演算は、周波数の2乗に比例する出力信号などの、高次応答を生成し得る。そのような変形は本開示の範囲内のものとして意図されるものとする。
図３は遅延発生器114の一実施例を示す。遅延発生器114は、差動入力信号Aに位相遅延した差動出力信号Zを生成する。図示した実施例では、遅延発生器114は、トランジスタ302、コンデンサ304、定電流源306、CMVD308、及び増幅器310を含む。トランジスタ302は、例えば図3に表す金属酸化膜半導体電界効果トランジスタ(MOSFET)を含む、何れかの適切なトランジスタであり得る。コンデンサ304と定電流源306との部品値は、入力信号Aと出力信号Zとの間で適切な位相遅延をもたらすよう選定し得る。特定の実施例によれば、遅延発生器114の部品値を、遅延発生器114の位相遅延をS 112が要する時間に合わせてそのかかる数学的演算を適用するよう、選定し得る。
動作上、遅延発生器114は、コンデンサ304の充電時間とトランジスタ302の応答時間とが理由で入力信号Aより遅延した出力信号Zを発生させる。CMVD308及び増幅器310は併せて動作して出力信号Zの共通モード電圧をVcomm312で維持する。これによって、出力信号における電圧ドリフトが妨げられ、該電圧ドリフトはさもなければ生じ得るものである。
遅延発生器114の図示した実施例は遅延を入力信号に付与する数々の考えられる部品のうちのほんの一例に過ぎない。別の実施例では、遅延量は、可変コンデンサ304又は可変定電流源306を用いることによるなどで、調節可能であり得る。別の部品は所望の遅延を発生させるのに用い得るものであり、種々の図示した部品は再配置し得るか割愛し得る。そのような変形は本開示の範囲内に収まるものとして意図されるものとする。
図4はVGLA110の一実施例を示す。図示した実施例では、VGLA110は抵抗器402、トランジスタ404、定電流源406、可変定電流源408、CMVD410、及び増幅器412を含む。トランジスタ404は、例えば図４に表す金属酸化膜半導体電界効果トランジスタ(MOSFET)を含む、何れかの適切なトランジスタであり得る。抵抗器402と定電流源406との部品値は、VLGA110の所望の増幅範囲を生じるよう適切に選定し得る。可変定電流源408は（「k」と印す）電流バイアス・トランジスタ404の量を制御するよう調整可能であり、それによってVGLA110の利得を制御することが可能となる。
動作上、VGLA110は、利得を(「M1」及び「M2」と印される)入力トランジスタ404に印加される入力信号において適用する。利得の量は可変電流源408、更にはVGLA110の別の部品の部品値によって制御される。VGLA110は更に、信号の最高レベルを、該信号が等化器100のダイナミック・レンジから外れることを妨げるために、制限する。CMVD410は出力信号Zの共通モード電圧を監視し、増幅器412と併せて、出力信号Zの共通モード電圧をVcomm414に維持する。
図示した実施例はVGLA110の数々の考えられる実施例のほんの１つに過ぎない。別の部品を、所望の可変利得を生成し、出力信号の最大レベルを制限し、かつ、別の方法で等化器100に対する入力信号を調節するよう、用い得る。更に、種々の図示した部品を再配置又は割愛し得る。そのような変形は本開示の範囲内に収まるものとして意図されるものとする。
図５は可変利得増幅器116の多段実施例の一例を示す。図示した実施例では、増幅器116は（併せて「段502」として表す）増幅器の段502A、502B、…502nを含む。各増幅器は可変利得gを、(併せて「入力端子504」として表す)その相当する入力端子504A、504B、…504nに印加される信号に、適用する。各段502によって生成される利得は独立して調節可能であるか、代替的には、全ての段のうちで自動的に等化させ得る。特定の実施例によれば、利得は相当する段502に印加される（併せて「バイアス電流506」と表す）バイアス電流506A、506B、…506nを調節することによって制御し得る。バイアス電流506を用いて段502を制御することによって、段502の利得を、段502の帯域幅をかなり低減することなく、増加させ得る。
各段502はDCオフセットを、該段のかかる入力端子504に印加される信号に付与し得る。そのようにして付与されるDCオフセットの量は、特定の段502の利得によって変動し得るものであり、一般的に、異なる段502は異なるDCオフセット502を付与し得る。従来の方法はDCオフセットを、第１段502Aの前で補正電圧を印加して多段増幅器116全体によって付与されるDCオフセットに対応させることによって、補正するものであった。しかしながら、これは信号を、特に、付与されるDCオフセット量が段502の各々によって変動する場合に、1つ又は複数の段502のダイナミック・レンジから外し得るものである。更に、何れかの未補正DCオフセットが各後続段502において増幅され、そうすることによって、該信号を潜在的に妨害するリスクがある。
したがって、図示した実施例では、（併せて電圧VsA 508A、VsB 508B、…Vsn 508nと表す)補正電圧Vs 508が各段502の入力端子504に印加される。これによって、当初未補正のDCオフセットが信号品質を大きく低下させ、信号が段502のうちの１つのダイナミック・レンジから外れてしまうリスクが軽減されるところまで増幅されるというリスクが軽減される。各段502で印加される補正電圧508の量は特定の段502に合わせ得るものであるので、信号が何れかの段502のダイナミック・レンジを外れるリスクは更に、軽減される。新たな補正電圧508を新たな段502毎に付加し得る。これによって、信号が段502のダイナミック・レンジから外れるリスクが、新たな段502を付加することによって、第１段502Aで適用される単一のDCオフセットの場合にように、上昇することを妨げる。
各段502に印加される補正電圧508の量はいくつかの方法で変動させ得る。補正電圧508は、全体の補正が増幅器116によって付与される全体DCオフセットに等しくなるように、段502間で均等に分割し得る。代替的には、補正電圧508を段毎に選択的に調節し得る。例えば、補正電圧508の量は、段の利得が変更される都度、調節し得る。そのような実施例では、オフセット・コントローラ106と適応型コントローラ102とがお互いに通信し合って調節を高速で行うことを助長することが有用であり得る。補正電圧508はオフセット・モニタ108から受信される情報に応じて自動的に調節し得る。代替的には、補正電圧508を手作業で調節し得る。種々の部品の加算、割愛、又は再配置が関係するこれら及び別の数々の変形は、本明細書及び特許請求の範囲記載の範囲内に収まるものであることとする。特に、上記手法は、等化器100又は同様な装置において用いる増幅器に限定されるものでない、何れかの多段可変利得増幅器において適用し得ることとする。
図6はパス101A、101B、及び101Cの利得レベルを、コントローラ102を用いて、設定する例示的方法である。工程602では、通信媒体の伝送特性が測定される。この測定は、表皮効果係数、誘電吸収係数、長さ、又は信号の減衰に関する別の特性などの、通信媒体の物理的特性を判定するのに用い得る。媒体の1次周波数依存性による効果が工程604で判定される。これは、媒体によって搬送される信号の周波数に線形的に比例する何れかの種類の減衰を含み得る。1次効果に基づいて、コントローラ102は、工程606で、1次効果を適切に補正する利得をパス101B上で生成するよう設定する。2次周波数依存性による効果は、工程608で媒体に対して行われる測定から判定され、工程610でコントローラ102がパス101C上で補正利得を生成するよう設定する。
1次パス101B及び２次パス101C上の相対的な補正が未修正パス101Aに対して十分であることを確認するために、パス間の増幅の比率が工程612で算定される。この比率に基づいて、パス101Bと101Cとに適用される補正量が未修正信号に対して十分となるか否かを判定し得る。補正量が十分でない場合には、工程614で、負のdＢ利得を未修正パス101Aに、パスの利得/利得比率を改善するために、適用し得る。例えば、特定の場合において減衰効果をまるまる補正することは、パス101A上で1の利得、パス101B上で10の利得、更には、パス101C上で50の利得を要し得る。パス101C上の増幅器116が40の最大利得を有する場合、例えば0.8の利得をパス101Aに適用し得るものであるので、パス間の比率を、パス101Bと101Cとの利得を各々、8と40とに設定することによって、維持し得る。全ての利得が設定されると、当該方法は終了する。
図7はパス101A、101B及び101Cの利得を適応的に調節する方法を示す。等化器100は入力信号を処理し始めて出力信号を生成し、適応型制御方法が開始する。出力モニタ１０４は工程702で出力信号におけるシンボル間干渉を、1つ又は複数のパス１０１A、１０１Ｂ、及び101Ｃの利得を調節することを要することを示す、信号における不均衡があるか否かを判定するために、監視する。不均衡が判定工程704で検出される場合、適応型コントローラ102は工程706でパス毎の利得の調節を、出力モニタ104によって備えられる情報に基づいて、判定する。適応型コントローラ102は更に、工程708で、適宜、各パス101A、101B及び101Cの利得を調節する。該方法は信号が、判定工程710で表すように、受信され続ける限り繰り返し得る。
図6及び7に記載する動作の方法は、等化器100における可変利得増幅器116の適切な利得を設定する方法のほんの例に過ぎない。別の実施例では、上記工程は何れかの適切な順序で行い得るものであり、特定の工程を割愛し、追加し得る。更に、特に上記等化器100の数々の実施例の何れかに整合した何れかの動作の方法を含む、利得を設定する別の方法も用い得る。
図８は多段増幅器116においてDCオフセットを補正するよう印加される補正電圧を適応的に制御する方法の一実施例を示す流れ図800である。図示した方法では、補正電圧が、工程802で、パス101A、101B及び101C全てに沿った段502毎に判定される。この判定は特定の段502によって付与されるDCオフセットの何れかの適切な測定に基づき得る。オフセット・コントローラ106は、工程804で、かかる補正電圧を各段に印加する。
等化器100が起動され、信号を受信する場合、オフセット・モニタ108は、工程806で、各パス101A，101B、及び101CのDCオフセット、更には出力信号全体のDCオフセットを監視する。予期しないオフセットが判定工程808で検出される場合には、オフセット・コントローラ106は、工程810で、補正電圧の適切な調節を判定する。オフセット・コントローラ106は更に、工程812で、該調節を適用する。更に、判定工程814に表すように、該方法は工程806から信号が続く限り繰り替し得る。
図9は多段増幅器116における補正電圧を調節する方法を示す。該方法は工程902で開始され、工程902では、図8に表す方法の工程802と804とを適用することなどで、段502毎の補正電圧を設定する。補正電圧が設定されると、該電圧は多段増幅器116における変動に基づいて調節し得る。判定工程904に表すように、1つ又は複数の段502の利得が調節される場合、オフセット・コントローラ106は、工程906で、そのような段502毎の新たな補正電圧を判定し得る。オフセット・コントローラ106は更に、工程908で、新たな補正電圧を印加し得る。
オフセット・コントローラ106は更に、段502の多段増幅器116への追加に応じて調節し得る。段が判定工程910で追加される場合、新たな段502に対する補正電圧が工程912で判定される。オフセット・コントローラ106は工程914で補正電圧を新たな段502に印加する。補正電圧は各段に別個に印加されるので、何れの別の段502に関連した補正電圧における調節をも行うことを何ら要するものでない。利得の変更又は追加の段についての適切な調節が行われた後、当該方法は終了する。
図8及び9に表す動作の方法は、多段増幅器116の多段に補正電圧を印加する数々の考えられる方法のほんの例に過ぎない。別の実施例は、例えば、段502全てではなく、一段502おきに補正電圧を印加する工程、フィードバックによってではなく手作業でオフセットを制御する工程、又は別の同様な変形を含み得る。特に、上記可変利得増幅器116の実施例の何れかに整合した何れかの動作方法は本開示の範囲内に収まることとする。
本発明はいくつかの実施例によって記載したが、数々の変更、変形、改変、変換、及び修正を当業者に示唆し得るものであり、本発明は本特許請求の範囲内に収まるようなそのような変更、変形、改変、変換、及び修正を包含することが意図されている。

（付記１）
多段増幅器におけるDCオフセットを補正する方法であって：
多段増幅器によって入力信号に付与されるDCオフセットを判定する工程；及び
補正電圧を該多段増幅器における複数の特定段に印加する工程；
を備え；
印加される総補正電圧が該多段増幅器によって付与される該DCオフセットを打ち消すことを特徴とする方法。
（付記２）
該DCオフセットを判定する工程が、DCオフセットを該増幅器の該段各々について判定する工程を備えることを特徴とする付記１記載の方法。
（付記３）
該補正電圧が該増幅器の該各段に印加され；かつ
該各段に印加される該補正電圧が該段によって付与される該DCオフセットに振幅において等しいことを特徴とする付記２記載の方法。
（付記４）
該総補正電圧が該特定段の中で均等に配分され；
該特定段では、前記補正電圧が印加されることを特徴とする付記１記載の方法。
（付記５）
更に：

出力DCオフセットを該多段増幅器の出力信号について監視する工程；
該出力DCオフセットにおける変動を検出する工程；及び
前記複数の特定段に印加される前記補正電圧を該出力DCオフセットにおける該変動に応じて調節する工程；
を備えることを特徴とする付記１記載の方法。
（付記６）
更に：
該多段増幅器に新たな段を追加する工程；
該新たな段によって付与されるDCオフセットを判定する工程；及び
該新たな段によって付与される該DCオフセットに振幅において等しい補正電圧を印加する工程；
を備えることを特徴とする付記１記載の方法。
（付記７）
更に：
該増幅器の前記複数の特定段のうちの１つの利得を調節する工程；及び
該利得の該調節に応じて、該複数の特定段のうちの１つに印加される該補正電圧を調節する工程；
を備え；
該段では該利得が調節されたことを特徴とする付記１記載の方法。
（付記８）
該多段増幅器が複数の多段増幅器のうちの１つを備え；
該複数の多段増幅器の各々が、めいめいの信号をめいめいの通信パス上で増幅させるよう動作可能であり；
該めいめいの信号全ては合成出力信号にミクシングされ；
更に、該合成出力信号のDCオフセットにおける変動を監視する工程；及び
該補正電圧を、該合成出力信号の該DCオフセットにおける該変動の検出に応じて、調節する工程；
を備えることを特徴とする付記１記載の方法。
（付記９）
入力信号における減衰を補正するよう動作可能な等化器において行われ；
該多段増幅器の利得が該等化器の適応型コントローラによって制御されることを特徴とする付記１記載の方法。
（付記１０）
該多段増幅器の該利得が変動した旨の該適応型コントローラからの表示を検出する工程；及び
該補正電圧を、該変動に応じて、調節する工程；
を備えることを特徴とする付記９記載の方法。
（付記１１）
該入力信号が少なくとも１ギガヘルツの周波数を有することを特徴とする付記１記載の方法。
（付記１２）
多段増幅器であって：
複数段；
を備え；
該複数段の各々がめいめいの利得を入力信号に適用するよう動作可能であり；
更に、補正電圧を複数の特定段に印加するよう動作可能なオフセット・コントローラ；
を備え；
前記複数段に印加される総補正電圧が該多段増幅器によって付与される総DCオフセットを事実上、打ち消すことを特徴とする増幅器。
（付記１３）
該オフセット・コントローラが更に、該特数の特定段の各々に、該段によって付与されるDCオフセットに振幅において等しい補正電圧を印加するよう動作可能であることを特徴とする付記１２記載の増幅器。
（付記１４）
該総補正電圧が該特定段の中で均等に配分され；
該特定段では前記補正電圧が印加されることを特徴とする付記１２記載の装置。
（付記１５）
更に：
オフセット・モニタ；
を備え；
該オフセット・モニタは：
出力DCオフセットを該多段増幅器の出力信号について監視する工程；及び
該出力DCオフセットにおける変動を検出する工程；
を行うよう動作可能であり；
該オフセット・モニタは更に、該複数の特定段に印加される該補正電圧を該出力DCオフセットにおける該変動に応じて調節するよう動作可能であることを特徴とする付記１２記載の増幅器。
（付記１６）
該オフセット・コントローラは更に：
該増幅器の該複数の特定段のうちの１つの利得の調節を検出する工程；及び
該利得の該調節に応じて、該複数の特定段のうちの１つに印加される該補正電圧を調節する工程；
を行うよう動作可能であり；
該段について、該利得が調節されたことを特徴とする付記１２記載の増幅器。
（付記１７）
該多段増幅器は複数の多段増幅器のうちの１つを備え；
該複数の多段増幅器の各々はめいめいの信号をめいめいの通信パス上で増幅させるよう動作可能であり；
該めいめいの信号全ては合成出力信号にミクシングされ；
更に、該合成出力信号のDCオフセットにおける変動について監視するよう動作可能なオフセット・モニタ；及び
該補正電圧を該合成出力信号の該DCオフセットにおける該変動の検出に応じて調節する工程；
を備えることを特徴とする付記１２記載の増幅器。
（付記１８）
該増幅器が入力信号における減衰を補正するよう動作可能な等化器の一部であり；かつ
該多段増幅器の利得が該等化器の適応型コントローラによって制御されることを特徴とする付記１２記載の増幅器。
（付記１９）
該入力信号が少なくとも１ギガヘルツの周波数を有することを特徴とする付記１２記載の増幅器。
（付記２０）
多段増幅器であって：
多段増幅器によって付与されるDCオフセットを判定する手段；及び
補正電圧を該多段増幅器における複数の特定段に印加する手段；
を備え；
印加される総補正電圧は該多段増幅器によって付与される該DCオフセットを事実上、打ち消すことを特徴とする増幅器。
（付記２１）
出力DCオフセットを該多段増幅器の出力信号について監視する手段；
変動を該出力DCオフセットにおいて検出する手段；及び
該段に印加される該補正電圧を該出力DCオフセットにおける該変動に応じて調節する手段；
を備えることを特徴とする付記２０記載の増幅器。
（付記２２）
更に：
該増幅器の該段のうちの１つの利得を調節する手段；及び
該段に印加される該補正電圧を該利得の該調節に応じて調節する手段；
を備え；
該段に対して該利得が調節されたことを特徴とする付記２０記載の増幅器。
通信媒体における信号減衰を補正するのに用いる等化器の一実施例を示す図である。 1次数学的演算を信号に適用するのに用いる回路の一実施例を示す図である。 遅延を信号に挿入する回路の一実施例を示す図である。 信号を等化器のダイナミック・レンジ内に保つのに用いる可変利得制限増幅器の一実施例を示す図である。 DCオフセット補正を伴う多段可変利得増幅器の一実施例を示す図である。 利得を図１の回路における信号パスに沿って設定する方法の一実施例を示す図である。 利得を図１の回路における信号パスに沿って適応的に調節する方法の一実施例を示す図である。 DCオフセット用補正電圧を多段可変利得増幅器において適応的に制御する方法の一実施例を示す図である。 補正電圧を多段可変利得増幅器において調節する方法の一実施例を示す図である。
符号の説明
１００ 等化器
１０１A 信号パス
１０１B 信号パス
１０１C 信号パス
１０２ 適応型コントローラ
１０４ 出力モニタ
１０６ オフセット・コントローラ
１０８ オフセット・モニタ
１１０ 可変利得制限増幅器
１１２ 数学的演算子
１１４ 遅延発生器
１１６ 可変利得増幅器
１１８ ミクサ
１２０ 駆動増幅器
２０２ 抵抗器
２０４ トランジスタ
２０６ コンデンサ
２０８ 定電流源
２１０ 共通モード電圧検出器（CMVD）
２１２ 増幅器
２１４ 基準コモン電圧
３０２ トランジスタ
３０４ コンデンサ
３０６ 定電流源
３０８ CMVD
３１０ 増幅器
３１２ 電圧
４０２ 抵抗器
４０４ トランジスタ
４０６ 定電流源
４０８ 可変定電流源
４１０ CMVD
４１２ 増幅器
４１４ 電圧
５０２ 段
５０２A 段
５０２B 段
５０２n 段
５０４ 入力端子
５０４A 入力端子
５０４B 入力端子
５０４n 入力端子
５０６ バイアス電流
５０６A バイアス電流
５０６B バイアス電流
５０６n バイアス電流
５０８ 補正電圧
５０８A 補正電圧
５０８B 補正電圧
５０８n 補正電圧
６００ 流れ図
６０２ 工程
６０４ 工程
６０６ 工程
６０８ 工程
６１０ 工程
６１２ 工程
６１４ 工程
７００ 流れ図
７０２ 工程
７０４ 判定工程
７０６ 工程
７０８ 工程
７１０ 判定工程
８００ 流れ図
８０２ 工程
８０４ 工程
８０６ 工程
８０８ 工程
８１０ 工程
８１２ 工程
８１４ 工程
９００ 流れ図
９０２ 工程
９０４ 判定工程
９０６ 工程
９０８ 工程
９１０ 判定工程
９１２ 工程
９１４ 工程

Claims (3)

  1. 多段増幅器におけるDCオフセットを補正する方法であって：
    多段増幅器によって入力信号に付与されるDCオフセットを判定する工程；及び
    補正電圧を該多段増幅器における複数の特定段に印加する工程；
    を備え；
    印加される総補正電圧が該多段増幅器によって付与される該DCオフセットを打ち消すことを特徴とする方法。
  2. 多段増幅器であって：
    複数段；
    を備え；
    該複数段の各々がめいめいの利得を入力信号に適用するよう動作可能であり；
    更に、補正電圧を複数の特定段に印加するよう動作可能なオフセット・コントローラ；
    を備え；
    前記複数段に印加される総補正電圧が該多段増幅器によって付与される総DCオフセットを事実上、打ち消すことを特徴とする増幅器。
  3. 多段増幅器であって：
    多段増幅器によって付与されるDCオフセットを判定する手段；及び
    補正電圧を該多段増幅器における複数の特定段に印加する手段；
    を備え；
    印加される総補正電圧は該多段増幅器によって付与される該DCオフセットを事実上、打ち消すことを特徴とする増幅器。
JP2005040941A 2004-02-20 2005-02-17 Ｄｃオフセット補正を伴う適応型等化器 Expired - Fee Related JP4934282B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/783,070 US7034608B2 (en) 2004-02-20 2004-02-20 Correcting DC offsets in a multi-stage amplifier
US10/783,070 2004-02-20

Publications (2)

Publication Number Publication Date
JP2005278153A true JP2005278153A (ja) 2005-10-06
JP4934282B2 JP4934282B2 (ja) 2012-05-16

Family

ID=34711872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005040941A Expired - Fee Related JP4934282B2 (ja) 2004-02-20 2005-02-17 Ｄｃオフセット補正を伴う適応型等化器

Country Status (5)

Country Link
US (1) US7034608B2 (ja)
EP (1) EP1566885B1 (ja)
JP (1) JP4934282B2 (ja)
KR (1) KR100856769B1 (ja)
CN (1) CN100512245C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035485A (ja) * 2006-05-30 2008-02-14 Fujitsu Ltd 信号調整方法及びアダプティブイコライザ

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004996C2 (de) * 2000-02-04 2002-09-26 Infineon Technologies Ag Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern
US7148744B2 (en) * 2004-06-07 2006-12-12 Agere Systems Inc. Calibration technique for variable-gain amplifiers
US7157932B2 (en) * 2004-11-30 2007-01-02 Agere Systems Inc. Adjusting settings of an I/O circuit for process, voltage, and/or temperature variations
US20060164145A1 (en) * 2005-01-21 2006-07-27 Andrei Poskatcheev Method and apparatus for creating variable delay
US7675983B2 (en) * 2006-04-14 2010-03-09 Freescale Semiconductor, Inc. Mitigation of DC distortion in OFDM receivers
US7760798B2 (en) 2006-05-30 2010-07-20 Fujitsu Limited System and method for adjusting compensation applied to a signal
US7839955B2 (en) * 2006-05-30 2010-11-23 Fujitsu Limited System and method for the non-linear adjustment of compensation applied to a signal
US7817712B2 (en) * 2006-05-30 2010-10-19 Fujitsu Limited System and method for independently adjusting multiple compensations applied to a signal
US7817757B2 (en) * 2006-05-30 2010-10-19 Fujitsu Limited System and method for independently adjusting multiple offset compensations applied to a signal
US7804894B2 (en) * 2006-05-30 2010-09-28 Fujitsu Limited System and method for the adjustment of compensation applied to a signal using filter patterns
US7787534B2 (en) * 2006-05-30 2010-08-31 Fujitsu Limited System and method for adjusting offset compensation applied to a signal
US7839958B2 (en) * 2006-05-30 2010-11-23 Fujitsu Limited System and method for the adjustment of compensation applied to a signal
US7804921B2 (en) 2006-05-30 2010-09-28 Fujitsu Limited System and method for decoupling multiple control loops
US7848470B2 (en) * 2006-05-30 2010-12-07 Fujitsu Limited System and method for asymmetrically adjusting compensation applied to a signal
US7764757B2 (en) * 2006-05-30 2010-07-27 Fujitsu Limited System and method for the adjustment of offset compensation applied to a signal
US8451884B2 (en) * 2007-05-17 2013-05-28 Mediatek Inc. Offset calibration methods and radio frequency data path circuits
US20090316770A1 (en) * 2008-06-20 2009-12-24 Fujitsu Limited Adaptive control of a decision feedback equalizer (dfe)
US8270464B2 (en) * 2008-06-20 2012-09-18 Fujitsu Limited Decision feedback equalizer (DFE)
US8351493B2 (en) * 2008-11-18 2013-01-08 Gennum Corporation Folding sequential adaptive equalizer
US8335249B1 (en) * 2009-11-25 2012-12-18 Altera Corporation Receiver equalizer circuitry with offset voltage compensation for use on integrated circuits
CN102299721A (zh) * 2011-09-22 2011-12-28 四川和芯微电子股份有限公司 均衡电路及均衡系统
US9432004B2 (en) * 2014-04-17 2016-08-30 Stmicroelectronics, Inc. Automatic gain and offset compensation for an electronic circuit
KR102293056B1 (ko) 2015-07-30 2021-08-27 삼성전자주식회사 디지털 아날로그 변환기
CN107834829B (zh) * 2017-11-20 2019-08-02 电子科技大学 一种自适应反流比较器
US10651797B2 (en) 2018-04-09 2020-05-12 Infineon Technologies Austria Ag Amplifier offset and compensation
CN112825487B (zh) * 2019-11-18 2024-03-15 深圳市中兴微电子技术有限公司 射频接收链路、射频收发装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250955A (ja) * 1995-03-08 1996-09-27 Nippon Telegr & Teleph Corp <Ntt> 等化増幅回路
JPH09331363A (ja) * 1996-06-12 1997-12-22 Fujitsu Ltd 伝送路損失等化回路
US6252454B1 (en) * 1999-09-09 2001-06-26 Cirrus Logic, Inc. Calibrated quasi-autozeroed comparator systems and methods
JP2001358544A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 増幅回路
US20040012439A1 (en) * 2002-07-19 2004-01-22 Chen Wei-Yung Wayne Amplifier having multiple offset-compensation paths and related sysems and methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3813609A (en) * 1972-11-27 1974-05-28 Petty Ray Geophysical Inc Multiple stage sample normalizing amplifier with automatic gain prediction
US4825174A (en) * 1988-06-20 1989-04-25 American Telephone And Telegraph Company, At&T Bell Laboratories Symmetric integrated amplifier with controlled DC offset voltage
US4987327A (en) * 1989-05-30 1991-01-22 Motorola, Inc. Apparatus for adjusting DC offset voltage
JP2814990B2 (ja) 1996-05-20 1998-10-27 日本電気株式会社 光受信回路
US5764103A (en) * 1996-07-17 1998-06-09 Analog Devices, Inc. Switching amplifiers into and out of circuits with reduced output noise
US5986508A (en) * 1996-08-26 1999-11-16 Nevin; Larry J. Bias concept for intrinsic gain stabilization over temperature
JPH10190385A (ja) * 1996-12-27 1998-07-21 Matsushita Electric Ind Co Ltd 増幅回路ユニットおよび増幅回路
US6087897A (en) * 1999-05-06 2000-07-11 Burr-Brown Corporation Offset and non-linearity compensated amplifier and method
JP3979485B2 (ja) * 2001-01-12 2007-09-19 株式会社ルネサステクノロジ 信号処理用半導体集積回路および無線通信システム
US6617918B2 (en) * 2001-06-29 2003-09-09 Intel Corporation Multi-level receiver circuit with digital output using a variable offset comparator
EP1294151A1 (en) * 2001-09-12 2003-03-19 STMicroelectronics N.V. DC offset correction for a direct-conversion receiver
US6756924B2 (en) * 2002-05-16 2004-06-29 Integrant Technologies Inc. Circuit and method for DC offset calibration and signal processing apparatus using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250955A (ja) * 1995-03-08 1996-09-27 Nippon Telegr & Teleph Corp <Ntt> 等化増幅回路
JPH09331363A (ja) * 1996-06-12 1997-12-22 Fujitsu Ltd 伝送路損失等化回路
US6252454B1 (en) * 1999-09-09 2001-06-26 Cirrus Logic, Inc. Calibrated quasi-autozeroed comparator systems and methods
JP2001358544A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 増幅回路
US20040012439A1 (en) * 2002-07-19 2004-01-22 Chen Wei-Yung Wayne Amplifier having multiple offset-compensation paths and related sysems and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035485A (ja) * 2006-05-30 2008-02-14 Fujitsu Ltd 信号調整方法及びアダプティブイコライザ

Also Published As

Publication number Publication date
EP1566885A3 (en) 2006-08-02
CN1658603A (zh) 2005-08-24
CN100512245C (zh) 2009-07-08
EP1566885B1 (en) 2018-06-06
US7034608B2 (en) 2006-04-25
EP1566885A2 (en) 2005-08-24
KR100856769B1 (ko) 2008-09-05
JP4934282B2 (ja) 2012-05-16
US20050184801A1 (en) 2005-08-25
KR20060042981A (ko) 2006-05-15

Similar Documents

Publication Publication Date Title
JP4934282B2 (ja) Ｄｃオフセット補正を伴う適応型等化器
JP2005237003A (ja) Ｄｃオフセット補正を伴う適応型等化器
JP4921976B2 (ja) 適応送信電力制御システム
US7973602B2 (en) Variable gain amplifier
JP2013531938A (ja) 広いコモンモード入力範囲を有する差動比較回路
JP5638134B2 (ja) 区分された粗いおよび微細な制御を有するアダプティブ信号イコライザ
US20070280383A1 (en) System and Method for Adjusting Compensation Applied to a Signal
US20070280390A1 (en) System and Method for the Non-Linear Adjustment of Compensation Applied to a Signal
US9059874B2 (en) Switched continuous time linear equalizer with integrated sampler
US20100283542A1 (en) Linear transimpedance amplifier with wide dynamic range for high rate applications
US20080272950A1 (en) Analogue to Digital Conversion
US6531931B1 (en) Circuit and method for equalization of signals received over a communication system transmission line
TWI799125B (zh) 用以去除積體電路之偏移的方法以及積體電路
GB2170369A (en) Voltage controlled equalizer
US6362684B1 (en) Amplifier having an adjust resistor network
EP0640256B1 (en) Local area network amplifier for twisted pair lines
US9509286B2 (en) Driving circuit, driving apparatus, and method for adjusting output impedance to match transmission line impedance by using current adjustment
EP2127330A1 (en) Multi-stage differential warping amplifier and method
JP2654156B2 (ja) フエージング監視回路
GB2607944A (en) Audio signal processing
TW202318825A (zh) 訊號調整電路及使用其之接收端電路
JP5456162B2 (ja) バースト等化増幅器
WO2010129065A2 (en) Variable gain amplifier
JPH03211920A (ja) 線路等化器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101006

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4934282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees