JP2005268333A - Ceramic package - Google Patents

Ceramic package Download PDF

Info

Publication number
JP2005268333A
JP2005268333A JP2004075159A JP2004075159A JP2005268333A JP 2005268333 A JP2005268333 A JP 2005268333A JP 2004075159 A JP2004075159 A JP 2004075159A JP 2004075159 A JP2004075159 A JP 2004075159A JP 2005268333 A JP2005268333 A JP 2005268333A
Authority
JP
Japan
Prior art keywords
seal ring
ceramic
ceramic substrate
metal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004075159A
Other languages
Japanese (ja)
Inventor
Miki Kajinuma
未来 梶沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004075159A priority Critical patent/JP2005268333A/en
Publication of JP2005268333A publication Critical patent/JP2005268333A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology for interrupting creep-up of a solder material at a seal ring lower face joined with a package in the case of fixing a metallic lid to a seal ring upper face by seam welding. <P>SOLUTION: The ceramic package is provided with an electronic component, the metallic lid, a ceramic substrate including walls for forming a cavity to contain the electronic component, and the seal ring comprising a metallic part and a ceramic part. The metallic lid is joined with the upper face of the metallic part, and the lower face of the ceramic part is joined with the upper face of the walls of the ceramic substrate. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、セラミック基板に形成されたキャビティ内に、電子部品を収容するセラミックパッケージに関する。   The present invention relates to a ceramic package that houses electronic components in a cavity formed in a ceramic substrate.

従来のセラミックパッケージは、アルミナセラミック基板に設けられたメタライズ層に、シールリングを銀ろう付けした後、シームウエルド法によって、金属製のリッド（金属蓋）をシールリングに溶接（シーム溶接）していた。この際、シーム溶接時に発生する熱衝撃によって、メタライズ層が剥離して封止不良を生じないように、銀ろう付け部のメニスカス先端部をメタライズ層の外縁部内側に配置していた（例えば、特許文献１参照）。銀ろう付けは、一般に、溶接部を約６２０〜７００℃になるように均一に加熱して行われる。   In a conventional ceramic package, a metal ring (metal lid) is welded (seam welded) to a seal ring by a seam weld method after silver brazing the seal ring to a metallized layer provided on an alumina ceramic substrate. It was. At this time, the meniscus tip portion of the silver brazing portion was disposed inside the outer edge portion of the metallized layer so that the metallized layer would not peel off due to thermal shock generated during seam welding (for example, Patent Document 1). Silver brazing is generally performed by uniformly heating the weld to about 620-700 ° C.

特開平１１−２６０９４９号公報（第２頁、及び図１参照）JP 11-260949 A (see page 2 and FIG. 1)

近年、ミリ波帯の高周波回路では、小型で実装密度が高く、生産性の良いセラミックパッケージを得るために、低温同時焼成セラミック（Low Temperature Co-fired Ceramic：以下、ＬＴＣＣ）を用いたセラミック基板（ＬＴＣＣ基板）が着目されている。ＬＴＣＣ基板は、高周波特性が良く、微細配線パターンを高精度に積層することが出来る。   In recent years, in a high frequency circuit of the millimeter wave band, a ceramic substrate using a low temperature co-fired ceramic (hereinafter referred to as LTCC) in order to obtain a ceramic package having a small size, high mounting density, and good productivity. The LTCC substrate) has attracted attention. The LTCC substrate has good high frequency characteristics, and a fine wiring pattern can be laminated with high accuracy.

ＬＴＣＣ基板は、アルミナセラミック基板と比べて強度が脆弱である。ろう付け時の加熱によりセラミック基板とシールリングの接合部に熱応力が集中すると、接合条件によってはクラックを発生することがある。この場合、セラミック基板とシールリングを軟ろう材で接合することにより、接合部にかかる機械的な応力を緩和させて、クラックの発生頻度を低減することが出来る。   The LTCC substrate is weaker than the alumina ceramic substrate. If thermal stress concentrates on the joint between the ceramic substrate and the seal ring due to heating during brazing, cracks may occur depending on the joining conditions. In this case, by joining the ceramic substrate and the seal ring with a soft brazing material, the mechanical stress applied to the joint can be relaxed and the frequency of occurrence of cracks can be reduced.

しかしながら、シールリングをセラミック基板に軟ろう材でろう付けする場合、軟ろう材の融点は４５０℃以下と低い。金属蓋とシールリングのシーム溶接で発生した熱は、シールリング下方に伝達される。これによって、シールリング下部では軟ろう材が溶けて、シールリング側面を這い上がる。シールリングを這い上がった軟ろう材は、シールリング上面の溶接部に達して溶接を阻害し、場合によってはパッケージの気密化が出来なくなる。   However, when the seal ring is brazed to the ceramic substrate with a soft brazing material, the melting point of the soft brazing material is as low as 450 ° C. or less. Heat generated by seam welding between the metal lid and the seal ring is transmitted to the lower part of the seal ring. As a result, the soft brazing material melts at the lower part of the seal ring and scoops up the side of the seal ring. The soft brazing material scooping up the seal ring reaches the welded portion on the upper surface of the seal ring and hinders welding, and in some cases, the package cannot be hermetically sealed.

この発明は、係る課題を解決するために成されたものであって、シールリングに金属蓋をシーム溶接する場合に、シールリングとセラミック基板を接合するろう材の、這い上がりを抑圧することを目的とする。   The present invention has been made to solve such a problem, and suppresses the creeping of the brazing material joining the seal ring and the ceramic substrate when the metal lid is seam welded to the seal ring. Objective.

この発明によるセラミックパッケージは、セラミック基板と、金属部とセラミック部を接合して成り金属部の上面に金属蓋の接合面を有するとともに、当該セラミック部の下面が上記セラミック基板の上面にはんだ付けされるシールリングと、を備えたものである。   The ceramic package according to the present invention is formed by joining a ceramic substrate, a metal part, and a ceramic part, and has a joining surface of a metal lid on the upper surface of the metal part, and the lower surface of the ceramic part is soldered to the upper surface of the ceramic substrate. And a seal ring.

この発明によれば、シールリングの一部にセラミックを用いることによって、シールリング側面へのろう材の這い上がりを抑圧することが可能となる。   According to the present invention, by using ceramic as a part of the seal ring, it is possible to suppress the creeping of the brazing material to the side surface of the seal ring.

また、シールリングの一部に熱伝導性の低いセラミックを用いることによって、シーム溶接時に、シールリングとセラミック基板の接合部に印加される熱ストレスを緩和することが出来る。   Further, by using a ceramic having low thermal conductivity for a part of the seal ring, it is possible to reduce the thermal stress applied to the joint between the seal ring and the ceramic substrate during seam welding.

実施の形態１．
以下、図に基づいて、この発明の実施の形態について説明する。
図１は、この発明の実施の形態１によるセラミックパッケージの構成を示す図である。図１（ａ）はセラミックパッケージの構成を示す斜視図、図１（ｂ）はセラミックパッケージの各構成要素を示す図である。 Embodiment 1 FIG.
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1 is a diagram showing a configuration of a ceramic package according to Embodiment 1 of the present invention. FIG. 1A is a perspective view illustrating a configuration of a ceramic package, and FIG. 1B is a diagram illustrating each component of the ceramic package.

図１（ａ）において、セラミックパッケージ１は、多層セラミック基板２と、多層セラミック基板２の上面に接合されたシールリング３とから構成される。セラミックパッケージ１には、上面が開口した複数のキャビティが形成されている。図１（ａ）の例では、２つのキャビティ１ａ、１ｂを構成している。   In FIG. 1A, a ceramic package 1 includes a multilayer ceramic substrate 2 and a seal ring 3 bonded to the upper surface of the multilayer ceramic substrate 2. In the ceramic package 1, a plurality of cavities whose upper surfaces are open are formed. In the example of FIG. 1A, two cavities 1a and 1b are configured.

キャビティ１ａ、１ｂには、夫々電子部品４ａ、４ｂが収容される。電子部品４ａ、４ｂの底面はキャビティ１ａ、１ｂの底面に接合されている。キャビティ１ａ、１ｂの底面は接地されている。電子部品４ａ、４ｂは、ＭＩＣやＭＭＩＣ等の高周波回路として構成される。電子部品４ａは、例えば、送信系の回路（発振器、逓倍器、変調器、高出力増幅器など）として機能する。電子部品４ｂは、例えば、受信系の回路（低雑音増幅器、ミクサなど）として機能する。電子部品４ａ、４ｂの上面には、導体端子７が設けられている。   The electronic components 4a and 4b are accommodated in the cavities 1a and 1b, respectively. The bottom surfaces of the electronic components 4a and 4b are joined to the bottom surfaces of the cavities 1a and 1b. The bottom surfaces of the cavities 1a and 1b are grounded. The electronic components 4a and 4b are configured as high frequency circuits such as MIC and MMIC. The electronic component 4a functions as, for example, a transmission system circuit (an oscillator, a multiplier, a modulator, a high output amplifier, etc.). The electronic component 4b functions as, for example, a reception system circuit (low noise amplifier, mixer, etc.). Conductor terminals 7 are provided on the upper surfaces of the electronic components 4a and 4b.

図１（ｂ）ではセラミックパッケージの構成要素として、多層セラミック基板２とシールリング３を示しており、シールリング３と多層セラミック基板２とを接合する前の状態を示している。   FIG. 1B shows the multilayer ceramic substrate 2 and the seal ring 3 as components of the ceramic package, and shows a state before the seal ring 3 and the multilayer ceramic substrate 2 are joined.

多層セラミック基板２は、圧膜基板の製造技術によって製造する。所定数のセラミックグリーンシートに夫々配線パターンを印刷した後、複数のセラミックグリーンシートを積層する。積層後、圧縮、焼結することによって、多層セラミック基板２が成形される。多層セラミック基板２は、ＬＴＣＣや、高温同時焼成セラミック（Hi Temperature Co-fired Ceramic：以下、ＨＴＣＣ）などの圧膜基板の製造技術で成形される。
特に、ＬＴＣＣは、ＨＴＣＣと比較べて高周波特性（低誘電率、低抵抗導体）が良く、実装部品の高周波帯域化を実現出来る。また、Au、Ag、Ag/Pd、Ag/Pt系の導体ペーストを導体材料として使用して各セラミックグリーンシート層に印刷することで、微細配線パターンを高精度に積層することができ、パッケージの小型化に適している。
この実施の形態では、多層セラミック基板２にＬＴＣＣを用いるのが好適である。 The multilayer ceramic substrate 2 is manufactured by a manufacturing technique of a pressure film substrate. After printing a wiring pattern on each of a predetermined number of ceramic green sheets, a plurality of ceramic green sheets are laminated. After the lamination, the multilayer ceramic substrate 2 is formed by compression and sintering. The multilayer ceramic substrate 2 is formed by a pressure film substrate manufacturing technique such as LTCC or high temperature co-fired ceramic (hereinafter referred to as HTCC).
In particular, LTCC has better high frequency characteristics (low dielectric constant, low resistance conductor) than HTCC, and can realize a high frequency band of mounted components. Also, by printing on each ceramic green sheet layer using Au, Ag, Ag / Pd, Ag / Pt based conductor paste as the conductor material, it is possible to stack fine wiring patterns with high accuracy, Suitable for downsizing.
In this embodiment, it is preferable to use LTCC for the multilayer ceramic substrate 2.

多層セラミック基板２の外形は５０ｍｍ〜１００ｍｍ角程度の大きさで、高さが３ｍｍ〜５ｍｍ程度の大きさである。多層セラミック基板２は、凹状の穴を形成するキャビティ２ａと、キャビティ２ｂが設けられる。多層セラミック基板２のキャビティ２ａ、２ｂの内部には、夫々端子台５（５ａ、５ｂ、５ｃ）が設けられている。
端子台５は、上面に導体端子６（６ａ、６ｂ）が設けられる。また、電子部品４ａと電子部品４ｂの間に配置された、端子台５の上面に導体端子９（９ａ、９ｂ）が設けられる。
多層セラミック基板２のキャビティ壁２ｃの外壁側面には、端子台１０（１０ａ、１０ｂ）が設けられている。端子台１０の上面には、導体端子１１（１１ａ、１１ｂ）が設けられている。端子台５上の導体端子６と、電子部品４ａ、４ｂ上の導体端子７とは、ボンディングワイヤ８で接続される。
導体端子１１は、外部基板に搭載された外部回路と、ボンディングワイヤや導体リボンなどを介在して接続される。多層セラミック基板２は、内層線路が設けられて、端子台５の導体端子６を介在して、電子部品４ａ、４ｂに制御信号やバイアス電源を伝送する。
勿論、多層セラミック基板２の裏面にボールグリッドアレイを設けて、外部基板上の導体端子にフリップチップ実装されても良い。 The outer shape of the multilayer ceramic substrate 2 has a size of about 50 mm to 100 mm square and a height of about 3 mm to 5 mm. The multilayer ceramic substrate 2 is provided with a cavity 2a for forming a concave hole and a cavity 2b. Terminal blocks 5 (5a, 5b, 5c) are provided in the cavities 2a, 2b of the multilayer ceramic substrate 2, respectively.
The terminal block 5 is provided with conductor terminals 6 (6a, 6b) on the upper surface. In addition, conductor terminals 9 (9a, 9b) are provided on the upper surface of the terminal block 5 disposed between the electronic component 4a and the electronic component 4b.
A terminal block 10 (10a, 10b) is provided on the outer wall side surface of the cavity wall 2c of the multilayer ceramic substrate 2. Conductor terminals 11 (11 a and 11 b) are provided on the upper surface of the terminal block 10. The conductor terminals 6 on the terminal block 5 and the conductor terminals 7 on the electronic components 4 a and 4 b are connected by bonding wires 8.
The conductor terminal 11 is connected to an external circuit mounted on the external substrate via a bonding wire or a conductor ribbon. The multilayer ceramic substrate 2 is provided with an inner layer line, and transmits a control signal and a bias power source to the electronic components 4a and 4b via the conductor terminal 6 of the terminal block 5.
Of course, a ball grid array may be provided on the back surface of the multilayer ceramic substrate 2 and may be flip-chip mounted on the conductor terminals on the external substrate.

多層セラミック基板２の上面には、金や、タングステン、モリブデン、銅、銀などの金属メタライズ層１２が被着形成されている。この金属メタライズ層１２は、例えば厚みが１０〜２０μｍ程度、層幅が１〜２ｍｍ程度である。   On the upper surface of the multilayer ceramic substrate 2, a metal metallized layer 12 such as gold, tungsten, molybdenum, copper, or silver is deposited. For example, the metal metallized layer 12 has a thickness of about 10 to 20 μm and a layer width of about 1 to 2 mm.

シールリング３は、矩形の外枠体３ｃの内側に、中枠体３ｄで分離配置された開口穴３ａと開口穴３ｂが形成されている。シールリング３の外形は５０ｍｍ〜１００ｍｍ角程度の大きさである。シールリング３の構造については、後述する。   The seal ring 3 is formed with an opening hole 3a and an opening hole 3b separated and arranged by an intermediate frame 3d inside a rectangular outer frame 3c. The outer shape of the seal ring 3 is about 50 mm to 100 mm square. The structure of the seal ring 3 will be described later.

シールリング３の下面は、多層セラミック基板２の金属メタライズ層１２に、軟ろう材を用いてはんだ付け接合される。シールリング３は外枠体３ｃおよび中枠体３ｄの厚さ（高さ）と枠体の幅が、数ｍｍ程度の小型なものを用いる。例えば、多層セラミック基板２をＬＴＣＣで成形する場合、シールリング３の高さは、２ｍｍ以下とするのが好ましい。この高さが２ｍｍよりも大きくなると、この接合部分の周辺で、多層セラミック基板２が割れる確立が高くなる。   The lower surface of the seal ring 3 is soldered and joined to the metal metallized layer 12 of the multilayer ceramic substrate 2 using a soft brazing material. As the seal ring 3, a small one having a thickness (height) of the outer frame body 3c and the middle frame body 3d and a width of the frame body of about several mm is used. For example, when the multilayer ceramic substrate 2 is formed by LTCC, the height of the seal ring 3 is preferably 2 mm or less. If this height is greater than 2 mm, the probability that the multilayer ceramic substrate 2 will crack around the joint is increased.

図１（ａ）は、シールリング３の下面を、多層セラミック基板２の金属メタライズ層１２の上面に接合して、シールリング３と多層セラミック基板２とが一体化された状態を示している。シールリング３と多層セラミック基板２の接合により、キャビティ２ａとキャビティ３ａとがキャビティ１ａを構成し、キャビティ２ｂとキャビティ３ｂとがキャビティ１ｂを構成する。   FIG. 1A shows a state in which the lower surface of the seal ring 3 is joined to the upper surface of the metal metallized layer 12 of the multilayer ceramic substrate 2 so that the seal ring 3 and the multilayer ceramic substrate 2 are integrated. By joining the seal ring 3 and the multilayer ceramic substrate 2, the cavity 2a and the cavity 3a constitute a cavity 1a, and the cavity 2b and the cavity 3b constitute a cavity 1b.

図２は、図１のセラミックパッケージのＡ−Ａ方向から見た側断面図である。同図では、図１（ａ）に加えて、更にカバーを図示している。
シールリング３の下面と多層セラミック基板２の上面との間は、軟ろう材が被着して金属層２０を形成している。この金属層２０は、シールリング３の側面の接合面と多層セラミック基板２の上面の接合面との間にフィレット２２を形成している。 2 is a side sectional view of the ceramic package of FIG. 1 as seen from the AA direction. In this figure, a cover is further illustrated in addition to FIG.
A soft brazing material is deposited between the lower surface of the seal ring 3 and the upper surface of the multilayer ceramic substrate 2 to form a metal layer 20. The metal layer 20 forms a fillet 22 between the bonding surface on the side surface of the seal ring 3 and the bonding surface on the upper surface of the multilayer ceramic substrate 2.

セラミックパッケージ１に、電子部品４ａ、４ｂが実装された後、カバー２１はシールリング３の上面にシーム溶接（抵抗溶接とも言う）で接合される。これによって、キャビティ１ａ、１ｂはカバー２１で気密封止されて、高周波モジュール１００が構成される。セラミックパッケージ１の内部は外気から遮断される。カバー２１は、鉄ニッケルコバルト合金（商標名コバール）のような導電性部材を用いるのが好ましい。カバー２１におけるシールリング３との接合面は、低融点金属層が被着している。低融点金属層は、例えば、金めっきやニッケルめっきなどが被着される。カバー２１は、シーム溶接時にカバー２１とシールリング３との間で電流が流れやすいように、接合部の厚さが薄くなっている。   After the electronic components 4a and 4b are mounted on the ceramic package 1, the cover 21 is joined to the upper surface of the seal ring 3 by seam welding (also referred to as resistance welding). As a result, the cavities 1 a and 1 b are hermetically sealed with the cover 21 to constitute the high-frequency module 100. The interior of the ceramic package 1 is shielded from the outside air. The cover 21 is preferably made of a conductive member such as an iron nickel cobalt alloy (trade name: Kovar). A low melting point metal layer is deposited on the joint surface of the cover 21 with the seal ring 3. For example, gold plating or nickel plating is applied to the low melting point metal layer. The cover 21 has a thin joint so that current can easily flow between the cover 21 and the seal ring 3 during seam welding.

シーム溶接においては、カバー２１とシールリング３の接合部で、約１０００℃の熱が発生する。シーム溶接時の高温度によって発生した熱は、シールリング３の上部から下部へ伝わる。これによって、金属層２０と多層セラミック基板２との接合部では、両部材の膨張収縮差に伴なう熱応力が発生する。セラミック基板は機械的応力に弱く、特にＬＴＣＣはＨＴＣＣに比べて強度が６割程度と低い。
したがって、発生する熱応力に耐えて、セラミック基板２とシールリング３の接合部分で割れが生じないように、金属層２０には応力緩和用の軟ろう材を使用する。軟ろう材としては、共晶はんだ（Ｓｎ−Ｐｂ）や鉛フリーはんだ（Ｓｎ−Ａｇ−Ｃｕ）などの低融点はんだを用いると良い。例えば、共晶はんだは、融点が１８３℃、鉛フリーはんだは、融点が２１９℃である。はんだ付け後の金属層２０の厚みは、１０〜２０μｍ程度となる。 In seam welding, heat of about 1000 ° C. is generated at the joint between the cover 21 and the seal ring 3. The heat generated by the high temperature during seam welding is transmitted from the upper part to the lower part of the seal ring 3. As a result, thermal stress is generated at the joint between the metal layer 20 and the multilayer ceramic substrate 2 due to the expansion / contraction difference between the two members. Ceramic substrates are vulnerable to mechanical stress, and in particular, LTCC has a strength of about 60% lower than HTCC.
Therefore, a soft brazing material for stress relaxation is used for the metal layer 20 so as to withstand the generated thermal stress and to prevent cracking at the joint portion between the ceramic substrate 2 and the seal ring 3. A low melting point solder such as eutectic solder (Sn—Pb) or lead-free solder (Sn—Ag—Cu) may be used as the soft brazing material. For example, eutectic solder has a melting point of 183 ° C., and lead-free solder has a melting point of 219 ° C. The thickness of the metal layer 20 after soldering is about 10 to 20 μm.

多層セラミック基板２は、端子台５ａ、端子台５ｃがキャビティ１ａの下部に配置される。また、端子台５ｂ、端子台５ｄがキャビティ１ｂの下部に配置される。端子台１０ａはキャビティ１ａ側のパッケージの外壁に設けられている。端子台１０ｂはキャビティ１ｂ側のパッケージの外壁に設けられる。伝送線路３１、３２、３３は、パッケージの内外で気密を確保したまま信号伝送を行うフィードスルーとして機能する。伝送線路３１は、端子台５ａ上面の導体端子６ａと端子台１０ａ上面の導体端子１１ａを接続する。伝送線路３２は、端子台５ｃ上面の導体端子９ａと端子台５ｄ上面の導体端子９ｂを接続する。伝送線路３３は、端子台５ｂ上面の導体端子６ｂと端子台１０ｂ上面の導体端子１１ｂを接続する。各導体端子６（６ａ、６ｂ）、９（９ａ、９ｂ）と、電子部品４ａ、４ｂとは、夫々ボンディングワイヤ８で接続される。   In the multilayer ceramic substrate 2, the terminal block 5a and the terminal block 5c are disposed below the cavity 1a. Further, the terminal block 5b and the terminal block 5d are arranged below the cavity 1b. The terminal block 10a is provided on the outer wall of the package on the cavity 1a side. The terminal block 10b is provided on the outer wall of the package on the cavity 1b side. The transmission lines 31, 32, and 33 function as a feedthrough that performs signal transmission while ensuring airtightness inside and outside the package. The transmission line 31 connects the conductor terminal 6a on the upper surface of the terminal block 5a and the conductor terminal 11a on the upper surface of the terminal block 10a. The transmission line 32 connects the conductor terminal 9a on the upper surface of the terminal block 5c and the conductor terminal 9b on the upper surface of the terminal block 5d. The transmission line 33 connects the conductor terminal 6b on the upper surface of the terminal block 5b and the conductor terminal 11b on the upper surface of the terminal block 10b. The respective conductor terminals 6 (6a, 6b), 9 (9a, 9b) and the electronic components 4a, 4b are connected by bonding wires 8, respectively.

この実施の形態１による高周波モジュール１００は以上のように構成されて、次のように動作する。
高周波モジュール１００は、導体端子１１（１１ａ、１１ｂ）を介在させて、外部基板との間で制御信号やＲＦ信号を入出力する。ＲＦ信号として、例えばミリ波帯の信号が入出力される。また、導体端子１１（１１ａ、１１ｂ）を介在させて、外部基板からバイアス電源が入力される。電子部品４ａ、４ｂの導体端子７は、伝送線路３１、３２、３３、内層線路、導体端子６（６ａ、６ｂ）、及びボンディングワイヤ８などの伝送線路を介在させて、パッケージ外部の導体端子１１との間で制御信号やＲＦ信号が入出力される。また、電子部品４ａ、４ｂの導体端子７は、伝送線路３１、３３、内層線路、導体端子６（６ａ、６ｂ）、及びボンディングワイヤ８などの伝送線路を介在させて、電源端子からバイアス電源が入力される。これによって、電子部品４ａ、４ｂは、増幅器、減衰器、或いは発振器などとしての所要の動作を行い、入力信号の増幅や、入力信号の振幅調整や、高周波発振信号の出力などを行う。
この実施の形態では、シールリング３の高さを低くすることが出来るので、セラミックパッケージ１を小型化することが可能である。したがって、ミリ波帯で動作する電子部品４ａ、４ｂを用いると好適にして有用である。 The high-frequency module 100 according to the first embodiment is configured as described above and operates as follows.
The high-frequency module 100 inputs and outputs control signals and RF signals to and from an external substrate via the conductor terminals 11 (11a and 11b). As an RF signal, for example, a millimeter-wave band signal is input / output. In addition, bias power is input from the external substrate via the conductor terminals 11 (11a, 11b). The conductor terminals 7 of the electronic components 4a and 4b are connected to the conductor terminals 11 outside the package by interposing transmission lines 31, 32, 33, inner layer lines, conductor terminals 6 (6a, 6b), bonding wires 8 and the like. Control signals and RF signals are input and output between the two. In addition, the conductor terminals 7 of the electronic components 4a and 4b are connected to the transmission line 31, 33, the inner layer line, the conductor terminals 6 (6a and 6b), and the transmission line such as the bonding wire 8 so that the bias power is supplied from the power supply terminal. Entered. Accordingly, the electronic components 4a and 4b perform necessary operations as amplifiers, attenuators, oscillators, and the like, and perform amplification of the input signal, adjustment of the amplitude of the input signal, output of the high-frequency oscillation signal, and the like.
In this embodiment, since the height of the seal ring 3 can be reduced, the ceramic package 1 can be reduced in size. Therefore, it is preferable to use the electronic components 4a and 4b operating in the millimeter wave band.

高周波モジュール１００は、パッケージ内部の気密が充分に確保されていないと、水分や粉塵が混入して、性能劣化や誤動作を生じる。特に、カバー２１とシールリング３の接合が不十分であると、気密を保持することができず、その接合部から外気が混入してしまう。このため、シールリング３とカバー２１の溶接部分では、気密漏れの製品不良が発生しないように、溶接加工の品質を安定化させる必要がある。   In the high-frequency module 100, if airtightness inside the package is not sufficiently ensured, moisture and dust are mixed, resulting in performance deterioration and malfunction. In particular, if the cover 21 and the seal ring 3 are not sufficiently bonded, the airtightness cannot be maintained, and external air is mixed from the bonded portion. For this reason, it is necessary to stabilize the quality of the welding process at the welded portion of the seal ring 3 and the cover 21 so that product defects such as airtight leakage do not occur.

以下の説明では、シーム溶接時のセラミックパッケージの品質を安定させ、信頼性を向上させるシールリング３の構造について説明する。
図３はシールリング３の構造を示す断面図である。図３において、シールリング３は、金属部２４とセラミック部２５を、ろう材２６で接合して一体化されている。金属部２４は、開口穴３ａ、３ｂにそれぞれ対応して日の字型に２つの開口穴を有しており、鉄ニッケルコバルト合金（商標名コバール）で形成される。
金属部２４の表面全周には金めっきが施されている。金属部２４の高さは０．５ｍｍ〜１ｍｍである。金属部２４は、熱伝導率が１７Ｗ／Ｋ・ｍ、熱膨張係数が５．３ｐｐｍ／℃である。 In the following description, the structure of the seal ring 3 that stabilizes the quality of the ceramic package during seam welding and improves the reliability will be described.
FIG. 3 is a cross-sectional view showing the structure of the seal ring 3. In FIG. 3, the seal ring 3 is integrated by joining a metal portion 24 and a ceramic portion 25 with a brazing material 26. The metal portion 24 has two opening holes in a Japanese character shape corresponding to the opening holes 3a and 3b, respectively, and is formed of an iron nickel cobalt alloy (trade name: Kovar).
Gold plating is applied to the entire surface of the metal portion 24. The height of the metal part 24 is 0.5 mm to 1 mm. The metal part 24 has a thermal conductivity of 17 W / K · m and a thermal expansion coefficient of 5.3 ppm / ° C.

セラミック部２５は、金属部２４と同形で２つの開口穴が形成されて、ＬＴＣＣで成形される。セラミック部２５は、下面と、外側面下部と内側面下部の一部とが、金でメタライズされている。セラミック部２５は、強度が１９６Ｎ／ｃｍ２、熱伝導率が５Ｗ／Ｋ・ｍ、熱膨張係数が５ｐｐｍ／℃である。
金属部２４とセラミック部２５の熱膨張係数は近いので、熱膨張収縮差は生じにくい。また、セラミック部２５は、金属部２４に比して熱伝導率が１／３以下であって熱を伝えにくい。
金属部２４とセラミック部２５は、ろう材２６に銀ろうを用いて、銀ろう付けで接合される。銀ろうは融点が６５０℃程度で接合温度が高いので、セラミック部２５に割れが生じないように、セラミック部２５の高さは０．５ｍｍ〜１．５ｍｍとする。 The ceramic portion 25 has the same shape as the metal portion 24, has two opening holes, and is formed by LTCC. The ceramic portion 25 is metallized with gold at the lower surface, and the lower portion of the outer surface and the lower portion of the inner surface. The ceramic portion 25 has a strength of 196 N / cm 2 , a thermal conductivity of 5 W / K · m, and a thermal expansion coefficient of 5 ppm / ° C.
Since the thermal expansion coefficients of the metal part 24 and the ceramic part 25 are close to each other, a difference in thermal expansion and contraction is unlikely to occur. Further, the ceramic part 25 has a thermal conductivity of 1/3 or less as compared with the metal part 24 and is difficult to transfer heat.
The metal part 24 and the ceramic part 25 are joined by silver brazing using a silver brazing material. Since silver solder has a melting point of about 650 ° C. and a high bonding temperature, the height of the ceramic portion 25 is set to 0.5 mm to 1.5 mm so that the ceramic portion 25 does not crack.

この実施の形態では、事前にシールリング３の成形段階で銀ろう付けを行うので、ろう付け条件が悪くてシールリング３が割れたとしても、多層セラミック基板２への影響はない。すなわち、銀ろう付けによって多層セラミック基板２に割れが発生するようなことはない。   In this embodiment, since the silver brazing is performed in the molding stage of the seal ring 3 in advance, even if the brazing conditions are bad and the seal ring 3 is cracked, the multilayer ceramic substrate 2 is not affected. That is, no cracks occur in the multilayer ceramic substrate 2 due to silver brazing.

シールリング３は、セラミック部２５の下面と、外側面下部と内側面下部の一部とに、金がメタライズされたメタライズ部分２７を設けている。このメタライズ部分２７でははんだ濡れ性が良く、シールリング３を多層セラミック基板２のメタライズ層１２にはんだ付けする際に、はんだ付けを妨げるようなことはない。   The seal ring 3 is provided with a metallized portion 27 in which gold is metallized on the lower surface of the ceramic portion 25 and a part of the lower portion of the outer surface and the lower portion of the inner surface. The metallized portion 27 has good solder wettability, and does not hinder soldering when the seal ring 3 is soldered to the metallized layer 12 of the multilayer ceramic substrate 2.

また、シールリング３は、セラミック部２５の外側面下部とろう材２６との間で、セラミック表面が露出した露出領域２８を有している。セラミック部２５の内側面下部とろう材２６との間にも、同様にしてセラミック表面が露出した露出領域２８を有している。この露出領域２８でははんだ濡れ性が悪いので、シーム溶接時にシールリング下部のはんだが這い上がるのを食い止めることが出来る。
露出領域２８の高さｄは、フィレット２２がろう材２６に至らないように設定され、０．５ｍｍ程度の高さがあれば良く、はんだの這い上がりがないように適宜調整される。 Further, the seal ring 3 has an exposed region 28 where the ceramic surface is exposed between the lower portion of the outer surface of the ceramic portion 25 and the brazing material 26. Similarly, between the lower part of the inner side surface of the ceramic portion 25 and the brazing material 26, there is an exposed region 28 where the ceramic surface is exposed. Since the solder wettability is poor in the exposed region 28, it is possible to prevent the solder under the seal ring from creeping up during seam welding.
The height d of the exposed region 28 is set so that the fillet 22 does not reach the brazing material 26, and may have a height of about 0.5 mm, and is appropriately adjusted so that the solder does not creep up.

勿論、金属部２４とセラミック部２５の高さ比は、セラミック部の強度と、軟ろう材の這い上がり抑圧効果を考慮して適宜調整すれば良いが、シールリング３全体の高さは概ね１ｍｍ〜２ｍｍ程度に極力低く設定する。   Of course, the height ratio of the metal part 24 and the ceramic part 25 may be appropriately adjusted in consideration of the strength of the ceramic part and the creeping suppression effect of the soft brazing material, but the overall height of the seal ring 3 is approximately 1 mm. Set to about 2 mm as low as possible.

なお、この実施の形態では、セラミック部２５にＬＴＣＣを用いた例を説明したが、はんだ濡れ性が悪ければ、他のセラミック基板を用いても良い。例えば、アルミナセラミックのようなＨＴＣＣを用いても良い。ただし、アルミナセラミックの場合は、熱伝導率が２９Ｗ／Ｋ・ｍであるので、金属部２４よりも熱を伝えやすくなる。
また、金属部２４に鉄ニッケルコバルト合金を用いた例を説明したが、熱伝導率が高くセラミック部２５と線膨張係数が近似していれば、他の金属部材を用いても良いことは言うまでもない。 In this embodiment, an example in which LTCC is used for the ceramic portion 25 has been described. However, other ceramic substrates may be used as long as the solder wettability is poor. For example, HTCC such as alumina ceramic may be used. However, in the case of alumina ceramic, since the thermal conductivity is 29 W / K · m, it becomes easier to transfer heat than the metal portion 24.
Moreover, although the example which used the iron nickel cobalt alloy for the metal part 24 was demonstrated, it cannot be overemphasized that another metal member may be used if thermal conductivity is high and the ceramic part 25 and the linear expansion coefficient are approximated. Yes.

図４は、この実施の形態による高周波モジュール１００の製造フローを示す図である。
工程Ｓ１０１では、多層セラミック基板２を構成するセラミックグリーンシートに配線パターン印刷を行った後、セラミックグリーンシートに打ち抜き加工を行ってキャビティやスルーホールを形成する。その後、セラミックグリーンシートを積層して圧縮成形する。圧縮成形後の積層体を焼結して、多層セラミック基板２を形成する。
工程Ｓ１０２では、工程Ｓ１０１の後に、多層セラミック基板２にめっき処理やメタライジングなどの表面加工を行う。
工程Ｓ２０１では、機械加工によってシールリング３の金属部２４の外形を日の字型に成型し、全周に金めっきを施す。
工程Ｓ２０２では、シールリング３のセラミック部２５の外形を日の字型に成形する。この成形では、セラミックグリーンシートに打ち抜き加工を行って開口穴を得る。その後、セラミックグリーンシートを積層して圧縮成形する。圧縮成形後の積層体を焼結する。次いで、焼結された積層体に金のメタライズを施してセラミック部２５を得る。
工程Ｓ２０３では、工程Ｓ２０１、２０２の後に、金属部２４とセラミック部２５とを銀ろう付けで接合して、一体化したシールリング３を得る。
工程Ｓ２０４では、工程Ｓ１０２、Ｓ２０３の後に、一体となったシールリング３を、多層セラミック基板２にはんだ付け接合して、セラミックパッケージ１を構成する。
工程Ｓ２０５では、工程Ｓ２０４の後に、セラミックパッケージ１に電子部品４ａ、４ｂを収容し、実装する。
工程Ｓ２０６では、工程Ｓ２０５の後に、カバー２１をセラミックパッケージ１の上面にシーム溶接することによって、気密化された高周波モジュール１００が製造される。 FIG. 4 is a diagram showing a manufacturing flow of the high-frequency module 100 according to this embodiment.
In step S101, after a wiring pattern is printed on the ceramic green sheet constituting the multilayer ceramic substrate 2, the ceramic green sheet is punched to form cavities and through holes. Thereafter, ceramic green sheets are laminated and compression molded. The multilayer body after compression molding is sintered to form the multilayer ceramic substrate 2.
In step S102, after the step S101, the multilayer ceramic substrate 2 is subjected to surface processing such as plating or metalizing.
In step S201, the outer shape of the metal portion 24 of the seal ring 3 is formed into a Japanese character shape by machining, and gold plating is performed on the entire circumference.
In step S202, the outer shape of the ceramic portion 25 of the seal ring 3 is formed into a Japanese character shape. In this molding, an opening hole is obtained by punching a ceramic green sheet. Thereafter, ceramic green sheets are laminated and compression molded. The laminate after compression molding is sintered. Next, the sintered laminate is subjected to gold metallization to obtain a ceramic portion 25.
In step S203, after the steps S201 and S202, the metal part 24 and the ceramic part 25 are joined by silver brazing to obtain an integrated seal ring 3.
In step S204, after the steps S102 and S203, the integrated seal ring 3 is soldered and joined to the multilayer ceramic substrate 2 to form the ceramic package 1.
In step S205, the electronic components 4a and 4b are accommodated and mounted in the ceramic package 1 after step S204.
In step S206, after step S205, the cover 21 is seam-welded to the upper surface of the ceramic package 1, whereby the hermetic high-frequency module 100 is manufactured.

次に、工程Ｓ２０６における、シーム溶接加工について詳細を説明する。図５は、シールリング３のシーム溶接加工を示す概念図である。
シーム溶接加工機３０は、回転可能に軸支され対向配置された２つのローラ電極５０ａ、５０ｂが設けられている。各ローラ電極５０ａ、５０ｂは、カバー２１の上端面の角に当接され、カバー２１の上端面に沿って回転しながら、図の奥行き方向に移動する。ローラ電極５０ａは信号線５２ａに接続される。ローラ電極５０ｂは信号線５２ｂに接続される。信号線５２ａと信号線５２ｂは、電流制御器５１に接続される。電流制御器５１は、信号線５２ａ、５２ｂを介して、各ローラ電極５０ａ、５０ｂに所望の大きさの交流電流を供給する。この電流供給により、カバー２１とシールリング３との接触面の接触熱抵抗によって接触面に熱が発生する。また、電流制御器５１は、各ローラ電極５０ａ、５０ｂとカバー２１との接触面の温度がほぼ所望の範囲内になるように、適宜電流制御が成される。 Next, the details of the seam welding process in step S206 will be described. FIG. 5 is a conceptual diagram showing seam welding processing of the seal ring 3.
The seam welding machine 30 is provided with two roller electrodes 50a and 50b that are rotatably supported and arranged opposite to each other. Each roller electrode 50a, 50b is in contact with the corner of the upper end surface of the cover 21, and moves in the depth direction of the figure while rotating along the upper end surface of the cover 21. The roller electrode 50a is connected to the signal line 52a. The roller electrode 50b is connected to the signal line 52b. The signal line 52 a and the signal line 52 b are connected to the current controller 51. The current controller 51 supplies an AC current having a desired magnitude to each of the roller electrodes 50a and 50b via the signal lines 52a and 52b. With this current supply, heat is generated on the contact surface due to the contact thermal resistance of the contact surface between the cover 21 and the seal ring 3. In addition, the current controller 51 appropriately controls the current so that the temperature of the contact surface between the roller electrodes 50a and 50b and the cover 21 is substantially within a desired range.

なお、シーム溶接加工機３０に冷却器を設けて、各ローラ電極５０ａ、５０ｂの温度を制御し、各ローラ電極５０ａ、５０ｂとカバー２１との接触面の温度を一定に保持しても良い（例えば、特開２００３−２４５７８０号参照）。   It should be noted that a cooler may be provided in the seam welding machine 30 to control the temperature of each roller electrode 50a, 50b and keep the temperature of the contact surface between each roller electrode 50a, 50b and the cover 21 constant ( For example, refer to JP2003-245780).

シーム溶接時の高温度によって発生した熱は、シールリング３の上部から下部へと伝わる。上述したように、金属層２０では低融点はんだを使用している。このため、シールリング３下部では、金属層２０のはんだ材が溶けて、シールリング側面を這い上がろうとする。   The heat generated by the high temperature during seam welding is transmitted from the upper part of the seal ring 3 to the lower part. As described above, the metal layer 20 uses a low melting point solder. For this reason, in the lower part of the seal ring 3, the solder material of the metal layer 20 melts and tries to scoop up the side surface of the seal ring.

図６は、這い上がり現象によるシーム溶接への影響を説明するための図である。図６（ａ）ははんだの這い上がり現象を示す図、図６（ｂ）は実施の形態１のシールリング３を用いた場合の図、図６（ｃ）はシーム溶接時に、金属製のシールリング６０と多層セラミック基板６２の接合部に発生する、不具合を説明する図である。
図６（ａ）において、金属製のシールリング６０は、ろう材６１で多層セラミック基板６２に接合されている。ここで説明するシールリング６０には、図３で説明したセラミック部２５を設けていない。ローラ電極５０ａは、カバー２１の端面の角に接触しており、カバー２１はシールリング６０にシーム溶接される。 FIG. 6 is a diagram for explaining the influence on seam welding by the creeping phenomenon. FIG. 6A is a diagram showing the solder creeping phenomenon, FIG. 6B is a diagram when the seal ring 3 of the first embodiment is used, and FIG. 6C is a metal seal during seam welding. It is a figure explaining the malfunction which generate | occur | produces in the junction part of the ring 60 and the multilayer ceramic substrate 62. FIG.
In FIG. 6A, a metal seal ring 60 is joined to a multilayer ceramic substrate 62 with a brazing material 61. The seal ring 60 described here is not provided with the ceramic portion 25 described in FIG. The roller electrode 50 a is in contact with the corner of the end face of the cover 21, and the cover 21 is seam welded to the seal ring 60.

シールリング６０では、シーム溶接時の発熱によって、ろう材６１が溶ける。溶けたろう材６１は、シールリング６０上面のシーム溶接部に達し、カバー２１とシールリング６０の溶接を阻害する。例えば、はんだが溶接部へ混入して脆い組織を形成する。或いは、シーム溶接時にはんだの混入部分で接触抵抗が急激に大きくなり、過大電流が流れてスパークし、カバー２１が割れる。   In the seal ring 60, the brazing material 61 is melted by heat generated during seam welding. The melted brazing material 61 reaches the seam welded portion on the upper surface of the seal ring 60 and obstructs the welding of the cover 21 and the seal ring 60. For example, solder mixes into the weld and forms a brittle structure. Alternatively, the contact resistance suddenly increases at the portion where the solder is mixed during seam welding, an excessive current flows and sparks, and the cover 21 breaks.

しかしながら、この実施の形態１によるシールリング３は、図６（ｂ）に示すように、下部にセラミック部を有している。これによって、シーム溶接の熱で溶融したはんだ材がシールリング３の側面を這い上がろうとしても、セラミック部２５のはんだ濡れ性が悪いので、セラミック表面の露出領域２８で遮断されて、シールリング３とカバー２１の接合部分に達することがない。このため、シーム溶接を正常に実施することができる。   However, the seal ring 3 according to the first embodiment has a ceramic portion at the lower portion, as shown in FIG. 6 (b). As a result, even if the solder material melted by the heat of seam welding tries to scoop up the side surface of the seal ring 3, the solder wettability of the ceramic portion 25 is poor, so that it is blocked by the exposed region 28 on the ceramic surface. 3 and the cover 21 are not reached. For this reason, seam welding can be carried out normally.

一方で、図６（ｃ）に示すように、シールリング６０とカバー２１をシーム溶接するときに発生する熱は、シールリング６０と多層セラミック基板６２の接合部に伝わる。このとき、シールリング６０と多層セラミック基板６２との接合部でろう材が溶け出してメタライズ層が剥離する、或いは接合部周辺でセラミック基板６２にクラックが入ることがある。   On the other hand, as shown in FIG. 6C, the heat generated when the seal ring 60 and the cover 21 are seam welded is transmitted to the joint between the seal ring 60 and the multilayer ceramic substrate 62. At this time, the brazing material may melt at the joint between the seal ring 60 and the multilayer ceramic substrate 62 and the metallized layer may peel off, or the ceramic substrate 62 may crack around the joint.

この実施の形態によるシールリング３は、図６（ｂ）のように金属部２５とセラミック部２６を張り合わせているので、熱伝導率が低くなる。このため、カバー２１を接合する際に発生する熱が、多層セラミック基板２に伝わりにくくなるため、シーム溶接時に発生する熱応力を緩和させることが出来る。したがって、図６（ｃ）に示すような多層セラミック基板６２のクラックや、メタライズ層の剥離などの問題が低減出来る。   The seal ring 3 according to this embodiment has a low thermal conductivity because the metal part 25 and the ceramic part 26 are bonded together as shown in FIG. 6B. For this reason, since the heat generated when the cover 21 is joined is hardly transmitted to the multilayer ceramic substrate 2, the thermal stress generated during seam welding can be reduced. Therefore, problems such as cracks in the multilayer ceramic substrate 62 as shown in FIG. 6C and peeling of the metallized layer can be reduced.

また、シールリング３上部の金属部分は放熱されにくくなるので、溶接する際に発生する熱が溶接スポット近辺に集中し周辺に拡散しないので、シールリング３上部の温度が安定して、良好な溶接が可能となる。   In addition, since the metal part on the upper part of the seal ring 3 is not easily radiated, the heat generated during welding is concentrated in the vicinity of the welding spot and does not diffuse to the periphery. Is possible.

以上説明したように、この実施の形態１によるセラミックパッケージ１は、キャビティの形成されたパッケージ壁の上端面でシールリング３がはんだ付けされる。シールリング３は金属部２４とセラミック部２５をろう付け接合して成り、セラミック部２５の下面が多層セラミック基板２の上面に軟ろう材ではんだ付け接合される。   As described above, in the ceramic package 1 according to the first embodiment, the seal ring 3 is soldered on the upper end surface of the package wall in which the cavity is formed. The seal ring 3 is formed by brazing the metal portion 24 and the ceramic portion 25, and the lower surface of the ceramic portion 25 is soldered and joined to the upper surface of the multilayer ceramic substrate 2 with a soft brazing material.

この構成によって、この実施の形態１では、軟ろう材に対する濡れ性の悪い材料を、シールリング側面に配置することによって、シールリング側面への軟ろう材の這い上がりを抑圧することが可能となる。これによって、シーム溶接時の発生熱による、カバー２１の溶接部への軟ろう材の這い上がりを防ぐことが出来る。また、はんだが溶接部へ混入し、脆い組織が形成されるのを防ぐことが出来る。さらに、はんだの電極への付着によって電極の表面状態が悪化することもないので、安定して大量に品質の良い気密パッケージをつくることが出来る。   With this configuration, in the first embodiment, a material having poor wettability with respect to the soft brazing material is disposed on the side surface of the seal ring, so that the creeping of the soft brazing material onto the side surface of the seal ring can be suppressed. . As a result, it is possible to prevent the soft brazing material from creeping up to the welded portion of the cover 21 due to heat generated during seam welding. Moreover, it can prevent that a solder mixes into a welding part and a brittle structure | tissue is formed. Further, since the surface state of the electrode is not deteriorated due to the adhesion of the solder to the electrode, it is possible to stably produce a high-quality airtight package in a large quantity.

また、シールリングの一部に熱伝導性の低いセラミックを用いることによって、シーム溶接時に、シールリングとセラミック基板の接合部に印加される熱ストレスを緩和することが出来る。   Further, by using a ceramic having low thermal conductivity for a part of the seal ring, it is possible to reduce the thermal stress applied to the joint between the seal ring and the ceramic substrate during seam welding.

実施の形態１によるセラミックパッケージの構成を示す斜視図である。1 is a perspective view showing a configuration of a ceramic package according to a first embodiment. 実施の形態１によるセラミックパッケージの構成を示す断面図である。1 is a cross-sectional view showing a configuration of a ceramic package according to a first embodiment. 実施の形態１によるシールリングの構造を示す断面図である。2 is a cross-sectional view showing a structure of a seal ring according to Embodiment 1. FIG. 実施の形態１による製造フローを示す図である。FIG. 3 is a diagram showing a manufacturing flow according to the first embodiment. 実施の形態１によるシーム溶接加工を示す断面図である。5 is a cross-sectional view showing seam welding according to Embodiment 1. FIG. 実施の形態１によるシーム溶接加工時のろう材の這い上がりの課題を示す図である。It is a figure which shows the subject of the creeping up of the brazing material at the time of the seam welding process by Embodiment 1. FIG.

符号の説明Explanation of symbols

１ セラミックパッケージ、２ 多層セラミック基板、３ シールリング、４ 電子部品、２１ カバー、２４ 金属部、２５ セラミック部、２６ 銀ろう材。   1 ceramic package, 2 multilayer ceramic substrate, 3 seal ring, 4 electronic parts, 21 cover, 24 metal part, 25 ceramic part, 26 silver brazing material.

Claims (4)

セラミック基板と、
金属部とセラミック部を接合して成り、当該金属部の上面に金属蓋の接合面を有するとともに、当該セラミック部の下面が上記セラミック基板の上面にはんだ付けされるシールリングと、
を備えたセラミックパッケージ。 A ceramic substrate;
A seal ring formed by joining a metal part and a ceramic part, having a joint surface of a metal lid on the upper surface of the metal part, and a lower surface of the ceramic part being soldered to the upper surface of the ceramic substrate;
With ceramic package. 上記シールリングは、金属部が鉄ニッケルコバルト合金で成形され、金属部とセラミック部とを銀ろう付けで接合したことを特徴とする請求項１記載のセラミックパッケージ。 2. The ceramic package according to claim 1, wherein the metal part of the seal ring is formed of an iron nickel cobalt alloy, and the metal part and the ceramic part are joined by silver brazing. 上記シールリングは、セラミック部が低温焼成セラミックで成形されたことを特徴とする請求項１記載のセラミックパッケージ。 2. The ceramic package according to claim 1, wherein the seal ring is formed of a low-temperature fired ceramic. 電子部品と、
金属蓋と、
上記電子部品を収容するキャビティを形成する壁を有したセラミック基板と、
金属部とセラミック部を接合して成り、当該金属部の上面に上記金属蓋が接合され、
上記セラミック部の下面が上記セラミック基板の壁の上面に接合されるシールリングと、
を備えたセラミックパッケージ。 Electronic components,
A metal lid,
A ceramic substrate having a wall forming a cavity for accommodating the electronic component;
A metal part and a ceramic part are joined, and the metal lid is joined to the upper surface of the metal part,
A seal ring in which the lower surface of the ceramic part is joined to the upper surface of the wall of the ceramic substrate;
With ceramic package.
JP2004075159A 2004-03-16 2004-03-16 Ceramic package Pending JP2005268333A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004075159A JP2005268333A (en) 2004-03-16 2004-03-16 Ceramic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004075159A JP2005268333A (en) 2004-03-16 2004-03-16 Ceramic package

Publications (1)

Publication Number Publication Date
JP2005268333A true JP2005268333A (en) 2005-09-29

Family

ID=35092599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004075159A Pending JP2005268333A (en) 2004-03-16 2004-03-16 Ceramic package

Country Status (1)

Country Link
JP (1) JP2005268333A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012067998A (en) * 2010-09-27 2012-04-05 Japan Steel Works Ltd:The Bulletproof plate
CN104364895A (en) * 2012-06-04 2015-02-18 日立金属株式会社 Seal ring and process for producing seal ring
CN106409772A (en) * 2016-11-30 2017-02-15 济南市半导体元件实验所 Highly reliable surface-mount diode and preparation method thereof
WO2020166669A1 (en) * 2019-02-14 2020-08-20 住友電工デバイス・イノベーション株式会社 Semiconductor device package and semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012067998A (en) * 2010-09-27 2012-04-05 Japan Steel Works Ltd:The Bulletproof plate
CN104364895A (en) * 2012-06-04 2015-02-18 日立金属株式会社 Seal ring and process for producing seal ring
CN106409772A (en) * 2016-11-30 2017-02-15 济南市半导体元件实验所 Highly reliable surface-mount diode and preparation method thereof
WO2020166669A1 (en) * 2019-02-14 2020-08-20 住友電工デバイス・イノベーション株式会社 Semiconductor device package and semiconductor device
JP2020136339A (en) * 2019-02-14 2020-08-31 住友電工デバイス・イノベーション株式会社 Package for semiconductor device and semiconductor device
JP7156641B2 (en) 2019-02-14 2022-10-19 住友電工デバイス・イノベーション株式会社 Packages for semiconductor devices and semiconductor devices
US11581246B2 (en) 2019-02-14 2023-02-14 Sumitomo Electric Device Innovations, Inc. Semiconductor device package and semiconductor device

Similar Documents

Publication Publication Date Title
US6936921B2 (en) High-frequency package
JP3620260B2 (en) Electronic components
JP4511376B2 (en) Connection terminal and electronic component storage package and electronic device using the same
JP2008235531A (en) Package for hermetic sealing, and connection structure
JP2005039168A (en) Ceramic package and tantalum electrolytic capacitor using the same
JP2005268333A (en) Ceramic package
JP6082114B2 (en) Device storage package and mounting structure
JP4969490B2 (en) Substrate holding member and package, and electronic device
JP4349170B2 (en) Electronic component storage package and method of manufacturing electronic component storage package
JP5261104B2 (en) Circuit board and electronic device
JP5235612B2 (en) Package and electronic device
JP3771853B2 (en) I / O terminal and semiconductor element storage package
JP4373831B2 (en) Electronic component storage package and electronic device
JP2001144201A (en) Electronic part
JP4309643B2 (en) Manufacturing method of ceramic electronic component
JP2003046180A (en) Input-output terminal, package for housing optical semiconductor element, and optical semiconductor device
JP2001342081A (en) Junction structure of ceramic member and metallic member and electrostatic chuck and package for storage of semiconductor device
JP3442029B2 (en) Electronic component storage package and method of manufacturing the same
JP2003273276A (en) I/o terminal and package for housing semiconductor element
JP6809813B2 (en) Semiconductor packages and semiconductor devices
JP3652255B2 (en) Package for storing semiconductor elements
JP2004088504A (en) Package for storing high frequency element
JP2001168220A (en) Package for storage of semiconductor component
JP4331957B2 (en) Piezoelectric vibrator storage package
JP2002170895A (en) Package for housing electronic component and method for sealing the same