JP2005252079A - Multilayer ceramic board, high-frequency module, and method of manufacturing multilayer ceramic board - Google Patents
Multilayer ceramic board, high-frequency module, and method of manufacturing multilayer ceramic board Download PDFInfo
- Publication number
- JP2005252079A JP2005252079A JP2004062337A JP2004062337A JP2005252079A JP 2005252079 A JP2005252079 A JP 2005252079A JP 2004062337 A JP2004062337 A JP 2004062337A JP 2004062337 A JP2004062337 A JP 2004062337A JP 2005252079 A JP2005252079 A JP 2005252079A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- substrate layer
- layer
- cavity
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
この発明は、基板に形成されたキャビティ(空洞)の側面、または基板側面に、導体層が形成された多層セラミック基板の構造と、その製造方法、およびセラミック多層基板に高周波回路を載置した高周波モジュールに関するものである。 The present invention relates to a structure of a multilayer ceramic substrate in which a conductor layer is formed on a side surface of a cavity formed on the substrate or a side surface of the substrate, a manufacturing method thereof, and a high frequency circuit in which a high frequency circuit is mounted on the ceramic multilayer substrate. It is about modules.
近年、ミリ波帯やマイクロ波帯の無線信号を送受信する通信機器において、多層セラミック基板上にMMICやMIC等の高周波回路を実装した高周波モジュールが利用されている。高周波モジュールは、多層セラミック基板に複数のキャビティを設けて、各キャビティにMMICを収容し実装する。
このとき、キャビティ側面に導体薄膜をメタライジングして、GND面を構成することにより、隣接するキャビティ同士の高周波信号の干渉を抑圧していた。また、同様の干渉抑圧効果を得るために、キャビティ周縁部の壁面に面して、縦に半割した形状を有する半割スルーホールを複数配置していた(例えば、特許文献1参照)。
In recent years, high-frequency modules in which high-frequency circuits such as MMICs and MICs are mounted on multilayer ceramic substrates have been used in communication devices that transmit and receive wireless signals in the millimeter wave band and microwave band. In the high frequency module, a plurality of cavities are provided in a multilayer ceramic substrate, and an MMIC is accommodated and mounted in each cavity.
At this time, the conductor thin film was metalized on the side surface of the cavity to form the GND surface, thereby suppressing interference of high-frequency signals between adjacent cavities. Further, in order to obtain the same interference suppression effect, a plurality of halved through holes having a vertically halved shape are arranged facing the wall surface of the peripheral edge of the cavity (see, for example, Patent Document 1).
また、同様の構造として、多層セラミック基板の外周側面に溝を設けて、溝内に複数のキャスタレーション導体を形成したキャスタレーション構造が知られている。キャスタレーション導体は、多層セラミック基板を実装する外部基板のランドに半田付けされて、信号端子として機能する(例えば、特許文献2参照)。
半割スルーホールやキャスタレーション構造では、セラミックグリーンシートに複数の穴を形成した後、穴に導体を印刷充填してVIAホールを形成し、充填した導体を中心で2分割するようにパンチで打ち抜き加工する。その後、セラミックグリーンシートを積層して、積層された基板の同時焼成が成される。 For halved through-holes and castellation structures, after forming a plurality of holes in a ceramic green sheet, a conductor is filled in the hole to form a VIA hole, and punching is performed so that the filled conductor is divided into two at the center. Process. Thereafter, ceramic green sheets are laminated, and the laminated substrates are simultaneously fired.
従来の多層セラミック基板では、半割スルーホールやキャスタレーション構造を形成する際に、印刷充填された半割スルーホール或いはキャスタレーション導体の周辺に、焼成収縮による応力集中が生じて基板にクラックが発生することがある。
さらに、VIAホールを印刷充填した後、パンチの打ち抜き加工によってVIAホールを2分割する場合には、パンチ用の金型を複数回繰り返して打ち抜き加工するので、金型に付着した導体が、キャスタレーション導体の形成されていないセラミック壁面部に再付着するという問題もあった。
In conventional multilayer ceramic substrates, when forming half-through holes or castellation structures, stress concentration occurs due to firing shrinkage around the printed half-holes or castellation conductors, causing cracks in the substrate. There are things to do.
Furthermore, when the VIA hole is divided into two parts by punching punching after the VIA hole is printed and filled, the punching die is repeatedly punched multiple times, so that the conductor attached to the die is castellated. There has also been a problem of redeposition on the ceramic wall surface where no conductor is formed.
また、キャビティは、セラミックグリーンシートをパンチで打ち抜き加工することによって形成される。加工後のキャビティ側面の切断面には無数の凹凸が生成され、面粗さの粗い面となる。このため、キャビティ側面にメタライジングする場合、一部の表面で付着した導体が剥がれるという問題があった。キャビティ側面を研磨すればメタライズされた導体の付着性を向上できるが、一般に、キャビティの側面を研磨加工するのは難しく、相当数の加工時間を要する。
このように、複数のVIAホールの印刷充填や、半割スルーホールやキャスタレーション導体のパンチによる打ち抜き加工は、難易度が高く複雑な工程が必要であることから、歩留まりが安定しなかった。
The cavity is formed by punching a ceramic green sheet with a punch. Innumerable irregularities are generated on the cut surface of the side surface of the cavity after processing, and the surface becomes rough. For this reason, when metallizing on the side surface of the cavity, there is a problem that the conductor adhered on a part of the surface is peeled off. Polishing the cavity side face can improve the adhesion of the metallized conductor, but in general, it is difficult to polish the side face of the cavity and requires a considerable amount of processing time.
As described above, printing filling with a plurality of VIA holes and punching by punching a half through hole or castellation conductor are difficult and require complicated processes, so the yield is not stable.
この発明は、係る課題を解決するために成されたものであって、キャビティ側面への導体層のメタライジングや、キャスタレーション構造の形成処理を不要として、多層セラミック基板のキャビティ側面や基板側面に、導体層を形成することを目的とする。 The present invention has been made to solve such a problem, and eliminates the need for metalizing the conductor layer on the side surface of the cavity and forming a castellation structure, so that it can be applied to the cavity side surface and the substrate side surface of the multilayer ceramic substrate. The object is to form a conductor layer.
この発明による多層セラミック基板は、第1のセラミック基板層と、上記第1のセラミック基板層に積層されて、キャビティの形成された第2のセラミック基板層と、上記第2のセラミック基板層に積層されるとともに、上記第2のセラミック基板層のキャビティ側面に沿って折れ曲がり表面導体層の形成された突出片を層の一部に有し、上記第2のセラミック基板層のキャビティと連通するキャビティの形成された第3のセラミック基板層とを備えたものである。 The multilayer ceramic substrate according to the present invention includes a first ceramic substrate layer, a second ceramic substrate layer that is laminated on the first ceramic substrate layer, and a cavity is formed, and a laminate on the second ceramic substrate layer. And a protruding piece having a surface conductor layer that is bent along the side surface of the cavity of the second ceramic substrate layer is formed in a part of the layer, and the cavity communicates with the cavity of the second ceramic substrate layer. And a third ceramic substrate layer formed.
また、側面に溝の形成された第1のセラミック基板層と、上記第1のセラミック基板層に積層されるとともに、当該第1のセラミック基板層側面の溝の内面に沿って折れ曲がり表面導体層の形成された突出片を層の一部に有する第2のセラミック基板層とを備えても良い。 In addition, the first ceramic substrate layer having a groove formed on the side surface and the first ceramic substrate layer are laminated, and the surface conductor layer is bent along the inner surface of the groove on the side surface of the first ceramic substrate layer. You may provide the 2nd ceramic substrate layer which has the formed protrusion piece in a part of layer.
また、この発明による多層セラミック基板は、第1のセラミックグリーンシートに積層され開口穴が成形された第2のセラミックグリーンシートと、周縁に、表面導体層の形成される突出片を有する開口穴が成形された第3のセラミックグリーンシートとを、互いの開口穴を合致させて積層し積層体を得る積層工程、上記積層体における第3のセラミックグリーンシートの突出片を、上記第2のセラミックグリーンシートの開口穴の側面に沿うように押し曲げる圧縮成形工程、上記積層体を焼成する焼結工程、の順序で成形されるものである。 Further, the multilayer ceramic substrate according to the present invention has a second ceramic green sheet laminated on the first ceramic green sheet and formed with an opening hole, and an opening hole having a protruding piece on the periphery of which a surface conductor layer is formed. A laminated step of obtaining a laminated body by laminating the molded third ceramic green sheet with matching the opening holes of each other, and the protruding piece of the third ceramic green sheet in the laminated body is replaced with the second ceramic green sheet. It is formed in the order of a compression molding process for pressing and bending along the side surface of the opening hole of the sheet, and a sintering process for firing the laminate.
この発明によれば、基板側面やキャビティ側面に直接メタライジングして導体層を設けたり、基板側面やキャビティ側面の周縁部に半割スルーホールやキャスタレーション導体を設けなくても、基板側面やキャビティ側面に導体層を配置することが可能となる。 According to the present invention, a metal layer is directly metallized on the side surface of the substrate or the side surface of the cavity, or the side surface of the substrate or the cavity is provided without providing a half through hole or a castellation conductor on the periphery of the side surface of the substrate or the side surface of the cavity. A conductor layer can be disposed on the side surface.
この発明に係る多層セラミック基板は、低温同時焼成セラミック(Low Temperature Co-fired Ceramic:以下、LTCC)や、アルミナセラミックとして知られる高温同時焼成セラミック(Hi Temperature Co-fired Ceramic:以下、HTCC)などの圧膜基板の製造技術で製造される。
HTCCは焼成温度が約1500度以上であるのに対して、LTCCは基板材料にガラス系材料などを加えることで1000度以下の低温での焼成を可能とする。LTCCは低温焼成によって、配線材料として導体抵抗の低いAg(銀)やCu(銅)などを、基板材料と同時焼成することが可能となる。LTCCは、HTCCと比較べて高周波特性(低誘電率、低抵抗導体)が良く、実装部品の高周波帯域化を実現できる。また、Au、Ag、Ag/Pd、Ag/Pt系の導体ペーストを導体材料として使用することで、微細配線パターンを高精度に積層することができるとともに、パッケージの小型化を実現できる。
この発明は、多層セラミック基板の製造方法において、キャビティ壁面、及び基板側面に、平面状に導体形成する効果的な方法を提供するものである。特に、LTCCの製造に用いると、好適にして効果的である。
以下、図に基づいてこの発明の実施の形態について説明する。
The multilayer ceramic substrate according to the present invention includes a low temperature co-fired ceramic (hereinafter referred to as LTCC) and a high temperature co-fired ceramic (hereinafter referred to as HTCC) known as alumina ceramic. Manufactured with pressure plate substrate manufacturing technology.
HTCC has a firing temperature of about 1500 ° C. or more, whereas LTCC enables firing at a low temperature of 1000 ° C. or less by adding a glass-based material or the like to the substrate material. LTCC can be fired simultaneously with a substrate material such as Ag (silver) or Cu (copper) having a low conductor resistance as a wiring material by low-temperature firing. LTCC has better high frequency characteristics (low dielectric constant, low resistance conductor) than HTCC, and can realize a high frequency band of mounted components. Further, by using Au, Ag, Ag / Pd, or Ag / Pt-based conductor paste as a conductor material, it is possible to stack fine wiring patterns with high accuracy and to realize a reduction in size of the package.
The present invention provides an effective method of forming a conductor on a cavity wall surface and a side surface of a substrate in a planar manner in a method for manufacturing a multilayer ceramic substrate. In particular, it is suitable and effective when used in the manufacture of LTCC.
Embodiments of the present invention will be described below with reference to the drawings.
実施の形態1.
図1はこの発明の実施の形態1による高周波モジュールの構成を示す図であり、図1(a)はカバーを外した状態で上面方向から見た斜視図、図1(b)はシールリングを外した状態の斜視図、図1(c)は図1(a)にカバーを付けた状態のAA断面図である。
また、図2はこの発明の実施の形態1による多層セラミック基板の構成を示す図であり、図2(a)は上面方向から見た斜視図、図2(b)は図2(a)のBB断面図、図2(c)は矢視C方向の斜視図、図2(d)は矢視D方向の斜視図である。
FIG. 1 is a diagram showing a configuration of a high-frequency module according to
2 is a diagram showing the configuration of the multilayer ceramic substrate according to the first embodiment of the present invention. FIG. 2 (a) is a perspective view as viewed from the top surface, and FIG. 2 (b) is a diagram of FIG. 2 (a). BB sectional drawing, FIG.2 (c) is a perspective view of arrow C direction, FIG.2 (d) is a perspective view of arrow D direction.
図1において、高周波モジュール500は、気密封止されたパッケージ1と、パッケージ1内に収容されたMMICやMICなどの高周波回路5a、5bとを備えて構成される。例えば、高周波回路5aは送信系の回路(発振器、逓倍器、変調器、高出力増幅器など)、高周波回路5bは受信系の回路(低雑音増幅器、ミクサなど)などを構成する。パッケージ1は、多層セラミック基板2の上面にシーリング3が半田接合され、シールリング3の上面にカバー100がシーム溶接で接合されて構成される。多層セラミック基板2には、キャビティ4a、4bが形成されている。キャビティ4a、4b内には、夫々高周波回路5a、5bが収容され、実装されている。
In FIG. 1, the high-
シールリング3は、ステンレスやコバールなどの導電性の金属で構成されており、キャビティ4a、4bに対応した2つの開口穴が設けられている。カバー100はアルミニウムやコバールなどの導電性部材を用いるのが好ましい。なお、カバー100を全面に導電性めっきの施されたセラミック基板で構成しても良く、この場合は多層セラミック基板2上に半田で接合する。
The
多層セラミック基板2は、第1のセラミック基板層6と、第2のセラミック基板層7と、第3のセラミック基板層8と、第4のセラミック基板層9と、第5のセラミック基板層10とを、下から順に積層して構成される。すなわち、第1のセラミック基板層6の上面には第2のセラミック基板層7の下面が接合され、第2のセラミック基板層7の上面には第3のセラミック基板層8の下面が接合され、第3のセラミック基板層8の上面には第4のセラミック基板層9の下面が接合され、第4のセラミック基板層9の上面には第5のセラミック基板層10の下面が接合されている。第5のセラミック基板層10の上面はシールリング3の下面に接合される。
The multilayer
第2、第3のセラミック基板層7、8に設けられた開口穴(キャビティ)、第4、第5のセラミック基板層9、10に設けられた開口穴(キャビティ)、及びシールリング2に設けられた開口穴(キャビティ)は互いに重なり合い、上下に連通してキャビティ4a、4bを構成している。
Opening holes (cavities) provided in the second and third
図1、図2において、多層セラミック基板2は、キャビティ4a、4b側面の下側の周縁で、キャビティ空間に露出して対向配置された、一対の端子台12を備えている。端子台12は、第2、第3のセラミック基板層7、8の側壁で構成されている。端子台12は、第4、第5のセラミック基板層9、10の側壁に対して、キャビティ空間に向かって突出して配置され、棚段形状を成している。図2(c)に示すように、端子台12の側面には、第3のセラミック基板層8の一部を成す突出片15が設置されている。突出15は、第2のセラミック基板層7の側壁面を覆い隠すように横幅方向に充分な長さを有しており、当該側壁面に沿って水平から下方へ折り曲がっている。突出片15の下端面は第1のセラミック基板層6の上面に近接配置されている。突出片15の垂直方向の高さhは、端子台12の高さである、第2、第3のセラミック基板層7、8の厚みの和t1(例えば0.2〜0.3mm)と一致させることが望ましいが、若干短くなっても良い。この高さh1は、概ね10μmの範囲で寸法を制御できる。突出片15のキャビティ空間側の表面には接地された導体層150が形成されている。
1 and 2, the multilayer
また、キャビティ4a、4bの周縁における端子台12の上方には、第4のセラミック基板層9からキャビティ中央に向かって突設された、第5のセラミック基板層10の一部を成す突出片25が設置されている。図2(c)に示すように、突出片25は、第2のセラミック基板層9の側壁面を覆い隠すように、当該側壁面に沿って水平から下方へ折り曲がっている。突出片25の下端面は第3のセラミック基板層8の上面に近接配置されている。すなわち、突出片25の垂直方向の高さh2は、第4、第5のセラミック基板層9、10の厚みの和t2(例えば0.2〜0.3mm)と一致させることが望ましいが、若干短くなっても良い。この高さh2は、概ね10μmの範囲で寸法を制御できる。突出片25のキャビティ空間側の表面には、接地された導体層250が形成されている。
また、第5のセラミック基板層10におけるキャビティ4a、4bの四隅の周辺には、第4のセラミック基板層9のセラミック表面が露出している露出部28が存在する。
なお、露出部28のセラミック表面からパッケージ内部へ入力される不要信号を抑圧するためには、露出部28の周辺に複数のVIAホールを設けて電磁遮蔽壁を構成しても良い。この場合であっても、キャビティ側面の電磁遮蔽を目的として設けるVIAホールの数が減少するので、VIAホールの穴開け加工の時間削減効果は充分にある。
In addition, a protruding
In addition, exposed
In order to suppress unnecessary signals that are input from the ceramic surface of the exposed
さらに、第2、第4のセラミック基板層7、9は、一対の端子台12の対向方向と直交する方向の側壁が、キャビティ4a、4bの周縁で互いに同一面となっている。この同一面における第1のセラミック基板層6の上方には、第5のセラミック基板層10のキャビティ周縁に突設された折り曲げ片26が設置されている。図2(d)に示すように、突出片26は、第2、第4のセラミック基板層7、9の側壁面を覆い隠すように、当該側壁面に沿って水平から下方へ折り曲がっている。突出片26の下端面は第1のセラミック基板層6の上面に近接配置されている。すなわち、突出片26の垂直方向の高さh3は、第2、第3、第4、第5のセラミック基板層7、8、9、10の厚みの和t3(例えば0.2〜0.3mm)と一致させることが望ましいが、若干短くなっても良い。この高さh3は、概ね10μmの範囲で寸法を制御できる。突出片26のキャビティ空間側の表面には、接地された導体層260が形成されている。
また、第5のセラミック基板層10におけるキャビティ4a、4bの他の四隅の周辺では、第4のセラミック基板層9のセラミック表面が露出している露出部29が存在する。
なお、露出部29のセラミック表面からパッケージ内部へ入力される不要信号を抑圧するためには、露出部29の周囲に複数のVIAホールを設けて電磁遮蔽壁を構成しても良い。
また、一対の端子台12の対向方向と直交する方向の側壁は、必ずしても同一面でなくても良く、必要に応じて端子台12と同じような棚段を、適宜構成していても良い。
Further, in the second and fourth
Further, in the vicinity of the other four corners of the cavities 4a and 4b in the fifth
In order to suppress an unnecessary signal input from the ceramic surface of the exposed
Further, the side walls in the direction orthogonal to the opposing direction of the pair of terminal blocks 12 do not necessarily have to be the same surface, and a shelf similar to the
図2(c)に示すように、端子台12の上面には、導体パッド13と接地導体14が設けられている。導体パッド13は信号端子として機能する。接地導体14は導体層150と電気的に接続されてGND面を成している。導体パッド13と、接地導体14及び導体層150とは、第3のセラミック基板層8のセラミック表面が露出した露出面18を介在させて、互いに非接触に配置され絶縁されている。
なお、導体パッド13の高周波回路側端面と、突出片15のキャビティ側表面との距離は、80μm乃至100μm程度とするのが好ましい。
As shown in FIG. 2C, a
The distance between the end surface of the
図1、図2に示すように、第1のセラミック基板層6の上面には接地導体層17が形成されて、キャビティ4a、4bの底面全体がGND面を成している。キャビティ4a、4bの上部はカバー100で覆われて電磁遮蔽している。
As shown in FIGS. 1 and 2, a
また、第1のセラミック基板層6の内部には、信号伝送用のVIAホール、熱伝導用のVIAホール、および内層導体線路が配設され(図示せず)、適宜接続されている。キャビティ4a内の導体パッド13の一部は、信号伝送用のVIAホール、内層導体線路などを通じて、キャビティ4b内の導体パッド13の一部と電気的に接続されている(図示せず)。また、キャビティ4a、4b内の夫々の導体パッド13の他の一部は、信号伝送用のVIAホール、内層導体線路などを通じて、パッケージ1の外部に配設された信号入出力端子(外部信号入出力端子)や、電源端子と電気的に接続されている(図示せず)。外部信号入出力端子や電源端子は、パッケージ1の外周に設けられた導体端子を介在させて、外部ユニットの回路基板と接続される(図示せず)。なお、底面にボールグリッドアレー(BGA)を介在させて、フリップチップ実装で外部ユニットの回路基板に接続する構成であっても良い。
Further, a VIA hole for signal transmission, a VIA hole for heat conduction, and an inner layer conductor line (not shown) are disposed inside the first
高周波回路5aは、キャビティ4a内で接地導体17の上面に半田付けで接合される。高周波回路5bは、キャビティ4b内で接地導体17の上面に半田付けで接合される。高周波回路5a、5bの上面には、信号入出力用、GND用もしくは電源入力用の電極端子50が設けられる。高周波回路5a、5bの各電極端子50は、導電性のボンディングワイヤ16を通じて、導体パッド13や接地導体(接地導体14、15、17など)に適宜接続される。
The high frequency circuit 5a is joined to the upper surface of the
以上のように構成された高周波モジュール500は、次のように動作する。
外部ユニットは、外部信号入出力端子との間で制御信号やRF信号を入出力する。また、電源端子にバイアス電源を入力する。高周波回路は、内層線路、導体パッド、及びボンディングワイヤなどの伝送線路を介在させて、外部信号入出力端子との間で制御信号やRF信号が入出力される。また、高周波回路は、内層線路、導体パッド、及びボンディングワイヤなどの伝送線路を介在させて、電源端子からバイアス電源が入力される。これによって、高周波回路は、増幅器、減衰器、或いは発振器などとしての所要の動作を行い、入力信号の増幅や、入力信号の振幅調整や、高周波発振信号の出力などを行う。
The
The external unit inputs / outputs control signals and RF signals to / from external signal input / output terminals. Also, a bias power supply is input to the power supply terminal. In the high-frequency circuit, control signals and RF signals are input / output to / from external signal input / output terminals via transmission lines such as inner layer lines, conductor pads, and bonding wires. In addition, the high frequency circuit receives a bias power from a power supply terminal via a transmission line such as an inner layer line, a conductor pad, and a bonding wire. Thereby, the high frequency circuit performs a required operation as an amplifier, an attenuator, an oscillator, or the like, and performs amplification of the input signal, amplitude adjustment of the input signal, output of the high frequency oscillation signal, and the like.
このとき、キャビティ4a内の高周波回路5aと、キャビティ4b内の高周波回路5bとは、所望の動作周波数帯域で互いにアイショレーションを取る必要がある。キャビティ4a内では、ボンディングワイヤや電極端子から、高周波帯の不要放射信号が発生する。この不要放射信号は、キャビティ4a、4b内周の側壁面から多層セラミック基板2の内部に入力されると、パッケージ1の内層を伝搬する。パッケージ1の内層を伝搬した高周波信号はパッケージ1の内部を通過して他のキャビティの空間内で再放射され、他のキャビティ内の高周波回路に結合してしまう。あるいは、パッケージ外部に放射して信号損失が起こる。この場合は、高周波回路5a、5bの高周波特性や動作特性が劣化して、性能を満足せず、誤動作することもあり得る。
At this time, the high-frequency circuit 5a in the cavity 4a and the high-frequency circuit 5b in the cavity 4b need to be iridinated with each other in a desired operating frequency band. In the cavity 4a, an unnecessary radiation signal in a high frequency band is generated from a bonding wire or an electrode terminal. When this unnecessary radiation signal is input into the multilayer
したがって、この実施の形態による高周波モジュール500は、キャビティ4a、4b内周の側壁面に導体層を配置し、キャビティ空間の内壁面を導電体でシールドすることによって、他のキャビティ内に配置された高周波回路との干渉を抑圧するとともに、パッケージ外部への高周波信号の漏洩を抑圧することが出来る。
Therefore, the high-
また、このとき、キャビティ4a、4b内周の側壁面に設けた導体層は、セラミック基板層の開口穴の切断面(面粗さの粗い凹凸面)に直接付着したものではなく、開口穴周縁で折り曲げ成形された各突出片(15、25、26)の滑らかな表面に形成される。各突出片表面の導体層は、多層セラミック基板の積層前に導体膜の印刷(導体ペーストの塗布)で形成することができ、印刷後に剥がれるようなことはない。 Further, at this time, the conductor layer provided on the side wall surface of the inner periphery of the cavities 4a and 4b is not directly attached to the cut surface (uneven surface with rough surface roughness) of the opening hole of the ceramic substrate layer. It is formed on the smooth surface of each protruding piece (15, 25, 26) that is bent in step (b). The conductor layer on the surface of each protruding piece can be formed by printing a conductor film (application of a conductor paste) before the multilayer ceramic substrate is laminated, and does not peel off after printing.
次に、この実施の形態1に係る多層セラミック基板2の、製造方法について説明する。
図3は、多層セラミック基板2の製造フローを示す図である。
図において、工程S101では、セラミックグリーンシート(以下グリーンシート)を製作する。グリーンシートは、ガラス成分を含有するセラミック材料と、有機バインダ及び可塑剤を用いて、ドクターブレード法により所定の厚さに伸ばして板状にし、乾燥させて得る。グリーンシートは、積層する枚数分用意する。その後、工程S102において、各グリーンシートをハンドリングのし易い所望の形状に切断する。ここで準備される各グリーンシートの大きさは200mm角程度、厚さは0.1mm程度である。
Next, a manufacturing method of the multilayer
FIG. 3 is a diagram showing a manufacturing flow of the multilayer
In the figure, in step S101, a ceramic green sheet (hereinafter referred to as green sheet) is manufactured. The green sheet is obtained by using a ceramic material containing a glass component, an organic binder, and a plasticizer, extending to a predetermined thickness by a doctor blade method, and drying. Prepare as many green sheets as you want to stack. Thereafter, in step S102, each green sheet is cut into a desired shape that is easy to handle. Each green sheet prepared here has a size of about 200 mm square and a thickness of about 0.1 mm.
次に、工程S103で、金型パンチによる打ち抜き加工によって、VIAホールの穴開けを行う。また、グリーンシートの四隅には、位置合わせ用の貫通穴(ピン穴)を設けておく。続いて、S104で、メタルマスクを介したスキージングにより各VIAホールに導体ペーストを印刷充填する。その後、工程S105で、ピン穴を位置基準としてメッシュスクリーンを介して導体ペーストをスクリーン印刷することによって、所要の回路パターンを成す導体パターンを形成する。 Next, in step S103, a VIA hole is formed by punching using a die punch. Further, through holes (pin holes) for alignment are provided at the four corners of the green sheet. Subsequently, in S104, a conductor paste is printed and filled in each VIA hole by squeezing through a metal mask. Thereafter, in step S105, a conductor pattern that forms a required circuit pattern is formed by screen-printing a conductor paste through a mesh screen using the pin hole as a position reference.
次いで、工程S106で、ピン穴60を位置基準としてキャビティを形成するための開口穴の穴明けを行う。次に、工程S107で、所定の複数枚のグリーンシートを所定の積層順序で積層する。このとき、第1のセラミック基板層6と第2のセラミック基板層7と第3のセラミック基板層8とに、夫々対応するグリーンシートを下から順に積層して、1次積層された1次積層体21を形成する。なお、第2のセラミック基板層7と第3のセラミック基板層8は、夫々キャビティを構成する互いの開口穴が合致するように、ピン穴60を位置基準として積層が成される。
Next, in step S106, an opening hole is formed to form a cavity using the
その後、工程S107では、1次積層体21を、静水圧プレス法を用いて圧縮成形する。ここでは、1次積層体を防水包装した後、高温浴槽内に浸漬して、静水圧によって圧縮成形処理する。これによって、1次積層体21を構成する各グリーンシートのバインダーが融化し、一体化したグリーンシート積層体となる。処理後、温浴槽から防水包装された1次積層体21を取り出し、開包する。 Then, in process S107, the primary laminated body 21 is compression-molded using an isostatic pressing method. Here, after the primary laminate is waterproof-packaged, it is immersed in a high-temperature bath and subjected to compression molding with hydrostatic pressure. Thereby, the binder of each green sheet which comprises the primary laminated body 21 fuses, and it becomes an integrated green sheet laminated body. After the treatment, the primary laminate 21 that is waterproof-packed from the hot tub is taken out and opened.
次に、工程S109で、圧縮成形後の1次積層体21の上に、所定の複数枚のグリーンシートを所定の積層順序で積層する。ここでは、1次積層体21の上に、第4のセラミック基板層9と第5のセラミック基板層10とに、夫々対応するグリーンシートを下から順に積層して、2次積層された2次積層体22を形成する。なお、1次積層体21と第4のセラミック基板層9と第5のセラミック基板層10は、夫々キャビティを構成する互いの開口穴が合致するように、ピン穴60を位置基準として積層が成される。
Next, in step S109, a predetermined plurality of green sheets are stacked in a predetermined stacking order on the primary laminate 21 after compression molding. Here, on the primary laminate 21, the corresponding green sheets are laminated in order from the bottom on the fourth
その後、工程S110では、静水圧プレス法を用いて2次積層体22を圧縮成形する。ここでは、2次積層体22を防水包装した後、高温浴槽内に浸漬して、静水圧によって圧縮成形処理する。これによって、2次積層体22を構成する各グリーンシートのバインダーが融化し、一体化したグリーンシート積層体となる。処理後、温浴槽から防水包装された2次積層体を取り出す。
Then, in process S110, the secondary
続いて、工程S111で、圧縮成形後の2次積層体22を、切断装置を用いて端部を切断して所定の大きさにする。その後、温度管理された焼結炉で2次積層体22を焼結することにより多層セラミック基板を成形する。LTCCの場合は、基板材料にガラス系材料を加えて、800℃乃至1000℃の温度で焼結を行う。
Subsequently, in step S111, the secondary
さらに、工程S112では、焼結した多層セラミック基板に所定のめっき処理を行う。めっき処理後、焼結した多層セラミック基板に複数の製造品が含まれる場合は、切断装置により切断して個片化することで、最終形状の多層セラミック基板2を得る。
Furthermore, in step S112, a predetermined plating process is performed on the sintered multilayer ceramic substrate. When a plurality of manufactured products are included in the sintered multilayer ceramic substrate after the plating treatment, the final multilayer
次に、図3に示した製造フローの工程S106、S108、S110について、図4乃至図9を用いて、以下にさらに詳細な説明を行う。 Next, steps S106, S108, and S110 of the manufacturing flow shown in FIG. 3 will be described in more detail below with reference to FIGS.
まず、キャビティの穴開け加工について説明する。
図4は、工程S106でキャビティの穴開け加工が成された、各グリーンシートの形状を示す図である。
図4(a)は第2のセラミック基板層7を構成するグリーンシートの形状である。図において、開口穴7a、7bが形成されるとともに、グリーンシートの四隅にピン穴60が設けられるように打ち抜き加工されている。このグリーンシートは、複数枚積層されて第2のセラミック基板層7を構成する。
First, the cavity drilling process will be described.
FIG. 4 is a diagram showing the shape of each green sheet that has been subjected to cavity drilling in step S106.
FIG. 4A shows the shape of the green sheet constituting the second
図4(b)は第3のセラミック基板層8を構成するグリーンシートの形状である。図において、開口穴8a、8bが形成されるとともに、グリーンシートの四隅にピン穴60が設けられるように打ち抜き加工されている。開口穴8a、8bの一つの対辺には、突出片15が付設されている。開口穴8a、8bは、開口穴7a、7bよりも、所要のサイズ分小さいパンチで打ち抜き加工される。さらに、開口穴7a、7bの四隅において、突出片15の両端が交差する部分は、充分に大きさの小さいパンチで打ち抜き加工される。また、これら突出片15を図中の破線で折り曲げたときに、開口穴8a、8bの中心が開口穴7a、7bの中心と合致するように加工される。折り曲げ代を考慮すると、第3のセラミック基板層8の厚み分だけ、折り曲げた後の開口穴8a、8bの幅は、開口穴7a、7bの幅よりも小さくなる。
FIG. 4B shows the shape of the green sheet constituting the third
図4(c)は第4のセラミック基板層9を構成するグリーンシートの形状である。図において、開口穴9a、9bが形成されるとともに、グリーンシートの四隅にピン穴60が設けられるように打ち抜き加工されている。このグリーンシートは、複数枚積層されて第4のセラミック基板層9を構成する。
FIG. 4C shows the shape of the green sheet constituting the fourth
図4(d)は第5のセラミック基板層10を構成するグリーンシートの形状である。図において、開口穴10a、10bが形成されるとともに、グリーンシートの四隅にピン穴60が設けられるように打ち抜き加工されている。開口穴10a、10bの2組の対辺には、夫々突出片25と、突出片26とが、夫々付設されている。開口穴10a、10bは、開口穴9a、9bよりも、所要のサイズ分小さいパンチで打ち抜き加工される。さらに、開口穴10a、10bの四隅において、突出片25と突出片26が交差する部分は、充分に小さい大きさのパンチで打ち抜き加工される。また、これら突出片25、26を図中の破線で折り曲げたときに、開口穴10a、10bの中心が開口穴9a、9bの中心と合致するように加工される。折り曲げ代を考慮すると、第3のセラミック基板層8の厚み分だけ、折り曲げた後の開口穴10a、10bの幅は、開口穴9a、9bの幅よりも小さくなる。
上述したように、開口穴7a、7b、開口穴8a、8b、開口穴9a、9b、開口穴10a、10bは、ピン穴60を基準として互いに上下に重なるように工程S109で積層された後、キャビティ4a、4bを夫々構成する。
FIG. 4D shows the shape of the green sheet constituting the fifth
As described above, the opening holes 7a and 7b, the opening holes 8a and 8b, the opening holes 9a and 9b, and the opening holes 10a and 10b are stacked in step S109 so as to overlap each other on the basis of the
次に、圧縮成形処理の詳細について説明する。
図5は工程S108、S110の圧縮成形処理における、製造フローの詳細を示す図である。工程S108とS110では1次積層体21と2次積層体22に対して同様の処理が成されるので、ここでの説明では代表例として、2次積層後の2次積層体22の処理について説明する。
図6は2次積層体22を包装材で包んだ状態を示す斜視図である。
図7は2次積層体22を包装材で包んだ後、高温浴槽内に浸漬した状態を示す図である。
Next, details of the compression molding process will be described.
FIG. 5 is a diagram showing details of the manufacturing flow in the compression molding process of steps S108 and S110. In steps S108 and S110, the same processing is performed on the primary stacked body 21 and the secondary
FIG. 6 is a perspective view showing a state in which the
FIG. 7 is a view showing a state in which the
図において、工程S121では、2次積層体22の上面に平板32を敷設する。平板32は平滑な平面を有し、所望の板厚を有した金属材料で形成される。平板32には樹脂材料を用いても良い。平板32は第2のセラミック基板層7を構成するセラミックグリーンシートと同じ開口幅の開口穴を有する。平板32の開口穴は第2のセラミック基板層7を構成するセラミックグリーンシートの開口穴と合致する位置で、上記第3のセラミック基板層8を構成するセラミックグリーンシートの上面に配置する。平板32の四隅には、2次積層体22の各グリーンシートに設けられたピン穴60と同じ位置に、貫通したピン穴が設けられている。したがって、ピン穴を基準として2次積層体22のキャビティ4a、4bと位置合わせが成される。この位置合わせは、4本のピン74が4隅に設置された積層工具73を用いて行われる。2次積層体22は積層工具73の上に載置されている。
In the figure, in step S121, a
次いで、工程S122では、平板32の上面に緩衝材33を敷設する。緩衝材33はシリコン樹脂を基材としたゲル状のシートであることが望ましいが、シリコン樹脂を基材としたゴムシートであっても良い。緩衝材33はキャビティ4a、4bが形成された2次積層体22の形状くずれを防止する機能を持つ。
Next, in step S <b> 122, the
その後、工程S123では、積層工具73ごと、2次積層体22をアルミニウム薄膜で成る包装材200に収納して包装する。次いで、包装材200の開口穴を密着させて真空包装することによって、包装材200の内部は真空状態となる。包装材200は緩衝材33の位置ずれ防止と防水の機能を有する。
Then, in process S123, the secondary
さらに、工程S124では、包装材200で包装された2次積層体22を、高温浴槽210に沈められる。高温浴槽210の浴槽内には温水220が満たされており、包装材200で包装された2次積層体22は、所定時間の間、温水220内に浸漬される。包装材200の内部では、2次積層体22に対して静水圧40が均等に荷重されている。
このとき、包装材200及び緩衝材33が周囲から圧力を受け、2次積層体22の形状に揃って密着し、また部分的に伸縮が起きる。なお、キャビティ4a、4bの内壁では包装材200や緩衝材33が伸縮するために、2次積層体22との密着が充分でない領域が介在し、この状態のまま圧縮成形が行われる。その結果、包装材200および緩衝材33の伸びきれていない部分がキャビティ4a、4bの形状を変化させることがないように、工程121において、2次積層体22の最上層の上面に平板32を載せている。これによって、2次積層体22の表面に圧力が均一に付加されるようになり、キャビティ4a、4bの段差部分に圧力が集中するのを避けることができるので、キャビティ4a、4b内の形状崩れが防止できる。
最後に、工程S125では、高温浴槽210から包装材200で包装された2次積層体22を取り出す。その後、包装材200を開封して、積層体22を包装材200から取り出す。
Furthermore, in step S <b> 124, the
At this time, the
Finally, in process S125, the secondary
次に、工程S107の処理後の、工程S108の静水圧プレス工程について、さらに詳細を説明する。
図8は、1次積層体の静水圧プレス工程の動作を示す図であり、図8(a)は工程S122で1次積層体21を静水圧プレスする前の状態を示し、図8(b)は工程S124による静水圧プレス時の状態を示す。同図では、包装材200の図示を省略している。
図8において、工程S107では、グリーンシート61が積層工具70の上面に積層される。
次いで、グリーンシート62がグリーンシート61の上面に積層され、グリーンシート63がグリーンシート62の上面に積層される。グリーンシート61、62、63は第1のセラミック基板層6を構成する。
さらに、グリーンシート71がグリーンシート63の上面に積層され、グリーンシート72がグリーンシート71の上面に積層される。第1のセラミック基板層6、及びグリーンシート71、72は、第2のセラミック基板層7を構成する。
さらに、グリーンシート72の上面には、第3のセラミック基板層8を構成するグリーンシートが積層されており、その上面には導体層81が付着している。第1のセラミック基板層6、第2のセラミック基板層7、第3のセラミック基板層8は、中空のキャビティ41a、41bを構成している。
Next, the hydrostatic press process of process S108 after the process of process S107 will be described in further detail.
FIG. 8 is a diagram showing the operation of the hydrostatic pressure pressing step for the primary laminate, and FIG. 8A shows the state before the hydrostatic press of the primary laminate 21 in step S122, and FIG. ) Shows the state at the time of hydrostatic pressure pressing in step S124. In the figure, illustration of the
In FIG. 8, in step S <b> 107, the green sheet 61 is laminated on the upper surface of the
Next, the green sheet 62 is laminated on the upper surface of the green sheet 61, and the green sheet 63 is laminated on the upper surface of the green sheet 62. The green sheets 61, 62, 63 constitute the first
Further, the green sheet 71 is laminated on the upper surface of the green sheet 63, and the green sheet 72 is laminated on the upper surface of the green sheet 71. The first
Further, a green sheet constituting the third
このとき、積層工具70は四隅にピン71が設置されているので、各グリーンシートのピン穴60を、積層工具70のピン71に挿入して1次積層体21を生成する。1次積層体21の最上層には、平板30が敷設されている。また、平板30の上には緩衝材31が敷設されている。
At this time, since the
図8(a)では、最上層に積層された第3のセラミック基板層8の突出片15が、キャビティ41a、41bの空間内で水平方向に突出している。
ここで、工程S124で静水圧プレスを行って、キャビティ41a、41b内に均等に圧力40を付加することによって、その圧縮成形の過程で、図8(b)に示すように、突出片15がキャビティ壁面に沿って下方向に押し曲げられる。押し曲げられた突出片15は、キャビティ壁面に突き当たって平面状に成形される。これによって、キャビティ壁面に沿って側面に導体層81が形成される。同時に、各グリーンシートはこの時点で圧縮される。
In FIG. 8A, the protruding
Here, the hydrostatic press is performed in step S124, and the
次に、工程S109の処理後の、工程S110の静水圧プレスについて、さらに詳細を説明する。
図9は、2次積層体の静水圧プレスの動作を示す図であり、図9(a)は工程S122で2次積層体22を静水圧プレスする前の状態を示し、図9(b)は工程S124による静水圧プレス時の状態を示す。
図9において、工程S109では、1次積層体21が積層工具73の上面に積層される。
次いで、グリーンシート91は1次積層体21の上面に積層され、グリーンシート92はグリーンシート91の上面に積層される。グリーンシート91、92は第4のセラミック基板層9を構成する。
さらに、グリーンシート92の上面には、第5のセラミック基板層10を構成するグリーンシートが積層されており、その上面には導体層101が付着している。1次積層された第1のセラミック基板層6、第2のセラミック基板層7、第3のセラミック基板層8と、第4、第5のセラミック基板層9、10は、中空のキャビティ4a、4bを構成している。
このとき、各グリーンシートのピン穴60を、積層工具73のピン74に挿入して2次積層体22を生成する。上述したように、2次積層体22の最上層には、平板32が敷設されている。また、平板32の上には緩衝材33が敷設されている。
Next, the hydrostatic press in step S110 after the process in step S109 will be described in further detail.
FIG. 9 is a diagram showing the operation of the hydrostatic press of the secondary laminate, and FIG. 9A shows the state before the hydrostatic press of the
In FIG. 9, in step S <b> 109, the primary laminate 21 is laminated on the upper surface of the
Next, the green sheet 91 is laminated on the upper surface of the primary laminate 21, and the green sheet 92 is laminated on the upper surface of the green sheet 91. The green sheets 91 and 92 constitute the fourth
Further, the green sheet constituting the fifth
At this time, the
図9(a)では、最上層に積層された第5のセラミック基板層10は、突出片25がキャビティ4a、4bの空間内で水平方向に突出している。
ここで、工程S124で静水圧プレスを行って、キャビティ4a、4b内に均等に圧力40を付加することによって、その圧縮成形の過程で、図9(b)に示すように、突出片25がキャビティ壁面に沿って下方向に押し曲げられる。押し曲げられた突出片25は、キャビティ壁面に突き当たって平面状に成形される。これによって、キャビティ壁面に沿って側面に導体層101が形成される。同時に、各グリーンシートはこの時点で圧縮される。また、1次積層体の圧縮成形の時点で、第3のセラミック基板層8は既に圧縮されているので、キャビティ壁面の段差部分での形状崩れがない。
この段差部分は端子台12を構成するが、この部分での形状崩れがないので、端子台12の角でセラミック基板層の押潰される大きさが僅少になる。したがって、導体パッド13にボンディングワイヤを接続する場合に、ワイヤの接続点を端子台12の角の縁部に接近させることによって、ワイヤ長を極力短くすることができる。
In FIG. 9A, in the fifth
Here, hydrostatic pressing is performed in step S124, and
This step portion constitutes the
突出片26についても、突出片25と同様にしてキャビティ壁面に沿って、水平方向から下方向に押し曲げられる。
なお、突出片15、25、26の折り曲げ加工は、通常実施される、グリーンシートの一連の圧縮成形処理の過程で行われるので、折り曲げ加工時に、特別な処理工程を追加するようなことはない。
The protruding
In addition, since the bending process of the protruding
以上説明したように、この実施の形態では、キャビティ側面への半割スリーホールの形成が不要となるので、焼成収縮による基板のクラックを避けることができる。
また、キャビティ側面へのメタライジングが不要となるので、キャビティ側面における導体層の剥がれを抑える。
As described above, in this embodiment, since it is not necessary to form a half three hole on the side surface of the cavity, it is possible to avoid cracks in the substrate due to firing shrinkage.
Further, since metalizing on the side surface of the cavity becomes unnecessary, peeling of the conductor layer on the side surface of the cavity is suppressed.
さらに、従来一般的な製法である、例えばキャビティ形成後に、キャビティ側面に導体を印刷したり、半割スリーホールに導体を充填した後に、焼結する方法と比較して、メタライジングやスルーホールの加工工程を削減できる。
また、この実施の形態による製造方法によって、キャビティ壁面に容易に導体層を形成することができるので、キャビティ内の電磁遮蔽効果を向上させた低温焼成多層セラミック基板を、容易に得ることができる。
Furthermore, compared to the conventional general manufacturing method, for example, after forming the cavity, printing a conductor on the side surface of the cavity, or filling the half half-hole with a conductor and then sintering, metalizing and through-holes are compared. Processing steps can be reduced.
In addition, since the conductor layer can be easily formed on the cavity wall surface by the manufacturing method according to this embodiment, a low-temperature fired multilayer ceramic substrate with improved electromagnetic shielding effect in the cavity can be easily obtained.
実施の形態2.
図10はこの発明の実施の形態2による高周波モジュール502の構成を示す斜視図である。
図において、高周波モジュール502は、多層セラミック基板151と、多層セラミック基板151の上面にフリップチップ実装された高周波回路152とで構成される。多層セラミック基板151は、LTCCで成形される。多層セラミック基板151は、基板側面に複数の溝153が形成される。溝内153には平面状に形成された導体層154が配設されて、側面溝パターン構造を成している。多層セラミック基板151の上面には導体線路155が配設されている。高周波回路152は裏面に複数の端子が設けられている(図示せず)。高周波回路152の裏面はBGAを介して導体線路155にバンプ接続される。
10 is a perspective view showing a configuration of a high-
In the figure, the
多層セラミック基板151は外部回路基板160の上に実装される。外部回路基板160は導体線路161を有している。導体層154は導体線路161の端子に半田付けされることによって、高周波回路152と外部回路基板160とが電気的に接続される。
The multilayer
この実施の形態2による高周波モジュール502は以上のように構成され、次のように動作する。
導体線路161、導体層154、及び導体線路155を介在させて、外部回路基板160と高周波回路152との間で高周波信号や電源の信号伝送が行われる。これによって、高周波回路152が所望の動作を行う。
The high-
A high-frequency signal and a signal transmission of a power source are performed between the external circuit board 160 and the high-
図11は、この実施の形態2による多層セラミック基板151の製造方法の一部分を示す図である。この実施の形態の多層セラミック基板151は、キャビティ構造を有した多層セラミック基板を形成した後、分割切断(分断)によって製作することができる。実施の形態1と異なるところは、キャビティが基板の上下方向に貫通しているところであるが、多層セラミック基板2と同様の処理によって、図11(a)に示すような貫通キャビティ構造を有した多層セラミック基板170を製造することができる。この実施の形態では更に、図11(b)に示すように、成形された多層セラミック基板を貫通キャビティ部分で切断することによって、キャスタレーションのような側面溝パターン構造を形成することを特徴としている。
FIG. 11 is a diagram showing a part of the method for manufacturing the multilayer
図11(a)において、多層セラミック基板170は、複数層に積層されたセラミック基板層171の上層に、セラミック基板層172を積層して形成されている。このとき、セラミック基板層172は、貫通キャビティ175の側面に沿って折り曲げられた突出片173を有している。突出片173には、貫通キャビティの空間に面する表層に導体層176が形成されている。
In FIG. 11A, a multilayer
多層セラミック基板170は、簡単に説明すると次のように製造される。
複数枚のグリーンシートに、夫々所用の回路パターンを印刷形成する。印刷形成された複数枚のグリーンシートにパンチで打抜き加工することによって、セラミック基板層171に貫通キャビティ175を形成する。次いで、必要とする打抜き形状より、所要のサイズ分、小さいパンチで打抜き加工したグリーンシートを最上層に積層する。このグリーンシートは、セラミック基板層172を構成することになる。このようにして積層されたグリーンシートの積層体は、次に圧縮成形される。
The multilayer
A circuit pattern for each place is printed on a plurality of green sheets. Through
圧縮成形では、積層体の最上層の上からキャビティ形状を維持するための金属プレートの平板を敷設した後、緩衝材を敷設する。このとき、セラミック基板層172の突出片173は貫通キャビティ175内に中空に突出している。この状態で、積層体を包装して、静水圧プレス処理を行う。突出片173は、静水圧プレス処理によって基板側面に沿うように押し曲げられて、平面状に成形される。突出片173には、回路パターンの印刷形成の段階で事前に導体層176が設けられているので、導体層176は基板側面に沿うように平面状に形成される。静水圧プレス処理された積層体は、焼結炉に入れて焼結される。
In compression molding, a flat plate of a metal plate for maintaining the cavity shape is laid from the uppermost layer of the laminate, and then a buffer material is laid. At this time, the protruding
図11(b)に示すように、多層セラミック基板170は複数の貫通キャビティを繋いだ断面EE線上で、基板151aと基板151bに切断される。これによって、図11(c)に示すような側面溝パターン構造180を有した多層セラミック基板151が成形される。多層セラミック基板151は、貫通キャビティを分断することによって、基板外周側面に形成された複数の溝153と、基板外周側面の溝153内に配置された導体層154とを、構成することができる。
As shown in FIG. 11B, the multilayer
以上のような多層セラミック基板の製造方法により、キャスタレーション構造が不要であり、したがって焼成収縮したときの基板のクラックが回避できる。
また、電気特性を確保できるように、基板側面に導体がある多層セラミック基板を容易に形成できる。
The above-described method for manufacturing a multilayer ceramic substrate eliminates the need for a castellation structure, and thus avoids cracks in the substrate when shrinking by firing.
In addition, a multilayer ceramic substrate having a conductor on the side surface of the substrate can be easily formed so as to ensure electrical characteristics.
これにより、従来一般的な製法である、例えばキャスタレーション形成後、キャスタレーション導体を印刷充填し、焼成し、基板分割して得られるような、壁面の導体形成方法と比較して、複数のキャスタレーション構造を得るための加工工程が削減できる。
また、電気特性を確保できる、キャビティ壁面に導体がある多層セラミック基板を、容易に形成することができる。
As a result, a plurality of casters can be produced in comparison with the conventional method for forming a wall surface, which is obtained by, for example, printing and filling a castellation conductor, firing, and dividing a substrate after forming a castellation. The processing steps for obtaining the construction structure can be reduced.
In addition, it is possible to easily form a multilayer ceramic substrate having a conductor on the cavity wall surface that can ensure electrical characteristics.
2 多層セラミック基板、4a、4b キャビティ、5a、5b 高周波回路、6 第1のセラミック基板層、7 第2のセラミック基板層、7a、7b 開口穴、8 第3のセラミック基板層、8a、8b 開口穴、9 第4のセラミック基板層、9a、9b 開口穴、10 第5のセラミック基板層、10a、10b 開口穴、15 突出片、25 突出片、26 突出片、151 多層セラミック基板、152 高周波回路、153 溝、154 導体層、173 突出片、150 導体層、250 導体層、260 導体層、500 高周波モジュール、502 高周波モジュール、S124 静水圧プレス。 2 multilayer ceramic substrate, 4a, 4b cavity, 5a, 5b high frequency circuit, 6 first ceramic substrate layer, 7 second ceramic substrate layer, 7a, 7b opening hole, 8 third ceramic substrate layer, 8a, 8b opening Hole, 9 4th ceramic substrate layer, 9a, 9b opening hole, 10th ceramic substrate layer, 10a, 10b opening hole, 15 protruding piece, 25 protruding piece, 26 protruding piece, 151 multilayer ceramic substrate, 152 high frequency circuit , 153 groove, 154 conductor layer, 173 protruding piece, 150 conductor layer, 250 conductor layer, 260 conductor layer, 500 high-frequency module, 502 high-frequency module, S124 hydrostatic pressure press.
Claims (7)
上記第1のセラミック基板層に積層されて、キャビティの形成された第2のセラミック基板層と、
上記第2のセラミック基板層に積層されるとともに、上記第2のセラミック基板層のキャビティ側面に沿って折れ曲がり表面導体層の形成された突出片を層の一部に有し、上記第2のセラミック基板層のキャビティと連通するキャビティの形成された第3のセラミック基板層と、
を備えた多層セラミック基板。 A first ceramic substrate layer;
A second ceramic substrate layer laminated on the first ceramic substrate layer and having a cavity formed therein;
The second ceramic substrate layer has a protruding piece formed on the surface of the second ceramic substrate layer and bent along the cavity side surface of the second ceramic substrate layer. A third ceramic substrate layer formed with a cavity communicating with the cavity of the substrate layer;
Multi-layer ceramic substrate with
上記第1のセラミック基板層に積層されるとともに、当該第1のセラミック基板層側面の溝の内面に沿って折れ曲がり表面導体層の形成された突出片を層の一部に有する第2のセラミック基板層と、
を備えた多層セラミック基板。 A first ceramic substrate layer having a groove formed on a side surface;
A second ceramic substrate that is laminated on the first ceramic substrate layer and has a protruding piece that is bent along the inner surface of the groove on the side surface of the first ceramic substrate layer and has a surface conductor layer formed as a part of the layer. Layers,
Multi-layer ceramic substrate with
上記第1のセラミック基板層に積層されて、キャビティの形成された第2のセラミック基板層と、
上記第2のセラミック基板層に積層されるとともに、上記第2のセラミック基板層のキャビティ側面に沿って折れ曲がり表面導体層の形成された突出片を層の一部に有し、上記第2のセラミック基板層のキャビティと連通するキャビティの形成された第3のセラミック基板層と、
上記第2のセラミック基板層のキャビティに収容され、上記第1のセラミック基板に実装された高周波回路と、
を備えた高周波モジュール。 A first ceramic substrate layer;
A second ceramic substrate layer laminated on the first ceramic substrate layer and having a cavity formed therein;
The second ceramic substrate layer has a protruding piece formed on the surface of the second ceramic substrate layer and bent along the cavity side surface of the second ceramic substrate layer. A third ceramic substrate layer formed with a cavity communicating with the cavity of the substrate layer;
A high-frequency circuit housed in the cavity of the second ceramic substrate layer and mounted on the first ceramic substrate;
High frequency module with
上記第1のセラミック基板層に積層されるとともに、当該第1のセラミック基板層側面の溝の内面に沿って折れ曲がり、外部回路基板と電気的に接続される表面導体層の形成された突出片を層の一部に有する第2のセラミック基板層と、
上記第2のセラミック基板層に直接的にもしくは間接的に実装され、上記第2のセラミック基板層の表面導体層と電気的に接続された高周波回路と、
を備えた高周波モジュール。 A first ceramic substrate layer having a groove formed on a side surface;
A protruding piece having a surface conductor layer formed on the first ceramic substrate layer and bent along the inner surface of the groove on the side surface of the first ceramic substrate layer and electrically connected to the external circuit board is formed. A second ceramic substrate layer in part of the layer;
A high frequency circuit mounted directly or indirectly on the second ceramic substrate layer and electrically connected to the surface conductor layer of the second ceramic substrate layer;
High frequency module with
上記積層体における第3のセラミックグリーンシートの突出片を、上記第2のセラミックグリーンシートの開口穴の側面に沿うように押し曲げる圧縮成形工程、
上記積層体を焼成する焼結工程、
の順序で成形される多層セラミック基板の製造方法。 A second ceramic green sheet laminated on the first ceramic green sheet and formed with an opening hole; and a third ceramic green sheet formed with an opening hole having a protruding piece formed with a surface conductor layer on the periphery; Laminating process to obtain a laminate by laminating the opening holes of each other,
A compression molding step of pressing and bending the protruding piece of the third ceramic green sheet in the laminated body along the side surface of the opening hole of the second ceramic green sheet;
A sintering step of firing the laminate,
The manufacturing method of the multilayer ceramic substrate shape | molded in order.
上記積層体を上記突出片ととともに、静水圧プレスで押圧することを特徴とする請求項5記載の多層セラミック基板の製造方法。 The compression molding step is
6. The method for producing a multilayer ceramic substrate according to claim 5, wherein the laminated body is pressed together with the protruding piece by an isostatic press.
上記第2のセラミックグリーンシートと同じ開口幅の開口穴を有する金属板を、その開口穴が上記第2のセラミックグリーンシートの開口穴と合致する位置で上記第3のセラミックグリーンシート上面に配置する工程、
上記金属板の配置された上記積層体の上面を緩衝材で覆った後、上記積層体を防水材で包装する工程、
上記包装された積層体を静水圧プレスで押圧する工程、
の順序で成形することを特徴とする請求項5記載の多層セラミック基板の製造方法。 The compression molding step is
A metal plate having an opening hole having the same opening width as that of the second ceramic green sheet is arranged on the upper surface of the third ceramic green sheet at a position where the opening hole matches the opening hole of the second ceramic green sheet. Process,
A step of wrapping the laminate with a waterproof material after covering the upper surface of the laminate on which the metal plate is disposed with a cushioning material;
A step of pressing the packaged laminate with a hydrostatic pressure press,
6. The method for producing a multilayer ceramic substrate according to claim 5, wherein the multilayer ceramic substrate is formed in the following order.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062337A JP2005252079A (en) | 2004-03-05 | 2004-03-05 | Multilayer ceramic board, high-frequency module, and method of manufacturing multilayer ceramic board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062337A JP2005252079A (en) | 2004-03-05 | 2004-03-05 | Multilayer ceramic board, high-frequency module, and method of manufacturing multilayer ceramic board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005252079A true JP2005252079A (en) | 2005-09-15 |
Family
ID=35032258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004062337A Pending JP2005252079A (en) | 2004-03-05 | 2004-03-05 | Multilayer ceramic board, high-frequency module, and method of manufacturing multilayer ceramic board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005252079A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007082113A (en) * | 2005-09-16 | 2007-03-29 | Nippon Dempa Kogyo Co Ltd | Wireless module element and its mounting method |
JP2016134593A (en) * | 2015-01-22 | 2016-07-25 | 京セラ株式会社 | Electronic component storing package, electronic device, and manufacturing method for electronic component storing package |
CN115831880A (en) * | 2023-02-13 | 2023-03-21 | 成都华兴大地科技有限公司 | Novel chip integrated packaging structure |
-
2004
- 2004-03-05 JP JP2004062337A patent/JP2005252079A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007082113A (en) * | 2005-09-16 | 2007-03-29 | Nippon Dempa Kogyo Co Ltd | Wireless module element and its mounting method |
JP2016134593A (en) * | 2015-01-22 | 2016-07-25 | 京セラ株式会社 | Electronic component storing package, electronic device, and manufacturing method for electronic component storing package |
CN115831880A (en) * | 2023-02-13 | 2023-03-21 | 成都华兴大地科技有限公司 | Novel chip integrated packaging structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2605654B2 (en) | Composite microwave circuit module and method of manufacturing the same | |
US6424233B1 (en) | Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted | |
JP6299878B2 (en) | High frequency communication module and high frequency communication device | |
CN104332413A (en) | 3D assembling method for integrally integrating chips of T/R assembly | |
JP2007073849A (en) | Electronic circuit module and its manufacturing method | |
WO2002095969A1 (en) | Millimeter wave transceiver module | |
JP2003209411A (en) | High frequency module and production method for high frequency module | |
WO2011040329A1 (en) | Package for containing element and mounted structure | |
CN215496704U (en) | Ku wave band integrated packaging microwave assembly based on HTCC | |
CN112635444A (en) | Three-dimensional stacked microsystem packaging assembly and manufacturing method thereof | |
JP6194104B2 (en) | Wiring board, electronic device and electronic module | |
JP2020053533A (en) | Wiring board, electronic component package, and electronic apparatus | |
CN109904128B (en) | Three-dimensional integrated T/R assembly packaging structure and packaging method based on silicon-based carrier plate | |
JP3510971B2 (en) | High frequency power amplifier | |
JP2003152124A (en) | High frequency package | |
JP4448461B2 (en) | Manufacturing method of semiconductor package | |
JP2005252079A (en) | Multilayer ceramic board, high-frequency module, and method of manufacturing multilayer ceramic board | |
JP2009010149A (en) | Connection terminal, package and electronic device using the same | |
CN112820694B (en) | Chip shielding and airtight packaging method and packaging structure | |
JP5294064B2 (en) | MULTILAYER CERAMIC SUBSTRATE, ELECTRONIC COMPONENT USING SAME, AND METHOD FOR PRODUCING MULTILAYER CERAMIC SUBSTRATE | |
CN110690179B (en) | Laminated low-loss chip integrated waveguide packaging structure | |
JP2013239555A (en) | Package for housing electronic component element and manufacturing method of the same | |
JP2008251850A (en) | Semiconductor device and manufacturing method of the semiconductor device | |
JP2004214584A (en) | Package for high frequency | |
JP6730099B2 (en) | Antenna board and antenna device |