JP4448461B2 - Manufacturing method of semiconductor package - Google Patents
Manufacturing method of semiconductor package Download PDFInfo
- Publication number
- JP4448461B2 JP4448461B2 JP2005042873A JP2005042873A JP4448461B2 JP 4448461 B2 JP4448461 B2 JP 4448461B2 JP 2005042873 A JP2005042873 A JP 2005042873A JP 2005042873 A JP2005042873 A JP 2005042873A JP 4448461 B2 JP4448461 B2 JP 4448461B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- semiconductor package
- coaxial wiring
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
Description
本発明は、高周波半導体素子を実装した半導体パッケージに関し、特に、低損失な高周波信号の伝送を可能にする高周波半導体パッケージと、その作製方法に関する。 The present invention relates to a semiconductor package on which a high-frequency semiconductor element is mounted, and more particularly to a high-frequency semiconductor package that enables transmission of a low-loss high-frequency signal and a manufacturing method thereof.
近年の情報通信分野において、高速・大容量化は重要な課題であり、情報伝送量の比較的大きいマイクロ波帯、さらには30GHz以上のミリ波帯が、積極的に利用されてきている。このような高周波での通信を行なう無線基地局や、無線端末には、高周波ICを実装したマイクロ波パッケージやミリ波パッケージが用いられている。 In the information communication field in recent years, high speed and large capacity are important issues, and a microwave band having a relatively large amount of information transmission and a millimeter wave band of 30 GHz or more have been actively used. A microwave package or a millimeter wave package in which a high frequency IC is mounted is used in a radio base station or a radio terminal that performs communication at such a high frequency.
情報通信以外の分野でも、衝突防止等を目的とする車載用レーダ(ミリ波レーダ)や、計測、センサなどに、ミリ波帯が利用されている。 In fields other than information communication, the millimeter wave band is used for in-vehicle radar (millimeter wave radar), measurement, sensors, and the like for the purpose of collision prevention.
このような状況において、高周波での電気特性の維持に加えて、高い量産性、低コスト性を有するICパッケージが望まれている。 Under such circumstances, there is a demand for an IC package having high mass productivity and low cost in addition to maintaining electrical characteristics at high frequencies.
ミリ波帯における半導体素子(ICチップ)を実装したミリ波パッケージには、半導体素子どうしの接続、あるいは半導体パッケージとアンテナの接続のために、低損失な伝送線路が必要である。 A millimeter-wave package on which a semiconductor element (IC chip) in the millimeter-wave band is mounted requires a low-loss transmission line for connecting the semiconductor elements or connecting the semiconductor package and the antenna.
従来、高周波信号の信号線には、主にマイクロストリップ線路と導波管の接続を用い、回路基板の同一平面上で、マイクロストリップ線路の一端に半導体素子を実装し、もう一方の端でマイクロストリップ線路と導波管変換を行なっていた。信号は導波管を伝搬し、導波管に接続されるアンテナから放射される。 Conventionally, the connection of a microstrip line and a waveguide is mainly used for the signal line of a high-frequency signal, and a semiconductor element is mounted on one end of the microstrip line on the same plane of the circuit board, and the other end is connected to the microstrip line. Stripline and waveguide conversion were performed. The signal propagates through the waveguide and is radiated from an antenna connected to the waveguide.
図1は、従来技術による高周波半導体パッケージ100の一例を示す図である。回路基板101の一面側に、発振回路(VCO)102が搭載され、Auワイヤ105により電気的な接続をとっている。また、マイクロ波集積回路(MMIC:Monolithic Microwave Integrated Circuit)103がAuバンプ106を介して、同じ平面上に搭載されている。さらに同じ平面上に設けられた導波管109がアンテナ104に接続され、全体がハーメチックシールなどによりCAN封止110されている。
FIG. 1 is a diagram showing an example of a high-
この例では、信号の伝送は、VCO102→Auワイヤ105→伝送線路108→Auバンプ106→MMIC103→Auバンプ106→伝送線路108→ビア107→伝送線路108→導波管変換(ビア)110→アンテナ104という順序で行なわれる。
In this example, the signal is transmitted from the VCO 102 →
マイクロ波帯やミリ波帯では、伝送損失を少なくするため、できるだけ伝送線路長を短くすることが望ましい。しかしながら、図1のように回路素子をマイクロストリップ線路に平面実装する高周波半導体パッケージでは、伝送線路導体の断面形状が不連続となる部分、すなわち、上記伝送順序の矢印(→)の部分で、特性インピーダンスにズレが生じ、伝送損失の原因となる。特性インピーダンスのズレは、たとえば不連続部分での信号反射、Auワイヤ105やビア107でのインダクタンス成分の増大に起因する。
In the microwave band and the millimeter wave band, it is desirable to shorten the transmission line length as much as possible in order to reduce transmission loss. However, in the high-frequency semiconductor package in which the circuit element is mounted on the microstrip line as shown in FIG. 1, the characteristics are shown in the portion where the cross-sectional shape of the transmission line conductor is discontinuous, that is, the arrow (→) in the transmission order. Impedance shifts and causes transmission loss. The deviation of the characteristic impedance is caused by, for example, signal reflection at a discontinuous portion and an increase in inductance component at the
また、マイクロストリップ線路により平面実装する構造上、電磁妨害や電磁感受などの電磁干渉の影響を受けやすい。さらに、半導体素子間のアイソレーションを確保するために、パッケージの小型化にも限界がある。 In addition, it is easily affected by electromagnetic interference such as electromagnetic interference and electromagnetic susceptibility due to the structure of planar mounting using a microstrip line. Furthermore, there is a limit to downsizing of the package in order to ensure isolation between semiconductor elements.
ところで、多層配線基板において、同軸構造のスルーホール接続により、配線長を短縮する構成が知られている(たとえば、特許文献1参照)。多層配線基板に、金属が充填された外層スルーホールと内層スルーホールから成る二重円筒形の同軸スルーホールを形成し、内層スルーホールの真上にフィルドビアを配設して配線長を短縮する。 By the way, the structure which shortens wiring length by the through-hole connection of a coaxial structure is known in a multilayer wiring board (for example, refer patent document 1). A double-cylindrical coaxial through-hole composed of an outer layer through-hole and an inner layer through-hole filled with metal is formed on the multilayer wiring board, and a filled via is disposed immediately above the inner layer through-hole to shorten the wiring length.
この構成は、多層配線基板の片面に実装された半導体素子(ICチップ)と、多層配線基板のもう一方の面に接続されたドータボードとを、同軸スルーホールを介して電気的に接続することを目的とし、両面実装半導体パッケージに関係するものではない。また、高周波伝送における伝送損失ついては何ら考慮されていない。 In this configuration, a semiconductor element (IC chip) mounted on one side of a multilayer wiring board and a daughter board connected to the other side of the multilayer wiring board are electrically connected via a coaxial through hole. The purpose is not related to the double-sided mounting semiconductor package. Further, no consideration is given to transmission loss in high-frequency transmission.
一方、多層誘電体基板の両面にRF回路部品を搭載する高周波回路モジュールにおいて、基板の垂直方向に延びる同軸構造のビアホールを伝送路の一部に用いることで、ミリ波用伝送線路での損失を低減する構成が提案されている(たとえば、特許文献2参照)。 On the other hand, in a high-frequency circuit module in which RF circuit components are mounted on both surfaces of a multilayer dielectric substrate, loss in the millimeter-wave transmission line can be reduced by using a coaxial via hole extending in the vertical direction of the substrate as a part of the transmission line. The structure which reduces is proposed (for example, refer patent document 2).
この構成は、伝送路の一部として基板を貫通する垂直同軸ビアを用いてはいるが、同軸ビアから基板の反対側の面に位置する別のRF回路素子への伝送にマイクロストリップを用いている。したがって、結局は図1の従来技術と同様に、ビアとマイクロストリップの間で導体の断面形状が不連続になり、特性インピーダンスにズレが生じる。
上述した従来技術における問題点を解決するために、本発明は、マイクロストリップ線路、あるいは、マイクロストリップ線路−導波管変換という構成を用いずに、伝送損失が少なく、かつ、電磁環境両立性(EMC:Electoro-Magnetic Compatibiity)を有する小型の高周波半導体パッケージを提供することを課題とする。 In order to solve the above-described problems in the prior art, the present invention has a low transmission loss and is compatible with the electromagnetic environment without using a configuration of microstrip line or microstrip line-waveguide conversion ( It is an object to provide a small high-frequency semiconductor package having EMC (Electoro-Magnetic Compatibiity).
上記課題を解決するために、本発明では、高周波半導体素子を回路基板を挟んで互いに対向するように回路基板の両面に実装し、各々の高周波半導体素子の接合部(バンプ)どうしを、基板に垂直な同軸配線により接続する。 In order to solve the above-described problems, in the present invention, high-frequency semiconductor elements are mounted on both sides of a circuit board so as to face each other with the circuit board interposed therebetween, and bonding portions (bumps) of the respective high-frequency semiconductor elements are attached to the substrate. Connect by vertical coaxial wiring.
本発明に関連する技術として、回路基板の両面に高周波半導体素子を実装する半導体パッケージを提供する。この半導体パッケージにおいて、
(a)前記回路基板は、当該回路基板の厚さ方向に貫通する同軸配線を有し、
(b)前記回路基板の一方の面に位置する第1の半導体素子の接合部と、前記回路基板の他方の面に位置する第2の半導体素子の接合部とが、前記回路基板の両面に露出する前記同軸配線の中心導体と接合する
ことを特徴とする。
As a technique related to the present invention , a semiconductor package in which high-frequency semiconductor elements are mounted on both sides of a circuit board is provided. In this semiconductor package,
(A) The circuit board has coaxial wiring penetrating in the thickness direction of the circuit board,
(B) A joint portion of the first semiconductor element located on one surface of the circuit board and a joint portion of the second semiconductor element located on the other surface of the circuit board are formed on both surfaces of the circuit board. It is characterized by being joined to the exposed central conductor of the coaxial wiring.
この構成により、高周波半導体素子どうしが、回路基板を貫通する同軸配線により最短で接続され、伝送損失を低減し、電磁環境両立(EMC)性を良好に維持することができる。 With this configuration, the high-frequency semiconductor elements can be connected in the shortest distance by the coaxial wiring that penetrates the circuit board, the transmission loss can be reduced, and the electromagnetic environment compatibility (EMC) can be maintained well.
好ましい実施の一例では、回路基板は、前記岐路基板を貫通する導波管をさらに有し、
第1の半導体素子は、たとえばモノリシックマイクロ波集積回路であり、第2の半導体素子は、たとえば発振回路である。
In an example of a preferred implementation, the circuit board further comprises a waveguide that penetrates the branch board,
The first semiconductor element is, for example, a monolithic microwave integrated circuit, and the second semiconductor element is, for example, an oscillation circuit.
これにより、高周波特性にすぐれた通信用の半導体パッケージが実現される。 Thereby, a semiconductor package for communication excellent in high frequency characteristics is realized.
本発明の一側面では、高周波対応の半導体パッケージの作製方法を提供する。半導体パッケージの作製方法は、
(a)絶縁層の所定の位置に側壁導体、底部導体、および中心導体を有する第1の積層部分を形成するステップと、
(b)絶縁層の所定の位置に側壁導体および上部導体を有する第2の積層部分を形成するステップと、
(c)前記第1の積層部分と第2の積層部分を、それぞれの側壁導体が接続するように重ね合わせて積層基板を作製するステップと、
(d)前記積層基板を、所定の厚さで積層方向に切断して半導体パッケージの回路基板を切り出すステップと
を含む。
In one aspect of the present invention, a method for manufacturing a high-frequency compatible semiconductor package is provided. The manufacturing method of the semiconductor package is as follows:
(A) forming a first laminated portion having a sidewall conductor, a bottom conductor, and a center conductor at a predetermined position of the insulating layer;
(B) forming a second laminated portion having a sidewall conductor and an upper conductor at a predetermined position of the insulating layer;
(C) producing a laminated substrate by superimposing the first laminated portion and the second laminated portion so that the respective side wall conductors are connected;
(D) cutting the circuit board of the semiconductor package by cutting the stacked board in a stacking direction with a predetermined thickness.
この方法により、基板を貫通する同軸配線を有する回路基板を安価かつ簡易に、大量生産することができる。 By this method, circuit boards having coaxial wiring penetrating the board can be mass-produced easily and inexpensively.
良好な実施の一例では、切り出された回路基板は、両面側で前記中心導体が露出し、
前記回路基板の一方の面において、第1の半導体素子の接合部が前記露出した中心導体に接合するように、当該第1の半導体素子を搭載するステップと、
前記回路基板の他方の面において、第2の半導体素子の接合部が前記露出した中心導体に接合するように、当該第2の半導体素子を搭載するステップと
をさらに含む。
In an example of a good implementation, the cutout circuit board has the center conductor exposed on both sides,
Mounting the first semiconductor element on one surface of the circuit board so that the junction of the first semiconductor element is bonded to the exposed central conductor;
Mounting the second semiconductor element on the other surface of the circuit board so that the joint portion of the second semiconductor element is bonded to the exposed central conductor.
これにより、複数の半導体素子が同軸配線により最短で接続されることになり、高周波伝送において伝送損失を防止し、EMC性を維持することができる。 As a result, a plurality of semiconductor elements are connected in the shortest distance through the coaxial wiring, so that transmission loss can be prevented in high frequency transmission and EMC performance can be maintained.
回路基板の両面に接合される高周波半導体素子どうしを、同一軸状に最短距離でシールド接続することができ、伝送損失が少なく、かつ電磁環境両立(EMC)性を有する小型の高周波半導体パッケージが実現される。 High-frequency semiconductor elements bonded on both sides of the circuit board can be shield-connected on the same axis at the shortest distance, resulting in a small high-frequency semiconductor package with low transmission loss and electromagnetic compatibility (EMC) Is done.
以下、添付図面を参照して、本発明の良好な実施形態を説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the accompanying drawings.
図2(a)は、本発明の一実施形態に係る多チップ実装の高周波半導体パッケージ10Aの概略断面図、図2(b)は、CAN封止した多チップ実装の高周波半導体パッケージ10Bの概略断面図である。
2A is a schematic cross-sectional view of a multi-chip mounted high-frequency semiconductor package 10A according to an embodiment of the present invention, and FIG. 2B is a schematic cross-sectional view of a CAN-sealed multi-chip mounted high-
図2(a)および図2(b)において、回路基板11は、基板表面に対して垂直に延びる同軸配線12を有する。同軸配線12は、回路基板11の厚さ全体にわたって基板面と垂直に延び、基板11の表面と裏面にその中心導体31が現われる。そして、基板11の表面と裏面に露出する中心導体31上に、たとえばめっき法により形成された電極パッド17が配置される。
In FIG. 2A and FIG. 2B, the
回路基板11の両面に、複数の半導体素子15a、15b、15cが、互いに対向して配置され、これら半導体素子15a、15b、15cのバンプ(接合部)19が、同軸配線12の中心導体31と直接接続する。半導体素子15cは、回路基板11の反対側の面に形成された回路部品としての同軸コネクタ13と対向し、バンプ19と同軸配線12との接合により、電気的に接続されている。バンプ19は、たとえば高さが20μm程度の柱状バンプである。
A plurality of
図2(b)の構成では、図2(a)の構成に加えて、高周波半導体パッケージ10全体が、CAN封止16されている。 In the configuration of FIG. 2B, the entire high-frequency semiconductor package 10 is CAN-sealed 16 in addition to the configuration of FIG.
図2(a)、図2(b)のいずれの構成でも、各半導体素子および回路部品は、マイクロストリップを用いることなく、回路基板11を貫通する同軸配線12により、最短で電気的に接続される。これにより、導体の断面形状の不連続に起因する特性インピーダンスのズレを防止することができる。
2A and 2B, each semiconductor element and circuit component are electrically connected in the shortest way by the
なお、同軸配線と半導体素子との配置構成は、図2の例に限定されず、半導体素子(あるいは電子デバイス)の数により、適宜変更される。その場合も、回路基板11を挟んで互いに対向する位置にある素子(デバイス)どうしが、回路基板11を貫通する同軸配線12の中心導体31と直接バンプ接続されるように構成する。
The arrangement configuration of the coaxial wiring and the semiconductor element is not limited to the example in FIG. 2 and is appropriately changed depending on the number of semiconductor elements (or electronic devices). Also in this case, the elements (devices) located at positions facing each other across the
図2の高周波半導体パッケージ10A、10Bは、1GHz以上のマイクロ波、特に30GHz以上のミリ波の信号伝送に好適に用いられる。
The high-
次に、高周波半導体パッケージの別の構成例を示す。 Next, another configuration example of the high-frequency semiconductor package is shown.
図3(a)は、本発明の一実施形態に係る多チップ・導波管アンテナを実装した高周波半導体パッケージ20Aの概略断面図、図3(b)は、全体をCAN封止した多チップ・導波管アンテナ実装の高周波半導体パッケージ20Bの概略断面図である。
FIG. 3A is a schematic cross-sectional view of a high-
図3(a)および図3(b)において、回路基板21は、基板21を貫通する同軸配線21と、導波管24を有する。回路基板21の片面側には、発振回路(VCO)26と、アンテナ基板23が配置される。発振回路(VCO)26は、バンプ29および電極パッド17により、同軸配線22の中心導体41に接合され、アンテナ基板23は導波管24と同軸にアラインする。
In FIG. 3A and FIG. 3B, the
回路基板の他方の面には、モノリシックマイクロ波集積回路(MMIC)27が、発振回路(VCO)26およびアンテナ基板23に対向するように接合されている。MMIC27は、バンプ29および電極パッド17により同軸配線22の中心導体41に接合される。これにより、高周波半導体素子としてのVCO26とMMIC27が、マイクロストリップを介することなく、回路基板21を貫通する同軸配線22で最短に接続される。また、MMIC27は、導波管変換部25により導波管24上に接続される。
A monolithic microwave integrated circuit (MMIC) 27 is bonded to the other surface of the circuit board so as to face the oscillation circuit (VCO) 26 and the
図3(b)の例では、図3(a)の構成に加えて、アンテナ以外の部分をCAN封止28で覆う。いずれの構成においても、導体の断面形状の不連続部分をできるだけ低減し、VCO26から同軸配線22、MMIC27、導波管変換25、導波管24、アンテナ基板23へと最短の高周波伝送路が形成される。
In the example of FIG. 3B, in addition to the configuration of FIG. In any configuration, the discontinuous portion of the cross-sectional shape of the conductor is reduced as much as possible, and the shortest high-frequency transmission path is formed from the
同軸配線、導波管、半導体素子の配置構成は、図3の例に限定されず、半導体素子(あるいは電子デバイス)およびアンテナの数により、適宜変更される。図3の高周波半導体パッケージ20A、20Bも、1GHz以上のマイクロ波、特に30GHz以上のミリ波の信号伝送に好適に用いられる。
The arrangement configuration of the coaxial wiring, the waveguide, and the semiconductor element is not limited to the example of FIG. 3 and can be changed as appropriate depending on the number of semiconductor elements (or electronic devices) and antennas. The high-
図4は、図2の多チップ実装の高周波半導体パッケージ10に用いる回路基板11の作成方法を示す図である。図4の例では、内部に同軸配線12を構成する同軸配線積層基板30を、積層と垂直方向にスライスして、図2の回路基板11を多数切り出す。図4(a)は、同軸配線積層基板30の長手方向(横方向)に沿った断面図、図4(b)は同軸配線積層基板30の幅方向(縦方向)に沿った断面図である。
FIG. 4 is a diagram showing a method for producing the
同軸配線積層基板30の幅方向をX方向、長手方向をY方向、積層方向をZ方向とすると、図4(a)はYZ断面図、図4(b)はXZ断面図となる。所定の導体パターン31、32を形成した絶縁層51をZ方向に積層することで、同軸配線積層基板30が得られる。図4(a)では、導体パターン31が同軸配線12の中心導体31となり、その上下に位置する導体パターン32が、同軸配線12の外部導体32となる。
Assuming that the width direction of the coaxial wiring laminated
同軸配線積層基板30を、厚さtにスライスすることで、図2の回路基板11が得られる。切り出しの厚さtは、そのまま高周波半導体パッケージ10の回路基板11の厚さとなり、たとえば数mmである。図4(b)の断面図は、図2に示す回路基板11を真上あるいは真下から見た状態と一致する。切り口に露出する中心導体31にバンプ19(図2参照)を接合させて、半導体素子15が搭載される。
The
図5は、図3の多チップ・導波管実装の高周波半導体パッケージ20に用いる回路基板21の作成方法を示す図である。図5の例では、内部に同軸配線22と導波部24を構成する同軸配線・導波管積層基板40を、積層と垂直方向にスライスして、図3の回路基板21を多数切り出す。スライスの厚さtはそのまま、図3の回路基板21の厚さとなる。図5(a)の例では、導体パターン41が同軸配線22の中心導体41となり、その上下に位置する導体パターン42が外部導体42となる。
FIG. 5 is a diagram showing a method of creating the
図5(b)の断面図は、図3に示す回路基板21を真上あるいは真下から見た状態と一致する。切り口に露出する中心導体41にバンプ29を接合させて、たとえば発振回路(VCO)26を搭載し、導波管24上にアンテナ基板23を配置する。回路基板21の裏面で同じく露出する中心導体41と導波管24上には、バンプ29および導波管変換部25を接合させて、MMIC27を搭載する。
The cross-sectional view of FIG. 5B corresponds to the state where the
図6は、図2の高周波半導体パッケージ10の作製工程を示す図である。同軸配線12の中心導体31を囲む外部導体32の下半分の部分をA、上半分の部分をBとし、下部積層Aと上部積層Bを別々に作成する。
FIG. 6 is a view showing a manufacturing process of the high-frequency semiconductor package 10 of FIG. A lower half part A and an upper half part B are separately formed with the lower half portion of the
まず、図6(a)に示すように、同軸配線積層基板30を構成する絶縁層51を準備する。絶縁層51は、単一の層でも、複数層を積層したものでもよく、厚さはたとえば、1mm程度である。絶縁層51の材料としては、エポキシ樹脂、PEEK(ポリエーテルエーテルケトン)樹脂などの熱可塑性の樹脂材料、または、ガラスセラミックス、アルミナ、窒化アルミなどのセラミック材料を用いることができる。
First, as shown in FIG. 6A, an insulating
次に、図6(b)に示すように、絶縁層51にレーザドリル等により、溝(または長孔)52を形成し、図6(c)で溝52の側壁に導体層53を形成する。この導体層は、同軸配線の中心配線31を囲む側壁導体53となる。導体層53は、たとえば導電性ペーストを充填し、さらに吸引するような印刷法により形成できる。
Next, as shown in FIG. 6B, a groove (or long hole) 52 is formed in the insulating
次に、図6(d)に示すように、別の絶縁層51上の所定の位置、すなわち、側壁導体53と溝(長孔)52に対応する位置に導体54を形成する。下部積層Aに形成される導体54は、同軸配線12の外部導体32のうちの底部導体54aとなり、上部積層Bに形成される導体54は、同軸配線12の外部導体32のうちの上部導体54bとなる。底部導体54aおよび上部導体54bも、たとえば導電性ペーストを用いた印刷法により形成できる。
Next, as shown in FIG. 6D, a
この別の絶縁層51と、先に側壁導体53を形成した絶縁層51とを位置合わせして、底部(あるいは上部)導体54が側壁導体53と溝52を塞ぐように積層する。これにより、コの字構造のシールド壁が形成される。ここまでの工程は、同軸配線12の下部積層Aおよび上部積層Bで同じである。
The other insulating
次に、図6(e)に示すように、積層した絶縁層51上に、側壁導体53の中央に位置するように中心導体31を形成する。中心導体31は、絶縁層51の上面に直接印刷することにより形成される。
Next, as shown in FIG. 6E, the
次に、図6(f)に示すように、別途作成した上部積層Bを180°回転し、上下を逆にして、側壁導体53どうしが接続するように位置合わせし、下部積層Aの上に積層する。これにより、同軸配線12を有する積層部分が完成する。同様にして形成された下部積層Aおよび上部積層Bからなる別の積層部分をさらに積み上げることによって、図6(f)の断面形状を有する同軸配線積層基板30が完成する。これを所定の厚さtで積層と垂直方向にスライスすることによって、図2に示す回路基板11が作製される。
Next, as shown in FIG. 6 (f), the separately prepared upper laminate B is rotated 180 ° and turned upside down so that the
なお、図示はしないが、回路基板11の表面および裏面で露出する中心導体31上に電極パッド17(図2および図3参照)を形成するには、たとえば、基板上に直接無電解めっきを析出させるアディティブ法などにより、形成することができる。具体的には、回路基板11の表面にめっきの密着性を向上するための粗面化処理を行なう。次に、基板上にめっきレジストでパターニングした上で、無電解銅めっきで導体パターンを形成する方法(フルアディティブ法)や、基板上の全面に無電解めっきを析出させ、導体パターンをめっきレジストで形成し、パターン部のみ電解銅めっきの後、レジスト剥離、エッチングを用いる方法(セミアディティブ法)などを適用して、電極パッド17を形成する。
Although not shown, in order to form the electrode pad 17 (see FIGS. 2 and 3) on the
回路基板11の一方の面で露出する中心導体31上の電極パッド17に対して、たとえば半導体素子15aのバンプ19を接合し、他方の面で露出する中心導体31上の電極パッド17に対して、半導体素子15bのバンプを接合する。これにより、複数の半導体素子が、同軸配線12により最短で接続される。
For example, the
図6に示す作成方法を採用することにより、基板を貫通する同軸配線を有する回路基板を安価かつ簡易に、大量生産することができる。 By adopting the production method shown in FIG. 6, circuit boards having coaxial wiring penetrating the board can be mass-produced easily and inexpensively.
図7は、図6に示す回路基板の作製工程の変形例1である。図7の工程(e)のみが、図6(e)の工程と相違し、後は、図6(a)〜図6(d)および図6(f)と同一である。 FIG. 7 is a first modification of the manufacturing process of the circuit board shown in FIG. Only the step (e) of FIG. 7 is different from the step of FIG. 6 (e), and the subsequent steps are the same as those of FIGS. 6 (a) to 6 (d) and FIG. 6 (f).
図7(e)では、側壁導体53が形成されている絶縁層51の上面に直接ペースト印刷する代わりに、別途、絶縁層51aを準備する。図7(a)〜図7(c)と同じ手順で、絶縁層51aの所定の箇所に溝を形成し、溝に導電性ペーストを充填することによって、側壁導体53aと中心導体31を一度に形成する。この絶縁層51aを、先に積層したコの字型シールドを有する積層部分に張り合わせて、下部積層Aが完成する。これに、図7(a)〜7(d)の工程で作製した上部積層Bを逆向きに重ね合わせて、同軸配線12を有する積層部分が完成する。
In FIG. 7E, an insulating layer 51a is separately prepared instead of directly printing paste on the upper surface of the insulating
図6および図7において、絶縁層51の材料にセラミック材料を用いた場合は、焼成前のグリーンシートに導体部分を形成し、上記の手順で積層した後に、一括して同時焼成する。たとえば、アルミナ、窒化アルミを用いる場合は、タングステン(W)やモリブデン(Mo)を、ガラスセラミックスを用いる場合は、銅、金など、同時焼成が可能な導体材料を用いる。
6 and 7, when a ceramic material is used as the material of the insulating
また、絶縁層51に樹脂材料を用いる場合、上記の手順で積層した後、一括して熱処理して硬化させる。導体層53、54は、導電性ペーストによる印刷法のほか、メッキ法によっても形成される。
In the case where a resin material is used for the insulating
図8は、同軸配線積層基板30の変形例2の作製工程を示す図である。変形例2では、中心導体31の周囲を絶縁層51で埋め込む代わりに、中空にした同軸配線12を形成する。
FIG. 8 is a diagram illustrating a manufacturing process of the modified example 2 of the coaxial wiring laminated
まず、図8(a)に示すように、同軸配線積層基板30を構成する絶縁層51を準備する。絶縁層51は、単一の層でも複数層の積層でもよく、材料として、熱可塑性樹脂、セラミック材料などを用いる。
First, as shown in FIG. 8A, an insulating
次に、図8(b)に示すように、同軸配線12の幅に対応するサイズの溝(または長孔)62を形成し、図8(c)で溝62の側壁に導体層53を形成する。この導体層53は、同軸配線の中心配線31を囲む側壁導体53となり、導体53に囲まれた溝の内部は、空洞部63となる。
Next, as shown in FIG. 8B, a groove (or long hole) 62 having a size corresponding to the width of the
次に、図8(d)に示すように、別の絶縁層51上の所定の位置、すなわち側壁導体53と溝(長孔)52に対応する位置に導体54を形成する。下部積層Aに形成される導体54は、同軸配線12の外部導体32のうちの底部導体54aとなり、上部積層Bに形成される導体54は、同軸配線12の外部導体32のうちの上部導体54bとなる。
Next, as shown in FIG. 8D, a
次に、図8(e)に示すように、別の絶縁層61を準備し、所定の箇所に形成した溝を導電性材料で充填して、中心導体31と側壁導体53aを形成する。そして、図8(f)に示すように、絶縁層61の側壁導体53aが、先に形成した絶縁層51の側壁導体53に一致するように位置合わせして、絶縁層61をコの字型シールドを有する積層部分に重ね合わせる。これにより、底部導体54aと中心導体31の間に空洞部63を有する下部積層Aが完成する。
Next, as shown in FIG. 8E, another insulating
次に、図8(g)に示すように、図8(a)〜8(d)の手順で別途形成した上部積層Bを180°回転して、上下を逆にし、下部積層Aに重ね合わせることによって、空洞部63の同軸配線12を有する積層基板30が完成する。
Next, as shown in FIG. 8 (g), the upper laminate B separately formed in the procedure of FIGS. 8 (a) to 8 (d) is rotated 180 ° and turned upside down to be superimposed on the lower laminate A. Thus, the
なお、図示はしないが、中心導体31の周囲を、絶縁層51や空洞部63の代わりに、誘電率の異なる別の誘電材料で埋め込んで藻よい。この場合、図8(d)で形成した空洞部63の内部に誘電材料を充填し、誘電材料層の上面に、直接中心導体31を形成する。
Although not shown, the periphery of the
空洞部63を埋める誘電材料の誘電率が、配線基板を構成する絶縁層51の誘電率よりも低くなるように設定することで、誘電損失を低減し、同軸のサイズを小型化することができる。
By setting the dielectric constant of the dielectric material filling the
図9は、図3に示す多チップ・導波管実装の高周波半導体パッケージ20で用いる回路基板21の作製工程図である。
FIG. 9 is a manufacturing process diagram of the
まず、図9(a)に示すように、同軸配線・導波管積層基板40を構成する絶縁層51を準備する。絶縁層51は、単一の層でも複数層の積層でもよく、材料として、熱可塑性樹脂、セラミック材料などを用いる。
First, as shown in FIG. 9A, an insulating
次に、図9(b)に示すように、絶縁層51に、溝(または長孔)52と、導波管24の幅に対応するサイズの溝(または長孔)62を形成する。図9(c)で、溝52および62の側壁に導体層73を形成する。溝52の内部に形成される導体層73は、同軸配線22の側壁導体73となる。一方、溝62の内部は、導波管24の一部を構成する空洞部63となる。
Next, as shown in FIG. 9B, grooves (or long holes) 52 and grooves (or long holes) 62 having a size corresponding to the width of the
次に、図9(d)に示すように、別の絶縁層51上の所定の位置、すなわち側壁導体73および溝(長孔)52、62に対応する位置に導体74を形成する。下部積層Aに形成される導体74は、同軸配線22の外部導体42のうちの底部導体74a、および導波管24を構成する底部導体74aとなる。上部積層Bに形成される導体74は、同軸配線22の外部導体42のうちの上部導体74bと、導波管24を構成する上部導体74bとなる。ここまでの工程は、下部積層Aと上部積層Bで同じである。
Next, as shown in FIG. 9D, a
次に、図9(e)に示すように、下部積層Aの絶縁層51上の所定の位置に、中心導体41を形成する。さらに、図9(f)に示すように、中心導体41が形成された下部積層A上に、それぞれの側壁導体73が一致するように上部積層Bを逆向きにして、重ね合わせる。同様の手順で作製した別の積層部分をさらに重ね合わせることによって、同軸配線22および導波管24を有する積層基板40が完成する。同軸配線・導波管積層基板40を、所定の厚さtで積層方向と垂直にスライスすることによって、図3の高周波半導体パッケージ20で用いられる回路基板21が形成される。
Next, as shown in FIG. 9E, the
こうして作製された回路基板21の両面で露出する中心導体上に、上述した手法で電極パッド17を形成する。そして、基板21の一方の面に露出する中心導体41に対して、電極パッド17を介してVCO21のバンプ29を接合し、他方の面で露出する中心導体41に対して、電極パッド17を介してMMIC27のバンプ27を接合することによって、高周波半導体素子が同軸配線で最短接続される。
The
図10は、図9の同軸配線・導波管積層基板40の変形例1の作製工程図である。図10では、空洞の導波管24に代えて、導波管24の内部を、配線基板40の絶縁材料51の誘電率よりも大きな誘電率の誘電材料で充填して、誘電体導波管84とする。この構成により、導波管84のサイズを小型化できる。
FIG. 10 is a manufacturing process diagram of
図10において、図10(a)〜10(d)の工程は、図9(a)〜9(d)と同様であり、説明を省略する。図10(e)において、空洞部63の内部を、誘電体材料75で充填する。図10(f)で、側壁胴体73が形成された絶縁層51上の所定の位置に、中心導体41を形成する。こうしてできた下部積層Aに、別途作製した上部積層Bを逆さにして重ね合わせる。さらに、同様の手順で形成された下部積層Aおよび上部積層Bで構成される積層部分を積み重ねることによって、同軸配線22および誘電体導波管84を有する同軸配線・導波管積層基板40が完成する。
In FIG. 10, the steps of FIGS. 10A to 10D are the same as those of FIGS. 9A to 9D, and the description thereof is omitted. In FIG. 10 (e), the
図10(e)における空洞部63の充填は、液状のものを流し込む方法や、溝62の形状の合致した個体誘電体を嵌め込む方法など、任意の方法を採用することができる。誘電体材料としては、チタン酸バリウム、チタン酸マグネシウムなど既知の化合物、あるいはこれらの化合物と樹脂材料との複合材料を用いて焼成または硬化することで、誘電体導波管84が形成される。
The filling of the
以上述べたように、高周波半導体素子どうしを接続する伝送路にマイクロストリップを用いることなく、回路基板を貫通する同軸配線を用いて、接合部(バンプ)どうしを同一軸上に最短距離でシールド接続することができる。したがって、伝送損失が少なく、電磁環境両立(EMC)性を有し、小型化された高周波半導体パッケージが実現される。 As described above, joints (bumps) are shield-connected at the shortest distance on the same axis using coaxial wiring that penetrates the circuit board without using a microstrip in the transmission path connecting the high-frequency semiconductor elements. can do. Therefore, a miniaturized high-frequency semiconductor package with low transmission loss, electromagnetic compatibility (EMC), and a small size is realized.
上述の高周波半導体パッケージは、1GHz以上の周波数帯を用いる移動体通信、衛星通信、30GHz以上の車載用レーダ等に適用することができる。 The above-described high-frequency semiconductor package can be applied to mobile communication, satellite communication, in-vehicle radar of 30 GHz or more using a frequency band of 1 GHz or more.
最後に、以上の説明に関して、以下の付記を開示する。
(付記1) 回路基板の両面に高周波半導体素子を実装する半導体パッケージにおいて、
前記回路基板は、当該回路基板の厚さ方向に貫通する同軸配線を有し、
前記回路基板の一方の面に位置する第1の半導体素子の接合部と、前記回路基板の他方の面に位置する第2の半導体素子の接合部とが、前記回路基板の両面に露出する前記同軸配線の中心導体と接合することを特徴とする半導体パッケージ。
(付記2) 前記回路基板は、前記回路基板を貫通する導波管をさらに有し、
前記第1の半導体素子は、モノリシックマイクロ波集積回路であり、
前記第2の半導体素子は、発振回路であることを特徴とする付記1に記載の半導体パッケージ。
(付記3) 前記導波管は、前記モノリシックマイクロ波集積回路の接合部の直下に位置し、前記導波管にアンテナが接続されることを特徴とする付記2に記載の半導体パッケージ。
(付記4)前記モノリシックマイクロ波集積回路、導波管、およびアンテナは、同軸上に接続されることを特徴とする付記3に記載の半導体パッケージ。
(付記5) 前記回路基板を厚さ方向に貫通する同軸配線は、前記中心導体を取り囲む断面矩形の外部導体を含むことを特徴とする付記1に記載の半導体パッケージ。
(付記6) 絶縁層の所定の位置に側壁導体、底部導体、および中心導体を有する第1の積層部分を形成するステップと、
絶縁層の所定の位置に側壁導体および上部導体を有する第2の積層部分を形成するステップと、
前記第1の積層部分と第2の積層部分を、それぞれの側壁導体が接続するように重ね合わせて積層基板を作製するステップと、
前記積層基板を、所定の厚さで積層方向に切断して半導体パッケージの回路基板を切り出すステップと
を含む半導体パッケージの作製方法。
(付記7) 前記切り出された回路基板は、両面側で前記中心導体が露出し、
前記回路基板の一方の面において、第1の半導体素子の接合部が前記露出した中心導体に接合するように、当該第1の半導体素子を搭載するステップと、
前記回路基板の他方の面において、第2の半導体素子の接合部が前記露出した中心導体に接合するように、当該第2の半導体素子を搭載するステップと
をさらに含むことを特徴とする付記6に記載の半導体パッケージの作製方法。
(付記8) 前記第1の積層部分に、第1の空洞部を形成するステップと、
前記第2の積層部分に、第2の空洞部を形成するステップと
をさらに含み、前記第1の積層部分と第2の積層部分を重ね合わせて、内部に導波管を含む積層基板を作製するステップと
をさらに含むことを特徴とする付記6に記載の半導体パッケージの作製方法。
Finally, the following notes are disclosed regarding the above description.
(Additional remark 1) In the semiconductor package which mounts a high frequency semiconductor element on both surfaces of a circuit board,
The circuit board has coaxial wiring penetrating in the thickness direction of the circuit board,
The junction of the first semiconductor element located on one side of the circuit board and the junction of the second semiconductor element located on the other side of the circuit board are exposed on both sides of the circuit board. A semiconductor package characterized by being joined to a central conductor of coaxial wiring.
(Additional remark 2) The said circuit board further has a waveguide which penetrates the said circuit board,
The first semiconductor element is a monolithic microwave integrated circuit;
The semiconductor package according to
(Additional remark 3) The said waveguide is located directly under the junction part of the said monolithic microwave integrated circuit, and an antenna is connected to the said waveguide, The semiconductor package of
(Supplementary note 4) The semiconductor package according to supplementary note 3, wherein the monolithic microwave integrated circuit, the waveguide, and the antenna are connected coaxially.
(Supplementary note 5) The semiconductor package according to
(Additional remark 6) The step which forms the 1st lamination | stacking part which has a side wall conductor, a bottom part conductor, and a center conductor in the predetermined position of an insulating layer;
Forming a second laminated portion having a sidewall conductor and an upper conductor at a predetermined position of the insulating layer;
Stacking the first laminated portion and the second laminated portion so that the respective side wall conductors are connected to produce a laminated substrate;
Cutting the circuit board of the semiconductor package by cutting the stacked board in a stacking direction with a predetermined thickness.
(Supplementary Note 7) The cutout circuit board has the central conductor exposed on both sides,
Mounting the first semiconductor element on one surface of the circuit board so that the junction of the first semiconductor element is bonded to the exposed central conductor;
And an additional step of mounting the second semiconductor element on the other surface of the circuit board so that the junction of the second semiconductor element is bonded to the exposed central conductor. A manufacturing method of the semiconductor package described in 1.
(Appendix 8) Forming a first cavity in the first stacked portion;
Forming a second cavity in the second laminated portion, and superimposing the first laminated portion and the second laminated portion to produce a laminated substrate including a waveguide inside. The manufacturing method of the semiconductor package according to appendix 6, further comprising:
10A、10B、20A、20B 高周波半導体パッケージ
11、21 回路基板
12、22 同軸配線
15a、15b、15c 半導体素子(高周波半導体素子)
19、29 バンプ(接合部)
23 アンテナ基板
24 導波管
25 導波管変換部
26 VCO(発振回路または高周波半導体素子)
27 MMIC(モノリシックマイクロ波集積回路または高周波半導体素子)
30 同軸配線積層基板
40 同軸配線・導波管積層基板
31、41 中心導体
32、42 外部導体
10A, 10B, 20A, 20B High
19, 29 Bump (joint)
23
27 MMIC (monolithic microwave integrated circuit or high frequency semiconductor device)
30 Coaxial wiring laminated
Claims (3)
絶縁層の所定の位置に側壁導体および上部導体を有する第2の積層部分を形成するステップと、
前記第1の積層部分と第2の積層部分を、それぞれの側壁導体が接続するように重ね合わせて積層基板を作製するステップと、
前記積層基板を、所定の厚さで積層方向に切断して半導体パッケージの回路基板を切り出すステップと
を含む半導体パッケージの作製方法。 Forming a first laminated portion having a sidewall conductor, a bottom conductor, and a center conductor at a predetermined position of the insulating layer;
Forming a second laminated portion having a sidewall conductor and an upper conductor at a predetermined position of the insulating layer;
Stacking the first laminated portion and the second laminated portion so that the respective side wall conductors are connected to produce a laminated substrate;
Cutting the circuit board of the semiconductor package by cutting the stacked substrate in a stacking direction with a predetermined thickness.
前記回路基板の一方の面において、第1の半導体素子の接合部が前記露出した中心導体に接合するように、当該第1の半導体素子を搭載するステップと、
前記回路基板の他方の面において、第2の半導体素子の接合部が前記露出した中心導体に接合するように、当該第2の半導体素子を搭載するステップと
をさらに含むことを特徴とする請求項1に記載の半導体パッケージの作製方法。 The cut out circuit board has the center conductor exposed on both sides,
Mounting the first semiconductor element on one surface of the circuit board so that the junction of the first semiconductor element is bonded to the exposed central conductor;
And mounting the second semiconductor element so that a joint portion of the second semiconductor element is bonded to the exposed central conductor on the other surface of the circuit board. A method for manufacturing a semiconductor package according to 1 .
前記第2の積層部分に、第2の空洞部を形成するステップと
をさらに含み、前記第1の積層部分と第2の積層部分を重ねあわせて、内部に導波管を含む積層基板を作製するステップとをさらに含むことを特徴とする請求項1に記載の半導体パッケージの作製方法。 Forming a first cavity in the first laminated portion;
Forming a second cavity in the second laminated portion, and stacking the first laminated portion and the second laminated portion to produce a laminated substrate including a waveguide inside The method for manufacturing a semiconductor package according to claim 1 , further comprising the step of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005042873A JP4448461B2 (en) | 2005-02-18 | 2005-02-18 | Manufacturing method of semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005042873A JP4448461B2 (en) | 2005-02-18 | 2005-02-18 | Manufacturing method of semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006229073A JP2006229073A (en) | 2006-08-31 |
JP4448461B2 true JP4448461B2 (en) | 2010-04-07 |
Family
ID=36990143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005042873A Active JP4448461B2 (en) | 2005-02-18 | 2005-02-18 | Manufacturing method of semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4448461B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7742276B2 (en) * | 2007-03-30 | 2010-06-22 | Industrial Technology Research Institute | Wiring structure of laminated capacitors |
DE112008000985T5 (en) * | 2007-04-13 | 2010-02-04 | Kyocera Corp. | High-frequency circuit board, high-frequency switching module and radar device |
US7830312B2 (en) | 2008-03-11 | 2010-11-09 | Intel Corporation | Wireless antenna array system architecture and methods to achieve 3D beam coverage |
EP2333828B1 (en) * | 2008-09-05 | 2019-11-20 | Mitsubishi Electric Corporation | High-frequency circuit package, and sensor module |
-
2005
- 2005-02-18 JP JP2005042873A patent/JP4448461B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006229073A (en) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110572926B (en) | RF functionality and electromagnetic radiation shielding in a component carrier | |
US9153863B2 (en) | Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications | |
US8760342B2 (en) | Circuit board, high frequency module, and radar apparatus | |
US8912634B2 (en) | High frequency transition matching in an electronic package for millimeter wave semiconductor dies | |
KR100723635B1 (en) | The planar transmission line to waveguide transition | |
JP5518086B2 (en) | Device storage package and mounting structure | |
US20130256850A1 (en) | Electronic package for millimeter wave semiconductor dies | |
US9245859B2 (en) | Wireless module | |
JP2001060802A (en) | Circuit element substrate, semiconductor device and its manufacture | |
JP2017215197A (en) | Radio-frequency substrate | |
JP4448461B2 (en) | Manufacturing method of semiconductor package | |
JP3827535B2 (en) | Wiring board module | |
JP3631667B2 (en) | Wiring board and its connection structure with waveguide | |
JPH10135713A (en) | Laminated waveguide line | |
JP2003152124A (en) | High frequency package | |
US20220248532A1 (en) | Opposing Planar Electrically Conductive Surfaces Connected for Establishing a Two-Dimensional Electric Connection Area Between Component Carrier Stacks | |
US10297538B2 (en) | Signal transmission apparatus including semiconductor chips and signal isolator | |
CN112820694B (en) | Chip shielding and airtight packaging method and packaging structure | |
JP2798070B2 (en) | Composite microwave integrated circuit | |
CN112216673A (en) | Component carrier, method of manufacturing a component carrier and method of use | |
JP2004297465A (en) | Package for high frequency | |
JP5334746B2 (en) | Device storage package and mounting structure | |
JP5004826B2 (en) | High frequency line-waveguide converter | |
JP2001267487A (en) | High frequency module | |
JP5257763B2 (en) | Multilayer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4448461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |