JP2005252005A - 光デバイス - Google Patents
光デバイス Download PDFInfo
- Publication number
- JP2005252005A JP2005252005A JP2004060742A JP2004060742A JP2005252005A JP 2005252005 A JP2005252005 A JP 2005252005A JP 2004060742 A JP2004060742 A JP 2004060742A JP 2004060742 A JP2004060742 A JP 2004060742A JP 2005252005 A JP2005252005 A JP 2005252005A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical
- solder
- optical device
- optical axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】光ファイバ固定用V溝、光導波路、光送受信部等を有する光デバイスの、光軸を簡便に一致させる方法を提供することを課題とする。
【解決手段】光デバイスの光導波路の光軸高さにLD、PDなどの光軸高さを合わせるために、Auの嵩上げ層を形成し、嵩上げ層から半田層へのAuの拡散による組成変動による半田層の溶融温度がばらつきを防ぐため、嵩上げ層の上にバリア層を形成し、その上にAu層を設け、次に半田層を設けることにより、光軸の高さを合わせると共に、半田がAu-Sn半田の共晶温度である278℃付近で安定的に溶融することを可能とした。
【選択図】 なし
【解決手段】光デバイスの光導波路の光軸高さにLD、PDなどの光軸高さを合わせるために、Auの嵩上げ層を形成し、嵩上げ層から半田層へのAuの拡散による組成変動による半田層の溶融温度がばらつきを防ぐため、嵩上げ層の上にバリア層を形成し、その上にAu層を設け、次に半田層を設けることにより、光軸の高さを合わせると共に、半田がAu-Sn半田の共晶温度である278℃付近で安定的に溶融することを可能とした。
【選択図】 なし
Description
本発明は、光デバイスの形成において、各光素子の光軸を精度良く合わせた光デバイスに関するものである。
情報通信システムの基盤技術として光通信技術が浸透していくにつれて、FTTH(ファイバーツーザホーム)光送受信へのニーズが急速に高まっている中で、光ファイバ固定用V溝、光導波路、光送受信部等を有する光デバイスは、光ネットワークのキーデバイスとしてその重要性が高まり開発が進められている。光デバイスの普及には低価格化と量産化が要望されている。
光送受信部に搭載する、PD(フォトダイオード)、LD(レーザダイオード)等の素子の光軸の位置が各々異なるため、そのままでは光導波路との光軸を合わせることが困難であった。たとえば、PDと光導波路との光軸は一致するが、高さが低いLDは光層波路との光軸ずれが発生し、結合損失を増大させる等の問題があった。各素子の光軸を合わせる方法として、溝を形成する方法(特許文献1参照)が、知られているが工程が複雑であり、簡易に光軸を合わせる方法が必要とされていた。
特開平9−292528号公報
光ファイバ固定用V溝、光導波路、光送受信部等を有する光デバイスの、光軸を簡便に一致させる方法を提供することを課題とする。
本発明は、光デバイス上の光導波路の光軸高さにLD、PDなどの光軸高さを合わせるため、電極パッド上に金属膜の嵩上げ層を形成するものであり、金属膜はAu膜をメッキ成膜法により形成するものである。またこのAuの嵩上げ層からAu-Sn等の半田層へAuが拡散し、組成変動を引き起こすことによる半田溶融温度のばらつきを防ぐため、バリア層を設け、このバリア層が、Ti、Pt、Ni、Cr、Pdの単層膜または各層を組み合わせた積層膜によって構成されるものである。そのバリア層の上にAu層を形成し、その上に半田層を形成することにより、各素子の光軸を合わせるとともに、半田溶融温度が、例えばAu-Snの共晶温度である278℃付近で安定的に溶融することを可能としたものである。
半田層は、Au-Sn、Au-Si、Au-Zn、Au-Be、Au-Sb、Au-Ge、Au-In、Au-Sn-Ag、Auのいずれかから選択するものである。
半田層は、Au-Sn、Au-Si、Au-Zn、Au-Be、Au-Sb、Au-Ge、Au-In、Au-Sn-Ag、Auのいずれかから選択するものである。
本発明によれば、光デバイスにおいて、各素子の光軸高さを合わせるため、電極パッド上にメッキ成膜法によりAuの嵩上げ層を形成し、次にAuの嵩上げ層からAu-Sn半田層へAuが拡散し、Au-Sn組成が変動し半田層の溶融温度がばらつく等の課題を解決するために、Auの嵩上げ層の上に、スパッタリング、蒸着法等を用いてTi/Ptのバリア層を形成し、次にAu層を形成し、その上にAu-Sn半田層を形成することにより、光軸高さを合わせるとともに、Au-Sn半田の共晶温度である278℃付近で安定的に溶融することができるものである。本発明により、低コスト、高品質の光デバイスが可能となり、また製造歩留まりが向上し、高品質で低コストな光デバイスが提供できる。
光ファイバ固定用V溝、光導波路、光送受信部等を有する光デバイスにおいて、光送受信部に搭載するLD(レーザダイオード)、PD(フォトダイオード)等の素子の大きさはそれぞれ異なっており、そのままでは光導波路の光軸高さに合わないため、結合損失が増大するという問題があった。光ファイバの光軸に交わる溝を形成して各素子の光軸を合わせる方法が知られているが、工程が複雑であり困難であった。
発明者らは光導波路の光軸高さにLD、PD等の光学素子の光軸高さを合わせる方法を検討した結果、電極パッド上にメッキ成膜法によりAuの嵩上げ層を形成し、その上に光学素子を実装することにより、光軸高さを合わせ光軸ずれの発生を防ぐことが可能となることを見出したものである。
Auの嵩上げ層の上に直接Au-Snの半田層を形成すると、半田層の溶融温度がばらつき、不安定になる。これはAu-Sn半田層へ、厚みが数μmオーダーの嵩上げ層の厚膜のAuが拡散していき、Au-Sn組成が変化し半田層の共晶温度がばらつくためと考えられる。
発明者らは、この溶融温度のばらつきを防ぐため、Auの嵩上げ層の上に、スパッタリング、蒸着法等を用いてTi/Pt等のバリア層を形成し、次にAu層を形成し、その上にAu-Sn半田層を形成することにより、Au-Snの共晶温度である278℃付近で安定的に溶融することができることを見出したものである。このAu層の厚みは、1μm以下の薄膜であることが好ましく、この厚さであれば溶融温度は278℃付近で安定している。バリア層は、Ti、Pt、Ni、Cr、Pdの単層膜または各層を組み合わせた積層膜が好適に使用できる。
また、この半田は、Au-Snに限定されることなくAu-Si、Au-Zn、Au-Be、Au-Sb、Au-Ge、Au-In、Au-Sn-Ag、Auを使用することも好適である。
図1は、本発明による光デバイスの構造の一例を示す模式図である。この図1の1、5、10、22は同一のシリコン基板であり、この基板にSiO2膜を成膜し、その上に各素子を形成あるいは実装する。光導波路7、PD27の光軸高さは同一であり、LD20の光軸高さが、それらより低い場合について説明する。
まず、光デバイスにファイバを接続するためのV溝3はシリコン基盤1上にフォトリソグラフィーとKOHによるエッチングにより形成する。光導波路8はフォトリソグラフィと反応性イオンエッチング(RIE:Reactive Ion Etching)および剥離液により、シリコン基板5上に下部クラッド層7、コア層8と上部クラッド層9を作製し形成する。
光送受信部である、LD20、PD27の電極パッドの作製を、以下の通り示す。SiO2膜を成膜したシリコン基板10、22上に光送受信用の電極パターンを、フォトリソグラフィーを用いて形成する。Ti層12、24、Pt層13、25、Au層14、26をマグネトロンスパッタリング装置、もしくは抵抗加熱真空蒸着機、もしくはEB(電子ビーム)蒸着機で成膜した後、リフトオフを行い電極パッド12、13、14、24、25、26を形成する。
この例では、LD20の光軸が他の素子の光軸より低いため嵩上げを実施する。LD20の光軸合わせ用の嵩上げ層15は、電極パッド12、13、14の上に、嵩上げメッキパターンを、フォトリソグラフィーを用いて形成し、メッキ成膜法によりAuの嵩上げ層15を形成する。次に、真空成膜法、あるいはメッキ成膜法をもちいて、バリア層であるTi層16、Pt層17、更にAu層18を成膜した後、リフトオフを行う。
Au層18の上の半田層19は、フォトリソグラフィーとメッキ成膜法や真空成膜法で同時成膜、もしくは積層成膜した後、リフトオフを行い形成する。
半田層19は、メッキ成膜法や、真空成膜法で形成することができる。
半田層19は、メッキ成膜法や、真空成膜法で形成することができる。
以上の各工程で使用するメッキ成膜法は、電解法や無電解法が使用できる。また、真空成膜法は、マグネトロンスパッタ装置、ECR(Electron Cyclotron Resonance)プラズマ装置、CVD(Chemical Vaper Deposition)装置、電子ビーム真空蒸着装置、抵抗加熱真空蒸着装置等で行うことができる。
また、半田層19は半田シートを使用することも好適である。
以上の工程の後、基板をダイシング法もしくは壁かい法によりチップ化し、ボンディング装置でLD、PDをボンディングし、ワイヤーボンダーで電極パッドへワイヤリングを行い、光デバイスを形成した。
これらに使用する、基板、導波路等の材質は、Siに限られることなく、SOI、Al2O3、AlN、 Al/SiC、Cu-W、 Cu-Mo、Si3N4、 SiC、コバール、フッ素化ポリイミド樹脂、フッ素化アクリル樹脂、重水素化ポリシロキサン樹脂、フッ素化エポキシ樹脂、全フッ素化脂環式樹脂、シリコーン樹脂のいずれかを含有したものを使用することも好適である。
〔実施例1〕
本発明において、図2に示す光デバイスを製造した。厚さ2μmのSiO2膜29を形成した厚さ1.0mm直径100mmの4インチのシリコン基板30上に、V溝31、光導波路42、LD40を、光軸が合うように形成した。
本発明において、図2に示す光デバイスを製造した。厚さ2μmのSiO2膜29を形成した厚さ1.0mm直径100mmの4インチのシリコン基板30上に、V溝31、光導波路42、LD40を、光軸が合うように形成した。
まず基板30上に、フォトリソグラフィーによりV溝パターンを形成し、KOHのエッチング液により、幅135μmのV溝31を形成した。
次に基板30上に、LD40の電極パターンをフォトリソグラフィーを用いて形成した。マグネトロンスパッタリング装置で、Ar/O2プラズマイオンによって、ウエハー表面をクリーニングした。次にマグネトロンスパッタリング装置で、20nm厚みのTi層32、50nm厚みのPt層33、500nm厚みのAu層34をそれぞれ成膜し、リフトオフを行い電極パッド32、33、34を形成した。
電極パッド32、33、34の上に、嵩上げ用のメッキパターンを、フォトリソグラフィーを用いて形成し、電解メッキ法により光軸高さ調整分の厚みのAuの嵩上げ層35、7.3μmを形成した。
次に、マグネトロンスパッタリング装置で20nm厚みのTi層36を成膜後、50nm厚みのPt層37を成膜してバリア層を形成し、更に500nmのAu層38を成膜した後リフトオフを行い、バリア層36、37、及びAu層38を形成した。
次に、光導波路42を形成した。光導波路42はフッ素化ポリイミドを用い、シリコン基板30の表面にフォトリソグラフィとRIE法及び剥離液により、下部クラッド層41、コア層42と上部クラッド層43を形成し、光導波路パターン42を製作した。
次にバリア層36、37上のAu層38の上に、フォトリソグラフィーを用いて半田パターンを形成した。マグネトロンスパッタリング装置を用いて、ウエハーの表面をAr/O2プラズマイオンでドライエッチングし、基板表面の不純物を除去した後、Au-Snを積層成膜した後リフトオフを行い、厚み2.8μmの半田層39を形成した。
ダイシング装置でウエハーから各チップへ切り出し、ボンディング装置でLD40を278℃で加熱加圧してボンディングした。
LDの嵩上げを実施した結果、導波路、LDの光軸高さを±0.6μmの範囲で精度良く合わせることができた。
LDを搭載しないチップサンプルをオーブンに20個投入して、Au-Sn半田層39の溶融状態を調べた。その結果、投入数20個の内、20個全てが278℃±10℃で、安定して溶融することが確認できた。
<比較例1>
実施例1のサンプルで、バリア層36、37及びAu層38を入れずに、Auの嵩上げ層35の上に直接Au-Sn半田層39を形成したものは、LD40のボンディングが不安定になり、実施例1と同様にオーブンに20個投入し、半田層39の溶融状態を調べた結果、半田溶融温度に285℃〜345℃までばらつきが発生していた。
<比較例1>
実施例1のサンプルで、バリア層36、37及びAu層38を入れずに、Auの嵩上げ層35の上に直接Au-Sn半田層39を形成したものは、LD40のボンディングが不安定になり、実施例1と同様にオーブンに20個投入し、半田層39の溶融状態を調べた結果、半田溶融温度に285℃〜345℃までばらつきが発生していた。
1、5、10、22、30 シリコン基板
2、6、11、23、29 SiO2膜
3、31 V溝
4 光ファイバーの光軸
7、41 下部クラッド層
8、42 コア層(光導波路)
9、43 上部クラッド層
12、24、32 Ti層(電極パッド)
13、25、33 Pt層(電極パッド)
14、26、34 Au層(電極パッド)
15、35 嵩上げ層(Au)
16、36 Ti層(バリア層)
17、37 Pt層(バリア層)
18、38 Au層
19、39 Au-Sn半田層
20、40 LD
21 LDの光軸
27 PD
28 PDの光軸
2、6、11、23、29 SiO2膜
3、31 V溝
4 光ファイバーの光軸
7、41 下部クラッド層
8、42 コア層(光導波路)
9、43 上部クラッド層
12、24、32 Ti層(電極パッド)
13、25、33 Pt層(電極パッド)
14、26、34 Au層(電極パッド)
15、35 嵩上げ層(Au)
16、36 Ti層(バリア層)
17、37 Pt層(バリア層)
18、38 Au層
19、39 Au-Sn半田層
20、40 LD
21 LDの光軸
27 PD
28 PDの光軸
Claims (7)
- 基板上に設置した光素子により構成される光デバイスにおいて、光素子の電極パッド部に、金属膜で嵩上げ層を形成し光軸高さを合わせたことを特徴とする光デバイス。
- 金属膜の嵩上げ層が、メッキ成膜法により形成したAu層であることを特徴とする請求項1記載の光デバイス。
- 嵩上げ層の上に、バリア層を形成したことを特徴とする、請求項1または請求項2のいずれかに記載の光デバイス。
- バリア層が、Ti、Pt、Ni、Cr、Pdの単層膜または単層膜を組み合わせた積層膜であることを特徴とする請求項3に記載の光デバイス。
- バリア層の上に、Au層を形成したことを特徴とする、請求項3、請求項4のいずれかに記載の光デバイス。
- 請求項5に記載のAu層の上に半田層を形成したことを特徴とする、光デバイス。
- 半田層が、Au-Sn、Au-Si、Au-Zn、Au-Be、Au-Sb、Au-Ge、Au-In、Au-Sn-Ag、Auのいずれかであることを特徴とする請求項6に記載の光デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004060742A JP2005252005A (ja) | 2004-03-04 | 2004-03-04 | 光デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004060742A JP2005252005A (ja) | 2004-03-04 | 2004-03-04 | 光デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005252005A true JP2005252005A (ja) | 2005-09-15 |
Family
ID=35032201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004060742A Abandoned JP2005252005A (ja) | 2004-03-04 | 2004-03-04 | 光デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005252005A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073758A (ja) * | 2008-09-16 | 2010-04-02 | Furukawa Electric Co Ltd:The | 半導体レーザモジュール |
CN108828728A (zh) * | 2018-06-07 | 2018-11-16 | 深圳市极致兴通科技有限公司 | 一种无源的光学透镜的固定方法及光发射组件 |
-
2004
- 2004-03-04 JP JP2004060742A patent/JP2005252005A/ja not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073758A (ja) * | 2008-09-16 | 2010-04-02 | Furukawa Electric Co Ltd:The | 半導体レーザモジュール |
CN108828728A (zh) * | 2018-06-07 | 2018-11-16 | 深圳市极致兴通科技有限公司 | 一种无源的光学透镜的固定方法及光发射组件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7323352B2 (en) | Process for making light waveguide element | |
US6344148B1 (en) | Method for aligning optical devices with substrate | |
TW201033667A (en) | Optical element module and method of manufacturing the same | |
JP2000089054A (ja) | Soi光導波路を利用したハイブリッド光集積回路用基板の製造方法 | |
JP4764373B2 (ja) | 光導波回路およびその作製方法 | |
JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
JP2007286340A (ja) | 光導波路デバイス及びその製造方法 | |
EP1850157B1 (en) | Manufacturing method of an optical waveguide device | |
KR100427582B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
CN102713707A (zh) | 用于光纤陈列基座的v形槽结构体及其制造方法 | |
EP1211532A2 (en) | Optical device for mounting optical elements | |
JP3277646B2 (ja) | 光半導体装置の製造方法 | |
US7482184B2 (en) | Manufacture of a layer of optical interconnection on an electronic circuit | |
JP2005252005A (ja) | 光デバイス | |
JP2016014766A (ja) | 光デバイス及びその製造方法 | |
US6377732B1 (en) | Planar waveguide devices and fiber attachment | |
JPH07151940A (ja) | 光結合構造とその製造方法 | |
US20030235388A1 (en) | Method for fabricating fiber blocks using solder as bonding material | |
JP3694630B2 (ja) | 光電気回路基板 | |
KR20040090660A (ko) | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | |
JP3690648B2 (ja) | 光導波路基板 | |
EP4325262A1 (en) | Improved light source integration | |
WO2015107918A1 (ja) | 光路変換付き平面導波回路とその製造方法 | |
US20230148361A1 (en) | On-chip integration of optical components with photonic wire bonds and/or lenses | |
JP3559528B2 (ja) | 光電気回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080630 |