JP2005251907A - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路 Download PDFInfo
- Publication number
- JP2005251907A JP2005251907A JP2004058970A JP2004058970A JP2005251907A JP 2005251907 A JP2005251907 A JP 2005251907A JP 2004058970 A JP2004058970 A JP 2004058970A JP 2004058970 A JP2004058970 A JP 2004058970A JP 2005251907 A JP2005251907 A JP 2005251907A
- Authority
- JP
- Japan
- Prior art keywords
- current
- laser diode
- pseudo
- circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06808—Stabilisation of laser output parameters by monitoring the electrical laser parameters, e.g. voltage or current
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】 電源電圧の変動やチャネル長変調効果により発生した、目標電流値と実際にレーザダイオードに供給される電流値との差を補正して、目標値に近い電流をレーザダイオードに供給できるレーザダイオード駆動回路を得る。
【解決手段】 高精度の第１のカレントミラー回路３、並びに抵抗値及び／又は順方向電圧が可変設定された第１の擬似レーザダイオードＬＤ１で、電流ｉ１に応じたレーザダイオードＬＤの基準となる順方向電圧ＶＬＤ１を発生させると共に第２のカレントミラー回路４、並びに抵抗値及び／又は順方向電圧が可変設定された第２の擬似レーザダイオードＬＤ２で、電流ｉ１に応じたレーザダイオードＬＤの実際の順方向電圧ＶＬＤ２を発生させ、該順方向電圧ＶＬＤ２が基準となる順方向電圧ＶＬＤ１になるようにレーザダイオードＬＤに流れる電流ｉＬＤを制御するようにした。
【選択図】 図１
【解決手段】 高精度の第１のカレントミラー回路３、並びに抵抗値及び／又は順方向電圧が可変設定された第１の擬似レーザダイオードＬＤ１で、電流ｉ１に応じたレーザダイオードＬＤの基準となる順方向電圧ＶＬＤ１を発生させると共に第２のカレントミラー回路４、並びに抵抗値及び／又は順方向電圧が可変設定された第２の擬似レーザダイオードＬＤ２で、電流ｉ１に応じたレーザダイオードＬＤの実際の順方向電圧ＶＬＤ２を発生させ、該順方向電圧ＶＬＤ２が基準となる順方向電圧ＶＬＤ１になるようにレーザダイオードＬＤに流れる電流ｉＬＤを制御するようにした。
【選択図】 図１
Description
本発明は、レーザダイオードの駆動回路に関し、特にプリンタ、光ディスク装置、光通信等に使用するレーザダイオードの駆動電流を精度よく制御することができるレーザダイオード駆動回路に関する。
半導体レーザは、小型でかつ安価であり、電流を流すだけで容易にレーザ光を得ることができるため、プリンタ、光ディスク装置、光通信等の分野で広く用いられている。
図２０は、従来のレーザダイオード駆動回路の回路例を示した図である。
図２０において、レーザダイオード駆動回路１００は、入力された制御信号ＳＣａに応じて出力電流が変化する電流源１０１と、電流源１０１からの電流ｉａが入力されるＮチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳトランジスタと呼ぶ）１０２及び１０３で形成されたカレントミラー回路１０４とを備えている。更に、レーザダイオード駆動回路１００は、該カレントミラー回路１０４の出力電流ｉｂを入力電流とするＰチャネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳトランジスタと呼ぶ）１０５及び１０６で形成されたカレントミラー回路１０７とを備えている。カレントミラー回路１０７のＰＭＯＳトランジスタ１０６のドレインと負側電源電圧Ｖｓｓとの間にレーザダイオードＬＤが接続されている。
図２０は、従来のレーザダイオード駆動回路の回路例を示した図である。
図２０において、レーザダイオード駆動回路１００は、入力された制御信号ＳＣａに応じて出力電流が変化する電流源１０１と、電流源１０１からの電流ｉａが入力されるＮチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳトランジスタと呼ぶ）１０２及び１０３で形成されたカレントミラー回路１０４とを備えている。更に、レーザダイオード駆動回路１００は、該カレントミラー回路１０４の出力電流ｉｂを入力電流とするＰチャネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳトランジスタと呼ぶ）１０５及び１０６で形成されたカレントミラー回路１０７とを備えている。カレントミラー回路１０７のＰＭＯＳトランジスタ１０６のドレインと負側電源電圧Ｖｓｓとの間にレーザダイオードＬＤが接続されている。
更に、カレントミラー回路１０４のＮＭＯＳトランジスタ１０３のドレインと、カレントミラー回路１０７のＰＭＯＳトランジスタ１０５のドレインとの間に、スイッチ１０８が設けられている。
制御信号ＳＣａに応じて電流源１０１から出力された電流ｉａは、カレントミラー回路１０４で折り返されてカレントミラー回路１０７に入力され、カレントミラー回路１０７のＰＭＯＳトランジスタ１０６のドレイン電流となる。該ドレイン電流が駆動電流ｉＬＤとしてレーザダイオードＬＤに供給され、レーザダイオードＬＤが発光する。レーザダイオードＬＤの光出力の大きさは、制御信号ＳＣａに応じて電流源１０１から出力される出力電流ｉａによって決定される。スイッチ１０８は、制御回路（図示せず）から出力された制御信号によって制御され、レーザダイオードＬＤの発光又は消灯の制御を行う。
制御信号ＳＣａに応じて電流源１０１から出力された電流ｉａは、カレントミラー回路１０４で折り返されてカレントミラー回路１０７に入力され、カレントミラー回路１０７のＰＭＯＳトランジスタ１０６のドレイン電流となる。該ドレイン電流が駆動電流ｉＬＤとしてレーザダイオードＬＤに供給され、レーザダイオードＬＤが発光する。レーザダイオードＬＤの光出力の大きさは、制御信号ＳＣａに応じて電流源１０１から出力される出力電流ｉａによって決定される。スイッチ１０８は、制御回路（図示せず）から出力された制御信号によって制御され、レーザダイオードＬＤの発光又は消灯の制御を行う。
また、従来のＬＤ駆動回路として、ＬＤ駆動電流の電流制御を行うトランジスタに直列に挿入され、ＬＤ駆動電流を設定すると同時にＬＤ駆動電流の変化を検出するための抵抗器をなくすことによって、光出力の安定化と同時に電源電圧の低電圧化を図ることができるものがあった（例えば、特許文献１参照。）。
特開平１０−２７０７８４号公報
しかし、通常、カレントミラー回路の入力電流と出力電流が同一になるようにするには、カレントミラー回路を構成しているＭＯＳトランジスタのソース‐ゲート間電圧Ｖｇｓと、ソース‐ドレイン間Ｖｄｓが一致していなければならない。
図２１はＮＭＯＳトランジスタのドレイン電流ｉｄとドレイン電圧Ｖｄｓとの特性例を、ゲート電圧Ｖｇｓをパラメータにして示した図である。
図２１で示すように、飽和領域でゲート電圧Ｖｇｓが一定であっても、ドレイン電圧Ｖｄｓが大きくなるにつれて、ドレイン電流ｉｄが増加している。この現象は、チャネル長変調効果として知られている。
図２１はＮＭＯＳトランジスタのドレイン電流ｉｄとドレイン電圧Ｖｄｓとの特性例を、ゲート電圧Ｖｇｓをパラメータにして示した図である。
図２１で示すように、飽和領域でゲート電圧Ｖｇｓが一定であっても、ドレイン電圧Ｖｄｓが大きくなるにつれて、ドレイン電流ｉｄが増加している。この現象は、チャネル長変調効果として知られている。
図２０のカレントミラー回路１０７を例にして説明すると、カレントミラー回路１０７を構成しているＰＭＯＳトランジスタ１０５と１０６は、ソースが共に正側電源電圧Ｖｄｄに接続され、ゲートがそれぞれ接続されてソース‐ゲート間電圧は同電圧である。しかし、ドレイン電圧Ｖｂは、図２２（ａ）に示すように、制御信号ＳＣａに応じて、すなわち電流源１０１からの電流ｉａに応じて変化する。これは、ＭＯＳトランジスタでは、ドレイン電流が増加するとソース‐ゲート間の電圧も増加することから、ＰＭＯＳトランジスタ１０５のドレイン電圧Ｖｂが低下することと、レーザダイオードＬＤも駆動電流ｉＬＤが増加すると、レーザダイオードＬＤのアノード側の電圧ＶＬＤも増加するためである。
電流源１０１からの電流ｉａが小さい間、すなわち図２２（ａ）のＢ領域では、ＰＭＯＳトランジスタ１０５のドレイン電圧ＶｂはＰＭＯＳトランジスタ１０６のドレイン電圧ＶＬＤより大きいが、電流ｉａが大きくなるにつれてＰＭＯＳトランジスタ１０５のドレイン電圧ＶｂとＰＭＯＳトランジスタ１０６のドレイン電圧ＶＬＤの電圧差が小さくなりＡ点で逆転する。
図２２（ｂ）で示すように、チャネル長変調効果によって、従来回路では、電流源１０１からの電流ｉａがＡ点の電流値よりも小さいＢ領域では、レーザダイオードＬＤに供給される電流ｉＬＤは目標値より多くなり、電流ｉａがＡ点を超えてＣ領域に入ると、電流ｉＬＤが目標値より小さくなるという問題があった。また、電源電圧の変動によっても、レーザダイオードＬＤに供給する電流ｉＬＤが変動する。このようなチャネル長変調効果や電源電圧の変動による現象は、カレントミラー回路１０４でも同様に発生する。
図２２（ｂ）で示すように、チャネル長変調効果によって、従来回路では、電流源１０１からの電流ｉａがＡ点の電流値よりも小さいＢ領域では、レーザダイオードＬＤに供給される電流ｉＬＤは目標値より多くなり、電流ｉａがＡ点を超えてＣ領域に入ると、電流ｉＬＤが目標値より小さくなるという問題があった。また、電源電圧の変動によっても、レーザダイオードＬＤに供給する電流ｉＬＤが変動する。このようなチャネル長変調効果や電源電圧の変動による現象は、カレントミラー回路１０４でも同様に発生する。
図２０の電流ｉａ、ｉｂ及びｉＬＤがどのように決まるかを図２３及び図２４を用いて説明する。
図２３は、電流源１０１からの出力電流ｉａが小さい区間、すなわち図２２のＢ領域の場合を示している。電流源１０１からの電流ｉａにより、ＮＭＯＳトランジスタ１０２の動作点Ｎ１が決まる。ＮＭＯＳトランジスタ１０３のゲート電圧は、ＮＭＯＳトランジスタ１０２と同じであるが、ＮＭＯＳトランジスタ１０３のドレイン電圧Ｖｂはゲート電圧Ｖａよりも大きいため、ＮＭＯＳトランジスタ１０３の動作点は、ゲート電圧Ｖａを右方向に移動したＮ２になる。該動作点Ｎ２の電流が、ＮＭＯＳトランジスタ１０３のドレイン電流ｉｂとなる。
図２３は、電流源１０１からの出力電流ｉａが小さい区間、すなわち図２２のＢ領域の場合を示している。電流源１０１からの電流ｉａにより、ＮＭＯＳトランジスタ１０２の動作点Ｎ１が決まる。ＮＭＯＳトランジスタ１０３のゲート電圧は、ＮＭＯＳトランジスタ１０２と同じであるが、ＮＭＯＳトランジスタ１０３のドレイン電圧Ｖｂはゲート電圧Ｖａよりも大きいため、ＮＭＯＳトランジスタ１０３の動作点は、ゲート電圧Ｖａを右方向に移動したＮ２になる。該動作点Ｎ２の電流が、ＮＭＯＳトランジスタ１０３のドレイン電流ｉｂとなる。
また、動作点Ｎ２は、ＰＭＯＳトランジスタ１０５の動作点でもある。ＰＭＯＳトランジスタ１０６のゲート電圧Ｖｂは、ＰＭＯＳトランジスタ１０５と同じであるが、ＰＭＯＳトランジスタ１０６のドレイン電圧ＶＬＤは、ゲート電圧Ｖｂよりも小さいため、左に移動したＰ２が動作点となる。該動作点Ｐ２の電流が、レーザダイオードＬＤの駆動電流ｉＬＤとなる。図２３より、駆動電流ｉＬＤは、電流源１０１からの電流ｉａと比較して増加していることが分かる。
次に、図２４は、電流源１０１からの電流ｉａが大きい区間、すなわち図２２のＣ領域の場合を示している。図２４において、電流源１０１からの電流ｉａによって、ＮＭＯＳトランジスタ１０２の動作点Ｎ１が決まる。ＮＭＯＳトランジスタ１０３のゲート電圧ＶａはＮＭＯＳトランジスタ１０２と同じであるが、ＮＭＯＳトランジスタ１０３のドレイン電圧Ｖｂは、ゲート電圧Ｖａよりも小さい場合、ＮＭＯＳトランジスタ１０３の動作点は、ゲート電圧Ｖａを左方向に移動したＮ２になる。該動作点Ｎ２の電流が、ＮＭＯＳトランジスタ１０３のドレイン電流ｉｂである。また、動作点Ｎ２は、ＰＭＯＳトランジスタ１０５の動作点でもある。
ＰＭＯＳトランジスタ１０６のゲート電圧Ｖｂは、ＰＭＯＳトランジスタ１０５のゲート電圧と同じであるが、ＰＭＯＳトランジスタ１０６のドレイン電圧ＶＬＤは、ゲート電圧Ｖｂよりも大きいので、右に移動したＰ２が動作点となる。該動作点Ｐ２の電流が、レーザダイオードＬＤの駆動電流ｉＬＤとなる。図２４から、駆動電流ｉＬＤは、電流源１０１からの電流ｉａと比較して減少していることが分かる。このように、チャネル長変調効果の影響を受け、レーザダイオードＬＤを駆動する電流ｉＬＤは、制御信号ＳＣａで与えた目標電流値に対してずれるという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、電源電圧の変動やチャネル長変調効果により発生した、目標電流値と実際にレーザダイオードに供給される電流値との差を補正することにより、目標値に近い電流をレーザダイオードに供給することができるレーザダイオード駆動回路を得ることを目的とする。
この発明に係るレーザダイオード駆動回路は、外部から入力された制御信号に応じて電流源の電流値を変化させ、該電流値と同じか又は比例した電流をレーザダイオードに供給して該レーザダイオードを発光させるレーザダイオード駆動回路において、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性をそれぞれ備えた第１及び第２の各擬似レーザダイオードと、
入力された電流に応じた電流を生成して該第１の擬似レーザダイオードに供給する第１のカレントミラー回路と、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源から供給される電流に応じた電流を前記第１から第３の各カレントミラー回路にそれぞれ出力する第４のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第２及び第３の各カレントミラー回路の入力端に電流をそれぞれ加算して補正する補正回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、前記レーザダイオードの特性に応じて抵抗値及び／又は順方向電圧が可変設定されるものである。
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性をそれぞれ備えた第１及び第２の各擬似レーザダイオードと、
入力された電流に応じた電流を生成して該第１の擬似レーザダイオードに供給する第１のカレントミラー回路と、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源から供給される電流に応じた電流を前記第１から第３の各カレントミラー回路にそれぞれ出力する第４のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第２及び第３の各カレントミラー回路の入力端に電流をそれぞれ加算して補正する補正回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、前記レーザダイオードの特性に応じて抵抗値及び／又は順方向電圧が可変設定されるものである。
また、この発明に係るレーザダイオード駆動回路は、外部から入力された制御信号に応じて電流源の電流値を変化させ、該電流値と同じか又は比例した電流をレーザダイオードに供給して該レーザダイオードを発光させるレーザダイオード駆動回路において、
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ電流を供給して補正する補正回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、前記レーザダイオードの特性に応じて抵抗値及び／又は順方向電圧が可変設定されるものである。
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ電流を供給して補正する補正回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、前記レーザダイオードの特性に応じて抵抗値及び／又は順方向電圧が可変設定されるものである。
具体的には、前記第１及び第２の各擬似レーザダイオードは、所定の電圧を生成して出力する電圧源と少なくとも１つの抵抗からなる抵抗回路との直列回路でそれぞれ形成される。
また、前記抵抗回路は設定された抵抗値になる可変抵抗をなし、及び／又は前記電圧源は設定された値の電圧を生成して出力する可変電圧源である。
また、前記抵抗回路は、抵抗とスイッチが直列に接続された複数の直列回路が並列に接続されてなる。
一方、前記第１及び第２の各擬似レーザダイオードは、複数のダイオードと該各ダイオードに対応するスイッチが直列に接続された各直列回路が並列に接続されてなるようにした。
一方、前記第１及び第２の各擬似レーザダイオードは、
並列に接続された複数のトランジスタと、
該各トランジスタの内、あらかじめ選択されたトランジスタに対してダイオードをなすように接続すると共に、他のトランジスタをオフさせて遮断状態にする切替回路部と、
をそれぞれ備えるようにしてもよい。
並列に接続された複数のトランジスタと、
該各トランジスタの内、あらかじめ選択されたトランジスタに対してダイオードをなすように接続すると共に、他のトランジスタをオフさせて遮断状態にする切替回路部と、
をそれぞれ備えるようにしてもよい。
この場合、前記各トランジスタは、少なくとも１つのダイオードがそれぞれ直列に接続される。
また、この発明に係るレーザダイオード駆動回路は、外部から入力された制御信号に応じて電流源の電流値を変化させ、該電流値と同じか又は比例した電流をレーザダイオードに供給して該レーザダイオードを発光させるレーザダイオード駆動回路において、
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ供給する電流供給回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、第１の擬似レーザダイオードが出力側のトランジスタをなし第２の擬似レーザダイオードが入力側のトランジスタをなす第４のカレントミラー回路を形成し、前記レーザダイオードの特性に応じて抵抗値及び／又は順方向電圧が可変設定されるものである。
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ供給する電流供給回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、第１の擬似レーザダイオードが出力側のトランジスタをなし第２の擬似レーザダイオードが入力側のトランジスタをなす第４のカレントミラー回路を形成し、前記レーザダイオードの特性に応じて抵抗値及び／又は順方向電圧が可変設定されるものである。
この場合、前記第４のカレントミラー回路は、入力端と出力端にそれぞれスイッチが接続された複数の第５のカレントミラー回路で構成され、該各スイッチによって、各第５のカレントミラー回路の入力端に対する前記第２のカレントミラー回路の出力端への接続制御及び各第５のカレントミラー回路の出力端に対する前記電流源への接続制御がそれぞれ行われるようにした。
また、前記第４のカレントミラー回路は、
並列に接続された複数の入力側トランジスタと、
該各入力側トランジスタに対応して設けられた各出力側トランジスタと、
前記各入力側トランジスタの内、あらかじめ選択された入力側トランジスタに対してダイオードをなすように接続すると共に該入力側トランジスタに対応する出力側トランジスタをオンさせ、他の入力側トランジスタ及び出力側トランジスタをオフさせて遮断状態にする切替回路部と、
をそれぞれ備え、
ダイオードをなすように接続された入力側トランジスタと該入力側トランジスタに対応する前記出力側トランジスタは第５のカレントミラー回路を形成するようにしてもよい。
並列に接続された複数の入力側トランジスタと、
該各入力側トランジスタに対応して設けられた各出力側トランジスタと、
前記各入力側トランジスタの内、あらかじめ選択された入力側トランジスタに対してダイオードをなすように接続すると共に該入力側トランジスタに対応する出力側トランジスタをオンさせ、他の入力側トランジスタ及び出力側トランジスタをオフさせて遮断状態にする切替回路部と、
をそれぞれ備え、
ダイオードをなすように接続された入力側トランジスタと該入力側トランジスタに対応する前記出力側トランジスタは第５のカレントミラー回路を形成するようにしてもよい。
前記各第５のカレントミラー回路は、それぞれカスコード型のカレントミラー回路をなすようにしてもよい。
また、前記各スイッチに、それぞれヒューズを使用してもよい。
また、前記各スイッチは、それぞれの制御電極がレジスタに接続されたトランジスタである。
本発明のレーザダイオード駆動回路によれば、第１及び第２の各擬似レーザダイオードの特性、すなわち抵抗値及び／又は順方向電圧を可変にし、発光させたいレーザダイオードの特性の変化に応じて第１及び第２の各擬似レーザダイオードの特性を変えるようにした。このことから、発光させようとするレーザダイオードに様々な特性のものが使用されても、最適な擬似レーザダイオードの特性を選択することでレーザダイオードに供給する電流の直線性を最適な状態にすることができる。
更に、レーザダイオードの駆動電流が微少電流から大電流まで広範囲に渡っても、チャネル長変調効果によって目標駆動電流から外れていたレーザダイオードの駆動電流を、正確な目標電流で駆動することができる。更に、チャネル長変調効果をキャンセルすることができるため、電源電圧が変動しても、レーザダイオードの駆動電流の変動を抑えることができる。
また、レーザダイオードの特性に比例した擬似レーザダイオードに目標電流に比例した電流を供給し、その電流に逆比例する電流をレーザダイオードに供給するようにしたことから、レーザダイオードに目標電流を正確に供給することができる。
また、簡単な構成で擬似レーザダイオードを実現することができ、回路を簡略化することができることから、ＩＣチップの小型化に伴うコストの低減を図ることができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。
図１において、レーザダイオード駆動回路１は、入力された制御信号ＳＣに応じて出力電流ｉ１が変化する電流源２と、レーザダイオードＬＤと、レーザダイオードＬＤに供給される電流ｉＬＤとレーザダイオードＬＤの順方向電圧であるアノード側の電圧ＶＬＤの特性とほぼ同様の特性又は比例関係にある特性を備えた第１の擬似レーザダイオードＬＤ１及び第２の擬似レーザダイオードＬＤ２とを備えている。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。
図１において、レーザダイオード駆動回路１は、入力された制御信号ＳＣに応じて出力電流ｉ１が変化する電流源２と、レーザダイオードＬＤと、レーザダイオードＬＤに供給される電流ｉＬＤとレーザダイオードＬＤの順方向電圧であるアノード側の電圧ＶＬＤの特性とほぼ同様の特性又は比例関係にある特性を備えた第１の擬似レーザダイオードＬＤ１及び第２の擬似レーザダイオードＬＤ２とを備えている。
また、レーザダイオード駆動回路１は、第１の擬似レーザダイオードＬＤ１に電流を供給する高精度な第１のカレントミラー回路３と、第２の擬似レーザダイオードＬＤ２に電流を供給する第２のカレントミラー回路４と、レーザダイオードＬＤに電流を供給する第３のカレントミラー回路５と、電流源２からの出力電流ｉ１が入力されて、第１のカレントミラー回路３と第２のカレントミラー回路４及び第３のカレントミラー回路５に対応する入力電流ｉ２，ｉ４，ｉ６をそれぞれ供給する第４のカレントミラー回路６とを備えている。
更に、レーザダイオード駆動回路１は、ＮＭＯＳトランジスタＮ５及びＮ６、ＮＭＯＳトランジスタＮ５及びＮ６の動作制御を行う演算増幅回路ＡＭＰ並びに第１及び第２の各スイッチＳＷａ，ＳＷｂを備えている。第１のスイッチＳＷａは、レーザダイオードＬＤの発光及び消灯の制御を行い、第２のスイッチＳＷｂは、第１のスイッチＳＷａがオンしたときの第１のスイッチＳＷａのインピーダンスを補正するために使用される。なお、ＮＭＯＳトランジスタＮ５，Ｎ６及び演算増幅回路ＡＭＰは補正回路をなす。
また、第１のカレントミラー回路３は、スタック型カレントミラー回路をなしており、ＰＭＯＳトランジスタＰ１〜Ｐ４で形成されている。第２のカレントミラー回路４は、ＰＭＯＳトランジスタＰ５及びＰ６で形成され、第３のカレントミラー回路５は、ＰＭＯＳトランジスタＰ７及びＰ８で形成されている。第４のカレントミラー回路６は、ＮＭＯＳトランジスタＮ１〜Ｎ４で形成されている。
正側電源電圧Ｖｄｄと負側電源電圧Ｖｓｓ（例えば、接地電圧）との間には、電流源２とＮＭＯＳトランジスタＮ１が直列に接続され、ＮＭＯＳトランジスタＮ１において、ゲートはドレインに接続されている。また、ＮＭＯＳトランジスタＮ１のゲートには、ＮＭＯＳトランジスタＮ２〜Ｎ４の各ゲートがそれぞれ接続され、ＮＭＯＳトランジスタＮ２〜Ｎ４の各ソースは負側電源電圧Ｖｓｓにそれぞれ接続されている。
第１のカレントミラー回路３において、正側電源電圧ＶｄｄとＮＭＯＳトランジスタＮ２のドレインとの間には、ＰＭＯＳトランジスタＰ１及びＰ３が直列に接続され、正側電源電圧Ｖｄｄと第１の擬似レーザダイオードＬＤ１のアノードとの間にはＰＭＯＳトランジスタＰ２及びＰ４が直列に接続されている。第１の擬似レーザダイオードＬＤ１のカソードは負側電源電圧Ｖｓｓに接続されている。ＰＭＯＳトランジスタＰ１及びＰ２の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＰ２のドレインに接続されている。ＰＭＯＳトランジスタＰ３及びＰ４の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＰ３のドレインに接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。ＰＭＯＳトランジスタＰ５のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷｂとＮＭＯＳトランジスタＮ３が直列に接続され、ＰＭＯＳトランジスタＰ６のドレインと負側電源電圧Ｖｓｓとの間には第２の擬似レーザダイオードＬＤ２が接続されている。
第３のカレントミラー回路５において、ＰＭＯＳトランジスタＰ７及びＰ８における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ７のドレインに接続されている。ＰＭＯＳトランジスタＰ７のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷａとＮＭＯＳトランジスタＮ４が直列に接続され、ＰＭＯＳトランジスタＰ８のドレインと負側電源電圧Ｖｓｓとの間にはレーザダイオードＬＤが接続されている。
演算増幅回路ＡＭＰにおいて、非反転入力端は、ＰＭＯＳトランジスタＰ４のドレインと第１の擬似レーザダイオードＬＤ１のアノードとの接続部に接続され、反転入力端は、ＰＭＯＳトランジスタＰ６のドレインと第２の擬似レーザダイオードＬＤ２のアノードとの接続部に接続されている。演算増幅回路ＡＭＰの出力端は、ＮＭＯＳトランジスタＮ５及びＮ６のゲートにそれぞれ接続されている。ＮＭＯＳトランジスタＮ５は、ＮＭＯＳトランジスタＮ３と並列に接続され、ＮＭＯＳトランジスタＮ６は、ＮＭＯＳトランジスタＮ４と並列に接続されている。
第２のカレントミラー回路４は、第３のカレントミラー回路５と比較して、回路を構成しているＭＯＳトランジスタの素子サイズを小さくしたものを使用しており、数十分の１から数百分の１の消費電流になるように設定されている。第２の擬似レーザダイオードＬＤ２に供給される電流ｉ５と第２の擬似レーザダイオードＬＤ２の順方向電圧であるアノード側の電圧ＶＬＤ２との特性であるｉ５‐ＶＬＤ２特性と、レーザダイオードＬＤに供給される電流ｉＬＤとレーザダイオードＬＤのアノード側の電圧ＶＬＤとの特性であるｉＬＤ‐ＶＬＤ特性との電流比は、第２のカレントミラー回路４の消費電流Ｍ２ｉと第３のカレントミラー回路５の消費電流Ｍ３ｉとの比と同じになるように設定されている。すなわち、ｉ５／ｉＬＤ＝Ｍ２ｉ／Ｍ３ｉになるように、第２のカレントミラー回路４及び第３のカレントミラー回路５の各ＭＯＳトランジスタのトランジスタサイズが設定されている。
また、第２のカレントミラー回路４に接続されている第２のスイッチＳＷｂは常時オンしており、そのインピーダンスＺ２は、第３のカレントミラー回路５に接続されている第１のスイッチＳＷａがオンしたときのインピーダンスＺ１よりも大きく、そのインピーダンスの比Ｚ２／Ｚ１は、第２のカレントミラー回路４の消費電流Ｍ２ｉと、第３のカレントミラー回路５の消費電流Ｍ３ｉとの比の逆数に，すなわち、Ｚ２／Ｚ１＝Ｍ３ｉ／Ｍ２ｉになるように第１及び第２の各スイッチＳＷａ，ＳＷｂのそれぞれのインピーダンスＺ１，Ｚ２が設定されている。
第１のカレントミラー回路３は、前記のようにカレントミラー回路を２段積み重ねた構成をなしているため、チャネル長変調効果による電流の非対称性を大幅に改善することができる。第１のカレントミラー回路３としては、図１で示したスタック型の他に、ＰＭＯＳトランジスタをカスコード接続したカスコード型カレントミラー回路や、ウイルソン型カレントミラー回路等も使用することができる。
第４のカレントミラー回路６において、ＮＭＯＳトランジスタＮ１のドレインには、電流源２からの電流ｉ１が供給され、該電流ｉ１に応じた電流がＮＭＯＳトランジスタＮ２〜Ｎ４の各ドレイン電流として出力され、第１〜第３の各カレントミラー回路３〜５にそれぞれ入力される。
第４のカレントミラー回路６において、ＮＭＯＳトランジスタＮ１のドレインには、電流源２からの電流ｉ１が供給され、該電流ｉ１に応じた電流がＮＭＯＳトランジスタＮ２〜Ｎ４の各ドレイン電流として出力され、第１〜第３の各カレントミラー回路３〜５にそれぞれ入力される。
このような構成において、制御信号ＳＣに応じた電流源２からの電流ｉ１は、第４のカレントミラー回路６のＮＭＯＳトランジスタＮ１のドレイン電流となる。該電流は、ＮＭＯＳトランジスタＮ２で折り返されて第１のカレントミラー回路３に入力され、更に第１のカレントミラー回路３の出力端に接続された第１の擬似レーザダイオードＬＤ１に供給される。また、第４のカレントミラー回路６のＮＭＯＳトランジスタＮ１のドレイン電流ｉ１は、ＮＭＯＳトランジスタＮ３で折り返されて第２のカレントミラー回路４に入力され、更に、第２のカレントミラー回路４の出力端に接続された第２の擬似レーザダイオードＬＤ２に供給される。
ＮＭＯＳトランジスタＮ２の素子サイズはＮＭＯＳトランジスタＮ３の素子サイズより大きくして、同一ゲート電圧におけるＮＭＯＳトランジスタＮ２のドレイン電流ｉ２を、ＮＭＯＳトランジスタＮ３のドレイン電流ｉ４よりも大きくなるようにしている。この結果、第１の擬似レーザダイオードＬＤ１に流れる電流ｉ３は、第２の擬似レーザダイオードＬＤ２に流れる電流ｉ５よりも大きくなる。第１の擬似レーザダイオードＬＤ１と第２の擬似レーザダイオードＬＤ２の電流‐電圧特性は同一になっているため、第２の擬似レーザダイオードＬＤ２の電圧ＶＬＤ２は第１の擬似レーザダイオードＬＤ１の順方向電圧であるアノード側の電圧ＶＬＤ１よりも小さくなる。
第１の擬似レーザダイオードＬＤ１の電圧ＶＬＤ１は、演算増幅回路ＡＭＰの非反転入力端に、第２の擬似レーザダイオードＬＤ２の電圧ＶＬＤ２は、演算増幅回路ＡＭＰの反転入力端にそれぞれ入力されているため、演算増幅回路ＡＭＰは、出力端に接続されたＮＭＯＳトランジスタＮ５のゲート電圧を制御し、第２の擬似レーザダイオードＬＤ２の電圧ＶＬＤ２が、第１の擬似レーザダイオードＬＤ１の電圧ＶＬＤ１と等しくなるように、第２のカレントミラー回路４の入力電流ｉ４を増加させて第２のカレントミラー回路４の出力電流ｉ５を増加させる。
更に、演算増幅回路ＡＭＰの出力端にはＮＭＯＳトランジスタＮ６のゲートが接続されていることから、第３のカレントミラー回路５の入力電流ｉ６を増加させる。該電流ｉ６の増加分は、ＮＭＯＳトランジスタＮ５とＮＭＯＳトランジスタＮ６における同一ゲート電圧時のドレイン電流比で決まる。該ドレイン電流比を、第２のカレントミラー回路４の消費電流Ｍ２ｉと第３のカレントミラー回路５の消費電流Ｍ３ｉと同じになるようにして、レーザダイオードＬＤに供給される電流ｉＬＤを、第２の擬似レーザダイオードＬＤ２に供給される電流ｉ５に比例させることができる。
第２の擬似レーザダイオードＬＤ２に供給される電流ｉ５は、第１の擬似レーザダイオードＬＤ１に供給される電流ｉ３と同じであり、第１の擬似レーザダイオードＬＤ１に供給される電流ｉ３は、第１のカレントミラー回路３によって電流源２から出力された電流ｉ１に比例していることから、レーザダイオードＬＤに供給される電流ｉＬＤは、電流源２から出力された電流ｉ１に比例した電流となる。
ここで、レーザダイオードＬＤの電流‐電圧特性は、図２のように、順方向電圧ＶＦと抵抗値ＲＬＤで表すことができ、抵抗値ＲＬＤは、特性直線の傾きΔＶ／Δｉである。レーザダイオードＬＤの順方向電圧ＶＦと抵抗値ＲＬＤは、製品ごとに値が異なり、同一製造工程で製造されたものでも固体ごとに差が発生することがあり、温度や経年変化によっても値が変動する。このようなことから、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２は、図３で示すような構成になっている。
図３では、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２は、抵抗ＲＡと可変電圧源ＶＳの直列回路でそれぞれ構成されている。抵抗ＲＡの一端と可変電圧源ＶＳの正側電極が接続され、抵抗ＲＡの他端が擬似レーザダイオードのアノードをなし、可変電圧源ＶＳの負側電極が擬似レーザダイオードのカソードをなす。
可変電圧源ＶＳの電圧を変えることにより、図４で示すように、擬似レーザダイオードの順方向電圧をＶＦ０〜ＶＦ１までの範囲で変えることができる。このため、レーザダイオードＬＤの特性の変化に応じて、可変電圧源ＶＳの電圧及び抵抗ＲＡの抵抗値を変えることにより、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２は、レーザダイオードＬＤに供給される電流ｉＬＤとレーザダイオードＬＤの順方向電圧であるアノード側の電圧ＶＬＤの特性とほぼ同様の特性又は比例関係にある特性をそれぞれ備えることができる。
可変電圧源ＶＳの電圧を変えることにより、図４で示すように、擬似レーザダイオードの順方向電圧をＶＦ０〜ＶＦ１までの範囲で変えることができる。このため、レーザダイオードＬＤの特性の変化に応じて、可変電圧源ＶＳの電圧及び抵抗ＲＡの抵抗値を変えることにより、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２は、レーザダイオードＬＤに供給される電流ｉＬＤとレーザダイオードＬＤの順方向電圧であるアノード側の電圧ＶＬＤの特性とほぼ同様の特性又は比例関係にある特性をそれぞれ備えることができる。
図５は、可変電圧源ＶＳの回路例を示した図であり、可変電圧源ＶＳは、ＮＭＯＳトランジスタ１５、演算増幅回路１６及び電圧出力型のＤ／ＡコンバータＤＡＣで形成されている。
図５において、演算増幅回路１６の反転入力端はＮＭＯＳトランジスタ１５のドレインに接続され、演算増幅回路１６の非反転入力端にＤ／ＡコンバータＤＡＣの出力電圧が入力されている。演算増幅回路１６の出力端はＮＭＯＳトランジスタ１５のゲートに接続され、ＮＭＯＳトランジスタ１５のドレインは可変電圧源ＶＳの正側電極を、ＮＭＯＳトランジスタ１５のソースは可変電圧源ＶＳの負側電極をそれぞれなす。Ｄ／ＡコンバータＤＡＣの出力電圧を変えることにより、可変電圧源ＶＳの電圧が変わり、擬似レーザダイオードの順方向電圧を変えることができる。
図５において、演算増幅回路１６の反転入力端はＮＭＯＳトランジスタ１５のドレインに接続され、演算増幅回路１６の非反転入力端にＤ／ＡコンバータＤＡＣの出力電圧が入力されている。演算増幅回路１６の出力端はＮＭＯＳトランジスタ１５のゲートに接続され、ＮＭＯＳトランジスタ１５のドレインは可変電圧源ＶＳの正側電極を、ＮＭＯＳトランジスタ１５のソースは可変電圧源ＶＳの負側電極をそれぞれなす。Ｄ／ＡコンバータＤＡＣの出力電圧を変えることにより、可変電圧源ＶＳの電圧が変わり、擬似レーザダイオードの順方向電圧を変えることができる。
一方、図１では、高精度な第１のカレントミラー回路３を使用するようにしたが、第１のカレントミラー回路３をなくして第１の擬似レーザダイオードＬＤ１に電流源２からの出力電流ｉ１を供給するようにしてもよく、この場合、図１は図６のようになる。なお、図６では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図６において、レーザダイオード駆動回路２１は、電流源２と、レーザダイオードＬＤと、第１の擬似レーザダイオードＬＤ１及び第２の擬似レーザダイオードＬＤ２と、第２のカレントミラー回路４と、第３のカレントミラー回路５と、ＮＭＯＳトランジスタＮ３及びＮ４と、ＮＭＯＳトランジスタＮ３及びＮ４の動作制御を行う演算増幅回路ＡＭＰと、第１及び第２の各スイッチＳＷａ，ＳＷｂとを備えている。なお、ＮＭＯＳトランジスタＮ３，Ｎ４及び演算増幅回路ＡＭＰは補正回路をなす。
図６において、レーザダイオード駆動回路２１は、電流源２と、レーザダイオードＬＤと、第１の擬似レーザダイオードＬＤ１及び第２の擬似レーザダイオードＬＤ２と、第２のカレントミラー回路４と、第３のカレントミラー回路５と、ＮＭＯＳトランジスタＮ３及びＮ４と、ＮＭＯＳトランジスタＮ３及びＮ４の動作制御を行う演算増幅回路ＡＭＰと、第１及び第２の各スイッチＳＷａ，ＳＷｂとを備えている。なお、ＮＭＯＳトランジスタＮ３，Ｎ４及び演算増幅回路ＡＭＰは補正回路をなす。
正側電源電圧Ｖｄｄと負側電源電圧Ｖｓｓとの間には、電流源２と第１の擬似レーザダイオードＬＤ１が直列に接続され、電流源２と第１の擬似レーザダイオードＬＤ１のアノードとの接続部は、演算増幅回路ＡＭＰの非反転入力端に接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。
ＰＭＯＳトランジスタＰ５のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷｂとＮＭＯＳトランジスタＮ３が直列に接続され、ＮＭＯＳトランジスタＮ３のゲートは演算増幅回路ＡＭＰの出力端に接続されている。ＰＭＯＳトランジスタＰ６のドレインと負側電源電圧Ｖｓｓとの間には第２の擬似レーザダイオードＬＤ２が接続され、第２の擬似レーザダイオードＬＤ２のアノードとＰＭＯＳトランジスタＰ６のドレインとの接続部は演算増幅回路ＡＭＰの反転入力端に接続されている。
第３のカレントミラー回路５において、ＰＭＯＳトランジスタＰ７及びＰ８における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ７のドレインに接続されている。ＰＭＯＳトランジスタＰ７のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷａとＮＭＯＳトランジスタＮ４が直列に接続され、ＮＭＯＳトランジスタＮ４のゲートは演算増幅回路ＡＭＰの出力端に接続されている。ＰＭＯＳトランジスタＰ８のドレインと負側電源電圧Ｖｓｓとの間にはレーザダイオードＬＤが接続されている。
このような構成において、制御信号ＳＣに応じて電流源２から出力された電流ｉ１は、第１の擬似レーザダイオードＬＤ１に供給される。第１の擬似レーザダイオードＬＤ１における順方向電圧であるアノードの電圧ＶＬＤ１は、演算増幅回路ＡＭＰの非反転入力端に入力されている。また、第２の擬似レーザダイオードＬＤ２の順方向電圧であるアノードの電圧ＶＬＤ２は、演算増幅回路ＡＭＰの反転入力端に入力されている。このことから、演算増幅回路ＡＭＰは、第２の擬似レーザダイオードＬＤ２のアノードの電圧ＶＬＤ２が第１の擬似レーザダイオードＬＤ１のアノードの電圧ＶＬＤ１と等しくなるような電流を第２の擬似レーザダイオードＬＤ２に供給するように、ＮＭＯＳトランジスタＮ３のゲート電圧を制御する。
第２のカレントミラー回路４は、演算増幅回路ＡＭＰの帰還ループに入っているため、第２のカレントミラー回路４で発生するチャネル長変調効果による電流の非対称性は補正され、第２の擬似レーザダイオードＬＤ２に流れる電流ｉ５は、電流源２から出力された電流ｉ１に比例した電流に正確になる。
第２のカレントミラー回路４と第３のカレントミラー回路５に流れる電流は完全に比例関係になるように作られているため、第２の擬似レーザダイオードＬＤ２に比例した電流がレーザダイオードＬＤに流れる。すなわち、電流源２から出力された電流ｉ１に比例した電流がレーザダイオードＬＤに流れることになる。なお、第１のスイッチＳＷａと第２のスイッチＳＷｂについては、前記第１の実施の形態の場合と同様であるのでその説明を省略する。
第２のカレントミラー回路４と第３のカレントミラー回路５に流れる電流は完全に比例関係になるように作られているため、第２の擬似レーザダイオードＬＤ２に比例した電流がレーザダイオードＬＤに流れる。すなわち、電流源２から出力された電流ｉ１に比例した電流がレーザダイオードＬＤに流れることになる。なお、第１のスイッチＳＷａと第２のスイッチＳＷｂについては、前記第１の実施の形態の場合と同様であるのでその説明を省略する。
このように、図６のレーザダイオード駆動回路は、図１の場合と同様の効果を得ることができると共に、図１では、レーザダイオードＬＤに流れる電流に対して追加か又は抜き取りのいずれかしかできなかったため、第１の擬似レーザダイオードＬＤ１と第２の擬似レーザダイオードＬＤ２に供給する電流に初期設定で差を持たせていたのに対して、レーザダイオードＬＤに流れる電流に対して追加と抜き取りの両方を行うことができ、しかも高精度カレントミラー回路及びＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２で構成された第４のカレントミラー回路６が不要となり、これらのカレントミラー回路で発生していたチャネル長変調効果による電流の非対称性も改善することができる。
一方、図３では、擬似レーザダイオードＬＤ１及びＬＤ２は、抵抗ＲＡと可変電圧源ＶＳで構成される場合を例にして示したが、可変抵抗と電圧源を直列に接続した構成、又は可変抵抗と可変電圧源を直列に接続した構成にしてもよい。また、図７で示すように、複数の抵抗Ｒ０〜Ｒｎ（ｎは、ｎ＞０の整数）と、該各抵抗Ｒ０〜Ｒｎに対応して直列に接続されたスイッチＳＷ０〜ＳＷｎからなる各直列回路を並列に接続した構成にするようにしてもよい。
図７において、可変電圧源ＶＳの正側電極に抵抗Ｒ０〜Ｒｎの各一端がそれぞれ接続され、抵抗Ｒ０〜Ｒｎの各他端は対応するスイッチＳＷ０〜ＳＷｎの一端にそれぞれ接続されている、各スイッチＳＷ０〜ＳＷｎの各他端は接続され、該接続部は、擬似レーザダイオードのアノードをなす。
図７において、可変電圧源ＶＳの正側電極に抵抗Ｒ０〜Ｒｎの各一端がそれぞれ接続され、抵抗Ｒ０〜Ｒｎの各他端は対応するスイッチＳＷ０〜ＳＷｎの一端にそれぞれ接続されている、各スイッチＳＷ０〜ＳＷｎの各他端は接続され、該接続部は、擬似レーザダイオードのアノードをなす。
このように、複数の抵抗Ｒ０〜Ｒｎを対応するスイッチＳＷ０〜ＳＷｎを介して並列に接続することによって合成抵抗値を変更できるようにすると、レーザダイオードＬＤの抵抗値の変化に対応することができる。図７の擬似レーザダイオードの電流‐電圧特性例を図８に示す。
抵抗Ｒ０〜Ｒｎの抵抗値はすべて同じ値にしてもよいが、Ｒ０：Ｒ１：Ｒ２：・・・：Ｒｎ＝１：１：１／２：・・・：１／２ｎ−１にすると、スイッチＳＷ１から順にオンしていけば、合成抵抗は１：１／２：１／４：・・・：１／２ｎと効果的に変化させることもできる。又は、スイッチＳＷ０〜ＳＷｎのいずれか１つを選択してオンさせることで、任意の抵抗Ｒ０〜Ｒｎの１つを選択するようにしてもよい。
抵抗Ｒ０〜Ｒｎの抵抗値はすべて同じ値にしてもよいが、Ｒ０：Ｒ１：Ｒ２：・・・：Ｒｎ＝１：１：１／２：・・・：１／２ｎ−１にすると、スイッチＳＷ１から順にオンしていけば、合成抵抗は１：１／２：１／４：・・・：１／２ｎと効果的に変化させることもできる。又は、スイッチＳＷ０〜ＳＷｎのいずれか１つを選択してオンさせることで、任意の抵抗Ｒ０〜Ｒｎの１つを選択するようにしてもよい。
なお、図９のようにスイッチＳＷ０〜ＳＷｎの接続位置が可変電圧源ＶＳ側であっても問題なく図７の場合と同じ動作を行うことが可能である。また、図７のスイッチＳＷ０〜ＳＷｎにＭＯＳトランジスタを使用することも可能であり、この場合の一例として、図１０にＮＭＯＳトランジスタを使用した場合を例にして示している。図１０の場合、各ＮＭＯＳトランジスタＮ０〜Ｎｎのゲートは、例えばレジスタ２５にそれぞれ接続され、レジスタ２５は、オンさせるＮＭＯＳトランジスタのゲートにハイレベルの信号を出力するようにあらかじめ設定されている。
また、スイッチＳＷ０〜ＳＷｎにヒューズを使用してもよい。
更に、抵抗Ｒ０〜Ｒｎの合成抵抗値を変えると共に、可変電圧源ＶＳから供給される電圧を変えることにより、発光させるレーザダイオードＬＤの抵抗成分だけでなく順方向電圧ＶＦも合せて調整することができ、より幅広いレーザダイオードＬＤ特性に対応することができる。言うまでもなく、図７、図９及び図１０において、可変電圧源ＶＳの代わりに１つの固定された定電圧を生成して出力する電圧源を使用してもよい。
更に、抵抗Ｒ０〜Ｒｎの合成抵抗値を変えると共に、可変電圧源ＶＳから供給される電圧を変えることにより、発光させるレーザダイオードＬＤの抵抗成分だけでなく順方向電圧ＶＦも合せて調整することができ、より幅広いレーザダイオードＬＤ特性に対応することができる。言うまでもなく、図７、図９及び図１０において、可変電圧源ＶＳの代わりに１つの固定された定電圧を生成して出力する電圧源を使用してもよい。
図１１は、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２の他の構成例を示した図である。
図１１において、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２は、スイッチＳＷ０〜ＳＷｎ及びＮＭＯＳトランジスタＮ０〜Ｎｎでそれぞれ構成されている。スイッチＳＷ０〜ＳＷｎの各一端は接続され、該接続部は擬似レーザダイオードのアノードをなし、スイッチＳＷ０〜ＳＷｎの他端は対応するＮＭＯＳトランジスタＮ０〜Ｎｎのドレインにそれぞれ接続されている。
図１１において、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２は、スイッチＳＷ０〜ＳＷｎ及びＮＭＯＳトランジスタＮ０〜Ｎｎでそれぞれ構成されている。スイッチＳＷ０〜ＳＷｎの各一端は接続され、該接続部は擬似レーザダイオードのアノードをなし、スイッチＳＷ０〜ＳＷｎの他端は対応するＮＭＯＳトランジスタＮ０〜Ｎｎのドレインにそれぞれ接続されている。
ＮＭＯＳトランジスタＮ０〜Ｎｎにおいて、各ゲートはドレインに接続されてそれぞれダイオードをなし、各ソースは接続されて該接続部は擬似レーザダイオードのカソードをなす。
このように、ダイオード接続された複数のＮＭＯＳトランジスタＮ０〜Ｎｎを対応するスイッチＳＷ０〜ＳＷｎを介して並列に接続することによって、オンさせるスイッチＳＷ０〜ＳＷｎの組み合わせに応じて、発光させるレーザダイオードＬＤに応じた特性を得ることができる。
このように、ダイオード接続された複数のＮＭＯＳトランジスタＮ０〜Ｎｎを対応するスイッチＳＷ０〜ＳＷｎを介して並列に接続することによって、オンさせるスイッチＳＷ０〜ＳＷｎの組み合わせに応じて、発光させるレーザダイオードＬＤに応じた特性を得ることができる。
また、図１１のスイッチＳＷ０〜ＳＷｎにＭＯＳトランジスタを使用することも可能であり、この場合の一例として、図１２にＮＭＯＳトランジスタを使用した場合を例にして示す。図１２の場合、各ＮＭＯＳトランジスタＳＮ０〜ＳＮｎのゲートは、例えばレジスタ２５にそれぞれ接続され、レジスタ２５は、オンさせるＮＭＯＳトランジスタのゲートにハイレベルの信号を出力するようにあらかじめ設定されている。
また、第１及び第２の各擬似レーザダイオードＬＤ１及びＬＤ２として、ダイオード接続したＮＭＯＳトランジスタＮ０〜Ｎｎにスイッチを直列に接続しないようにした図１３のような構成が考えられる。
図１３において、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２は、ＮＭＯＳトランジスタＮ０〜Ｎｎ，Ｎｇ０〜Ｎｇｎ、トランスミッションゲートＴＧ０〜ＴＧｎ及びインバータＩＮＶ０〜ＩＮＶｎでそれぞれ構成されている。
図１３において、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２は、ＮＭＯＳトランジスタＮ０〜Ｎｎ，Ｎｇ０〜Ｎｇｎ、トランスミッションゲートＴＧ０〜ＴＧｎ及びインバータＩＮＶ０〜ＩＮＶｎでそれぞれ構成されている。
ＮＭＯＳトランジスタＮ０〜Ｎｎの各ドレインは接続され、該接続部は擬似レーザダイオードのアノードをなす。また、ＮＭＯＳトランジスタＮ０〜Ｎｎの各ソースは接続され、該接続部は擬似レーザダイオードのカソードをなす。ＮＭＯＳトランジスタＮｋ（ｋ＝０〜ｎ）のゲートとドレインとの間にはトランスミッションゲートＴＧｋが接続されている。ここで、トランスミッションゲートは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタが並列に接続されてなるものであり、以下、トランスミッションゲートにおいて、ＰＭＯＳトランジスタのゲートを反転制御電極と呼ぶと共にＮＭＯＳトランジスタのゲートを非反転制御電極と呼ぶ。
トランスミッションゲートＴＧｋの非反転制御電極及びインバータＩＮＶｋのアノードはそれぞれレジスタ２５に接続され、インバータＩＮＶｋのカソードはトランスミッションゲートＴＧｋの反転制御電極に接続されている。また、ＮＭＯＳトランジスタＮｋのゲートと負側電源電圧Ｖｓｓとの間にはＮＭＯＳトランジスタＮｇｋが接続され、ＮＭＯＳトランジスタＮｇｋのゲートはトランスミッションゲートＴＧｋの反転制御電極に接続されている。
このような構成において、スイッチの動作をするトランスミッションゲートＴＧｋがオンしているときは、対応するＮＭＯＳトランジスタＮｋは、ゲートが自身のドレインに接続され、ダイオードとして作動する。
一方、トランスミッションゲートＴＧｋをオフさせ、ＮＭＯＳトランジスタＮｇｋをオンさせてＮＭＯＳトランジスタＮｋのゲートを負側電源電圧Ｖｓｓ、例えば接地電圧に接続するとＮＭＯＳトランジスタＮｋはオフして電流を流さなくなり絶縁状態になる。図１３の場合、図１１及び図１２と比べてダイオードをなすＮＭＯＳトランジスタＮ０〜Ｎｎに対して直列に接続された余計な抵抗成分を持つ素子が少なくなるため、該抵抗成分のばらつき要因が減るという利点もある。
一方、トランスミッションゲートＴＧｋをオフさせ、ＮＭＯＳトランジスタＮｇｋをオンさせてＮＭＯＳトランジスタＮｋのゲートを負側電源電圧Ｖｓｓ、例えば接地電圧に接続するとＮＭＯＳトランジスタＮｋはオフして電流を流さなくなり絶縁状態になる。図１３の場合、図１１及び図１２と比べてダイオードをなすＮＭＯＳトランジスタＮ０〜Ｎｎに対して直列に接続された余計な抵抗成分を持つ素子が少なくなるため、該抵抗成分のばらつき要因が減るという利点もある。
また、特性を合わそうとするレーザダイオードＬＤの順方向電圧ＶＦが１.２Ｖ付近より大きい場合には、図１４のようにＮＭＯＳトランジスタで形成したダイオードを２段直列に接続すると、順方向電圧ＶＦを２倍にすることができる。なお、図１４では、ＮＭＯＳトランジスタＮ０〜Ｎｎのゲートを制御して、オンさせるか又はオフさせるかの選択を行うようにしたが、ＮＭＯＳトランジスタＮ１０〜Ｎ１ｎのゲートをそれぞれ制御するようにしても同じように動作させることができる。
このように、本第１の実施の形態におけるレーザダイオード駆動回路は、高精度の第１のカレントミラー回路３、並びに抵抗値及び／又は順方向電圧が可変設定された第１の擬似レーザダイオードＬＤ１で、電流ｉ１に応じたレーザダイオードＬＤの基準となる順方向電圧ＶＬＤ１を発生させると共に第２のカレントミラー回路４、並びに抵抗値及び／又は順方向電圧が可変設定された第２の擬似レーザダイオードＬＤ２で、電流ｉ１に応じたレーザダイオードＬＤの実際の順方向電圧ＶＬＤ２を発生させ、該順方向電圧ＶＬＤ２が基準となる順方向電圧ＶＬＤ１になるようにレーザダイオードＬＤに流れる電流ｉＬＤを制御するようにした。
このことから、発光させようとするレーザダイオードに様々な特性のものが使用されても、最適な擬似レーザダイオードの特性を選択することでレーザダイオードに供給する電流の直線性を最適な状態にすることができ、電源電圧の変動やチャネル長変調効果により発生した、目標電流値と実際にレーザダイオードに供給される電流値との差を補正することにより、目標値に近い電流をレーザダイオードに供給することができる。
第２の実施の形態．
前記第１の実施の形態では、演算増幅回路ＡＭＰを使用したが、演算増幅回路ＡＭＰを使用せずに第１のカレントミラー回路３をなくして第１の擬似レーザダイオードＬＤ１に電流源２からの出力電流ｉ１を供給するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図１５は、本発明の第２の実施の形態におけるレーザダイオード駆動回路の回路例を示した図であり、図１６は、図１５の第３のカレントミラー回路３２の回路例を示した図である。なお、図１５では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
前記第１の実施の形態では、演算増幅回路ＡＭＰを使用したが、演算増幅回路ＡＭＰを使用せずに第１のカレントミラー回路３をなくして第１の擬似レーザダイオードＬＤ１に電流源２からの出力電流ｉ１を供給するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図１５は、本発明の第２の実施の形態におけるレーザダイオード駆動回路の回路例を示した図であり、図１６は、図１５の第３のカレントミラー回路３２の回路例を示した図である。なお、図１５では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図１５及び図１６において、レーザダイオード駆動回路３１は、電流源２と、レーザダイオードＬＤと、第２のカレントミラー回路４と、第３のカレントミラー回路５と、ＮＭＯＳトランジスタＮ０〜Ｎｎ，Ｎｂ０〜Ｎｂｎ，ＳＮ０〜ＳＮｎ，ＳＮｂ０〜ＳＮｂｎ及びレジスタ２５からなる第４のカレントミラー回路３２と、ＮＭＯＳトランジスタＮ３，Ｎ４と、第１及び第２の各スイッチＳＷａ，ＳＷｂとを備えている。なお、ＮＭＯＳトランジスタＮ３及びＮ４は電流供給回路をなし、ＮＭＯＳトランジスタＮ０〜Ｎｎ及びＮｂ０〜Ｎｂｎで形成された各カレントミラー回路はそれぞれ第５のカレントミラー回路をなす。
正側電源電圧Ｖｄｄと第４のカレントミラー回路３２の出力端との間には電流源２が接続され、電流源２と第４のカレントミラー回路３２の出力端との接続部は、ＮＭＯＳトランジスタＮ３及びＮ４の各ゲートにそれぞれ接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。ＰＭＯＳトランジスタＰ５のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷｂとＮＭＯＳトランジスタＮ３が直列に接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。ＰＭＯＳトランジスタＰ５のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷｂとＮＭＯＳトランジスタＮ３が直列に接続されている。
第３のカレントミラー回路５において、ＰＭＯＳトランジスタＰ７及びＰ８における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ７のドレインに接続されている。ＰＭＯＳトランジスタＰ７のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷａとＮＭＯＳトランジスタＮ４が直列に接続されている。
第４のカレントミラー回路３２において、電流源２と負側電源電圧Ｖｓｓとの間には、ＮＭＯＳトランジスタＳＮｂ０〜ＳＮｂｎ及びＮｂ０〜Ｎｂｎが対応して直列に接続された各直列回路がそれぞれ接続され、ＰＭＯＳトランジスタＰ６のドレインと負側電源電圧Ｖｓｓとの間には、ＮＭＯＳトランジスタＳＮ０〜ＳＮｎ及びＮ０〜Ｎｎが対応して直列に接続された各直列回路がそれぞれ接続されている。
第４のカレントミラー回路３２において、電流源２と負側電源電圧Ｖｓｓとの間には、ＮＭＯＳトランジスタＳＮｂ０〜ＳＮｂｎ及びＮｂ０〜Ｎｂｎが対応して直列に接続された各直列回路がそれぞれ接続され、ＰＭＯＳトランジスタＰ６のドレインと負側電源電圧Ｖｓｓとの間には、ＮＭＯＳトランジスタＳＮ０〜ＳＮｎ及びＮ０〜Ｎｎが対応して直列に接続された各直列回路がそれぞれ接続されている。
ＮＭＯＳトランジスタＳＮ０〜ＳＮｎの各ゲートは、ＮＭＯＳトランジスタＳＮｂ０〜ＳＮｂｎの各ゲートに対応して接続され、該各接続部はレジスタ２５にそれぞれ接続されている。また、ＮＭＯＳトランジスタＮ０〜Ｎｎの各ゲートは、ＮＭＯＳトランジスタＮｂ０〜Ｎｂｎの各ゲートに対応して接続され、該各接続部はＮＭＯＳトランジスタＮ０〜Ｎｎの対応するドレインにそれぞれ接続されている。
ＮＭＯＳトランジスタＮｂ０〜Ｎｂｎは、各ドレインに対応するＮＭＯＳトランジスタＳＮｂ０〜ＳＮｂｎを介して電流源２からの電流ｉ１が入力されて第１の擬似レーザダイオードＬＤ１をなす。また、ＮＭＯＳトランジスタＮ０〜Ｎｎは、各ドレインに対応するＮＭＯＳトランジスタＳＮ０〜ＳＮｎを介してＰＭＯＳトランジスタＰ６からの電流ｉ５が入力されて第２の擬似レーザダイオードＬＤ２をなす。
ＮＭＯＳトランジスタＮｂ０〜Ｎｂｎは、各ドレインに対応するＮＭＯＳトランジスタＳＮｂ０〜ＳＮｂｎを介して電流源２からの電流ｉ１が入力されて第１の擬似レーザダイオードＬＤ１をなす。また、ＮＭＯＳトランジスタＮ０〜Ｎｎは、各ドレインに対応するＮＭＯＳトランジスタＳＮ０〜ＳＮｎを介してＰＭＯＳトランジスタＰ６からの電流ｉ５が入力されて第２の擬似レーザダイオードＬＤ２をなす。
このような構成において、ＮＭＯＳトランジスタＳＮ０〜ＳＮｎ及びＳＮｂ０〜ＳＮｂｎは、レジスタ２５に設定されたデータに応じてオン又はオフする。例えば、レジスタ２５からの信号Ｇ０〜Ｇｎの内、信号Ｇ０及びＧ１だけがハイレベルで他の信号がすべてローレベルである場合、ＮＭＯＳトランジスタＳＮ０〜ＳＮｎ及びＳＮｂ０〜ＳＮｂｎの内、ＮＭＯＳトランジスタＳＮ０，ＳＮ１，ＳＮｂ０，ＳＮｂ１がそれぞれオンし、その他はそれぞれオフする。この場合、ＮＭＯＳトランジスタＮｂ０及びＮｂ１が第１の擬似レーザダイオードＬＤ１をなし、ＮＭＯＳトランジスタＮ０及びＮ１が第２の擬似レーザダイオードＬＤ２をなす。
また、例えば、レジスタ２５からの信号Ｇ０〜Ｇｎの内、信号Ｇｋだけがハイレベルで他の信号がすべてローレベルである場合、ＮＭＯＳトランジスタＳＮ０〜ＳＮｎ及びＳＮｂ０〜ＳＮｂｎの内、ＮＭＯＳトランジスタＳＮｋ及びＳＮｂｋがそれぞれオンし、その他はそれぞれオフする。この場合、ＮＭＯＳトランジスタＮｂｋが第１の擬似レーザダイオードＬＤ１をなし、ＮＭＯＳトランジスタＮｋが第２の擬似レーザダイオードＬＤ２をなす。以下、この場合を例にして説明する。
制御信号ＳＣに応じて電流源２から出力された電流ｉ１は、第１の擬似レーザダイオードＬＤ１をなすＮＭＯＳトランジスタＮｂｋのドレイン電流となる。ＮＭＯＳトランジスタＮｂｋのドレイン電圧は第１の擬似レーザダイオードＬＤ１の順方向電圧であるアノードの電圧ＶＬＤ１となり、該電圧ＶＬＤ１は第２のカレントミラー回路４の入力端に接続されているＮＭＯＳトランジスタＮ３のゲートにも入力されているため、帰還ループとなって、ＮＭＯＳトランジスタＮｋのドレイン電流ｉ５は、電流源２から出力された電流ｉ１と等しくなる。ＮＭＯＳトランジスタＮｂｋのドレイン電圧ＶＬＤ１は、結果として、第２のカレントミラー回路４のＰＭＯＳトランジスタＰ６の出力電流ｉ５が電流ｉ１とほぼ一致するような、ＮＭＯＳトランジスタＮ３のゲート電圧になる。
更に、ＮＭＯＳトランジスタＮｂｋのドレイン電圧ＶＬＤ１は、第３のカレントミラー回路５の入力端に接続されているＮＭＯＳトランジスタＮ４のゲートにも入力されているため、ＮＭＯＳトランジスタＮ４のドレイン電流ｉ６は、ＮＭＯＳトランジスタＮ３のドレイン電流ｉ４に比例した電流となる。
第２のカレントミラー回路４と第３のカレントミラー回路５は回路構成が同じあることから、ＰＭＯＳトランジスタＰ６のドレイン電流ｉ５とＰＭＯＳトランジスタＰ８のドレイン電流ｉＬＤは比例した電流となる。すなわち、ＰＭＯＳトランジスタＰ８のドレイン電流ｉＬＤは、レーザダイオードＬＤに流れる電流であることから、電流源２から出力された電流ｉ１に比例した電流がレーザダイオードＬＤに流れることになる。
第２のカレントミラー回路４と第３のカレントミラー回路５は回路構成が同じあることから、ＰＭＯＳトランジスタＰ６のドレイン電流ｉ５とＰＭＯＳトランジスタＰ８のドレイン電流ｉＬＤは比例した電流となる。すなわち、ＰＭＯＳトランジスタＰ８のドレイン電流ｉＬＤは、レーザダイオードＬＤに流れる電流であることから、電流源２から出力された電流ｉ１に比例した電流がレーザダイオードＬＤに流れることになる。
なお、ＮＭＯＳトランジスタＮｂｋのドレイン電圧ＶＬＤ１とＮＭＯＳトランジスタＮｋのドレイン電圧ＶＬＤ２が一致しないことから、第４のカレントミラー回路３２は、チャネル長変調効果によって微小な誤差が生じることがある。このため、より良い特性が必要な場合は、ＮＭＯＳトランジスタＮｂｋ及びＮｋのゲートチャネル長を大きくするか、又は第４のカレントミラー回路３２においてＮＭＯＳトランジスタＮｋ及びＮｂｋで形成されたカレントミラー回路の代わりに図１７で示すようなＮＭＯＳトランジスタをカスコード接続したカスコード型カレントミラー回路といった高精度なカレントミラー回路を使用するとよい。
一方、図１６では、第１の擬似レーザダイオードＬＤ１をなすＮＭＯＳトランジスタＮｂ０〜Ｎｂｎ及び第２の擬似レーザダイオードＬＤ２をなすＮＭＯＳトランジスタＮ０〜Ｎｎにスイッチングトランジスタを直列に接続するようにしたが、該スイッチングトランジスタを直列に接続しないようにした図１８のような構成が考えられる。
図１８において、第４のカレントミラー回路３２は、ＮＭＯＳトランジスタＮ０〜Ｎｎ，Ｎｂ０〜Ｎｂｎ，Ｎｇ０〜Ｎｇｎ、トランスミッションゲートＴＧ０〜ＴＧｎ及びインバータＩＮＶ０〜ＩＮＶｎでそれぞれ構成されている。
図１８において、第４のカレントミラー回路３２は、ＮＭＯＳトランジスタＮ０〜Ｎｎ，Ｎｂ０〜Ｎｂｎ，Ｎｇ０〜Ｎｇｎ、トランスミッションゲートＴＧ０〜ＴＧｎ及びインバータＩＮＶ０〜ＩＮＶｎでそれぞれ構成されている。
ＮＭＯＳトランジスタＮｂ０〜Ｎｂｎの各ドレインは接続され、該接続部には電流源２からの電流ｉ１が入力されている。更に、ＮＭＯＳトランジスタＮｂ０〜Ｎｂｎの各ソースは接続され、該接続部は負側電源電圧Ｖｓｓに接続されている。また、ＮＭＯＳトランジスタＮ０〜Ｎｎの各ドレインは接続され、該接続部にはＰＭＯＳトランジスタＰ６からの電流ｉ５が入力されている。更に、ＮＭＯＳトランジスタＮ０〜Ｎｎの各ソースは接続され、該接続部は負側電源電圧Ｖｓｓに接続されている。
ＮＭＯＳトランジスタＮｋ（ｋ＝０〜ｎ）のゲートとドレインとの間にはトランスミッションゲートＴＧｋが接続されている。ここで、トランスミッションゲートＴＧｋの非反転制御電極及びインバータＩＮＶｋのアノードはそれぞれレジスタ２５に接続され、インバータＩＮＶｋのカソードはトランスミッションゲートＴＧｋの反転制御電極に接続されている。また、ＮＭＯＳトランジスタＮｋのゲートと負側電源電圧Ｖｓｓとの間にはＮＭＯＳトランジスタＮｇｋが接続され、ＮＭＯＳトランジスタＮｇｋのゲートはトランスミッションゲートＴＧｋの反転制御電極に接続されている。更にＮＭＯＳトランジスタＮｂｋのゲートは、ＮＭＯＳトランジスタＮｋのゲートに接続されている。
このような構成において、スイッチの動作をするトランスミッションゲートＴＧｋがオンしているときは、対応するＮＭＯＳトランジスタＮｋのゲートが自身のドレインに接続され、ダイオードとして作動する。
一方、トランスミッションゲートＴＧｋをオフさせ、ＮＭＯＳトランジスタＮｇｋをオンさせてＮＭＯＳトランジスタＮｋ及びＮｂｋの各ゲートを負側電源電圧Ｖｓｓ、例えば接地電圧にそれぞれ接続するとＮＭＯＳトランジスタＮｋ及びＮｂｋはそれぞれオフして電流を流さなくなり絶縁状態になる。図１８の場合、図１６と比べてＮＭＯＳトランジスタＮ０〜Ｎｎ及びＮｂ０〜Ｎｂｎに対して直列に接続された余計な抵抗成分を持つ素子が少なくなるため、該抵抗成分によるばらつき要因が減るという利点もある。
一方、トランスミッションゲートＴＧｋをオフさせ、ＮＭＯＳトランジスタＮｇｋをオンさせてＮＭＯＳトランジスタＮｋ及びＮｂｋの各ゲートを負側電源電圧Ｖｓｓ、例えば接地電圧にそれぞれ接続するとＮＭＯＳトランジスタＮｋ及びＮｂｋはそれぞれオフして電流を流さなくなり絶縁状態になる。図１８の場合、図１６と比べてＮＭＯＳトランジスタＮ０〜Ｎｎ及びＮｂ０〜Ｎｂｎに対して直列に接続された余計な抵抗成分を持つ素子が少なくなるため、該抵抗成分によるばらつき要因が減るという利点もある。
また、特性を合わそうとするレーザダイオードＬＤの順方向電圧ＶＦが１.２Ｖ付近より大きい場合には、図１９のようにＮＭＯＳトランジスタＮ０〜ＮｎにＮＭＯＳトランジスタＮ１０〜Ｎ１ｎをそれぞれ２段直列に接続すると共にＮＭＯＳトランジスタＮｂ０〜ＮｂｎにＮＭＯＳトランジスタＮｂ１０〜Ｎｂ１ｎをそれぞれ２段直列に接続して順方向電圧ＶＦを２倍にすることができる。
なお、図１９の場合、ＮＭＯＳトランジスタＮｂ０〜Ｎｂｎ及びＮｂ１０〜Ｎｂ１ｎの直列回路が第１の擬似レーザダイオードＬＤ１をなし、ＮＭＯＳトランジスタＮ０〜Ｎｎ及びＮ１０〜Ｎ１ｎの直列回路が第２の擬似レーザダイオードＬＤ２をなす。また、ＮＭＯＳトランジスタＮ１０〜Ｎ１ｎ及びＮ１ｂ０〜Ｎ１ｂｎで形成された各カレントミラー回路はそれぞれ第６のカレントミラー回路をなす。
なお、図１９の場合、ＮＭＯＳトランジスタＮｂ０〜Ｎｂｎ及びＮｂ１０〜Ｎｂ１ｎの直列回路が第１の擬似レーザダイオードＬＤ１をなし、ＮＭＯＳトランジスタＮ０〜Ｎｎ及びＮ１０〜Ｎ１ｎの直列回路が第２の擬似レーザダイオードＬＤ２をなす。また、ＮＭＯＳトランジスタＮ１０〜Ｎ１ｎ及びＮ１ｂ０〜Ｎ１ｂｎで形成された各カレントミラー回路はそれぞれ第６のカレントミラー回路をなす。
このように、本第２の実施の形態におけるレーザダイオード駆動回路は、第１の実施の形態と同様の効果を得ることができると共に、第１の実施の形態で必要であった、多くの素子を含みＩＣチップ上では比較的大きな面積を要する演算増幅回路ＡＭＰをなくすことができ、ＩＣチップの大幅な面積の縮小を図ることができる。
１，２１，３１ レーザダイオード駆動回路
２ 電流源
３ 第１のカレントミラー回路
４ 第２のカレントミラー回路
５ 第３のカレントミラー回路
６，３２ 第４のカレントミラー回路
ＳＷａ 第１のスイッチ
ＳＷｂ 第２のスイッチ
ＬＤ レーザダイオード
ＬＤ１ 第１の擬似レーザダイオード
ＬＤ２ 第２の擬似レーザダイオード
ＡＭＰ 演算増幅回路
Ｎ５，Ｎ６ ＮＭＯＳトランジスタ
２ 電流源
３ 第１のカレントミラー回路
４ 第２のカレントミラー回路
５ 第３のカレントミラー回路
６，３２ 第４のカレントミラー回路
ＳＷａ 第１のスイッチ
ＳＷｂ 第２のスイッチ
ＬＤ レーザダイオード
ＬＤ１ 第１の擬似レーザダイオード
ＬＤ２ 第２の擬似レーザダイオード
ＡＭＰ 演算増幅回路
Ｎ５，Ｎ６ ＮＭＯＳトランジスタ
Claims (15)
- 外部から入力された制御信号に応じて電流源の電流値を変化させ、該電流値と同じか又は比例した電流をレーザダイオードに供給して該レーザダイオードを発光させるレーザダイオード駆動回路において、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性をそれぞれ備えた第１及び第２の各擬似レーザダイオードと、
入力された電流に応じた電流を生成して該第１の擬似レーザダイオードに供給する第１のカレントミラー回路と、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源から供給される電流に応じた電流を前記第１から第３の各カレントミラー回路にそれぞれ出力する第４のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第２及び第３の各カレントミラー回路の入力端に電流をそれぞれ加算して補正する補正回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、前記レーザダイオードの特性に応じて抵抗値及び／又は順方向電圧が可変設定されることを特徴とするレーザダイオード駆動回路。 - 外部から入力された制御信号に応じて電流源の電流値を変化させ、該電流値と同じか又は比例した電流をレーザダイオードに供給して該レーザダイオードを発光させるレーザダイオード駆動回路において、
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ電流を供給して補正する補正回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、前記レーザダイオードの特性に応じて抵抗値及び／又は順方向電圧が可変設定されることを特徴とするレーザダイオード駆動回路。 - 前記第１及び第２の各擬似レーザダイオードは、所定の電圧を生成して出力する電圧源と少なくとも１つの抵抗からなる抵抗回路との直列回路でそれぞれ形成されることを特徴とする請求項１又は２記載のレーザダイオード駆動回路。
- 前記抵抗回路は、設定された抵抗値になる可変抵抗をなすことを特徴とする請求項３記載のレーザダイオード駆動回路。
- 前記抵抗回路は、抵抗とスイッチが直列に接続された複数の直列回路が並列に接続されてなることを特徴とする請求項３記載のレーザダイオード駆動回路。
- 前記電圧源は、設定された値の電圧を生成して出力する可変電圧源であることを特徴とする請求項３、４又は５記載のレーザダイオード駆動回路。
- 前記第１及び第２の各擬似レーザダイオードは、複数のダイオードと該各ダイオードに対応するスイッチが直列に接続された各直列回路が並列に接続されてなることを特徴とする請求項１又は２記載のレーザダイオード駆動回路。
- 前記第１及び第２の各擬似レーザダイオードは、
並列に接続された複数のトランジスタと、
該各トランジスタの内、あらかじめ選択されたトランジスタに対してダイオードをなすように接続すると共に、他のトランジスタをオフさせて遮断状態にする切替回路部と、
をそれぞれ備えること特徴とする請求項１又は２記載のレーザダイオード駆動回路。 - 前記各トランジスタは、少なくとも１つのダイオードがそれぞれ直列に接続されることを特徴とする請求項８記載のレーザダイオード駆動回路。
- 外部から入力された制御信号に応じて電流源の電流値を変化させ、該電流値と同じか又は比例した電流をレーザダイオードに供給して該レーザダイオードを発光させるレーザダイオード駆動回路において、
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ供給する電流供給回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、第１の擬似レーザダイオードが出力側のトランジスタをなし第２の擬似レーザダイオードが入力側のトランジスタをなす第４のカレントミラー回路を形成し、前記レーザダイオードの特性に応じて抵抗値及び／又は順方向電圧が可変設定されることを特徴とするレーザダイオード駆動回路。 - 前記第４のカレントミラー回路は、入力端と出力端にそれぞれスイッチが接続された複数の第５のカレントミラー回路で構成され、該各スイッチによって、各第５のカレントミラー回路の入力端に対する前記第２のカレントミラー回路の出力端への接続制御及び各第５のカレントミラー回路の出力端に対する前記電流源への接続制御がそれぞれ行われることを特徴とする請求項１０記載のレーザダイオード駆動回路。
- 前記第４のカレントミラー回路は、
並列に接続された複数の入力側トランジスタと、
該各入力側トランジスタに対応して設けられた各出力側トランジスタと、
前記各入力側トランジスタの内、あらかじめ選択された入力側トランジスタに対してダイオードをなすように接続すると共に該入力側トランジスタに対応する出力側トランジスタをオンさせ、他の入力側トランジスタ及び出力側トランジスタをオフさせて遮断状態にする切替回路部と、
をそれぞれ備え、
ダイオードをなすように接続された入力側トランジスタと該入力側トランジスタに対応する前記出力側トランジスタは第５のカレントミラー回路を形成することを特徴とする請求項１０記載のレーザダイオード駆動回路。 - 前記各第５のカレントミラー回路は、それぞれカスコード型のカレントミラー回路をなすことを特徴とする請求項１１又は１２記載のレーザダイオード駆動回路。
- 前記各スイッチは、それぞれヒューズであることを特徴とする請求項５、７又は１１記載のレーザダイオード駆動回路。
- 前記各スイッチは、それぞれの制御電極がレジスタに接続されたトランジスタであることを特徴とする請求項５、７又は１１記載のレーザダイオード駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004058970A JP4477381B2 (ja) | 2004-03-03 | 2004-03-03 | レーザダイオード駆動回路 |
| US11/069,722 US7336687B2 (en) | 2004-03-03 | 2005-03-01 | Providing a suitable output current to a laser diode |
| US12/013,548 US7609735B2 (en) | 2004-03-03 | 2008-01-14 | Providing a suitable output current to a laser diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004058970A JP4477381B2 (ja) | 2004-03-03 | 2004-03-03 | レーザダイオード駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005251907A true JP2005251907A (ja) | 2005-09-15 |
| JP4477381B2 JP4477381B2 (ja) | 2010-06-09 |
Family
ID=34909141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004058970A Expired - Fee Related JP4477381B2 (ja) | 2004-03-03 | 2004-03-03 | レーザダイオード駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7336687B2 (ja) |
| JP (1) | JP4477381B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009510655A (ja) * | 2005-09-26 | 2009-03-12 | シリコン・コア・テクノロジー・インコーポレーテッド | 高性能線形性ｄｖｄ書込み電流回路 |
| JP2010516012A (ja) * | 2007-01-05 | 2010-05-13 | シリコン・コア・テクノロジー・インコーポレーテッド | 高性能のｄｖｄライト電流回路 |
| US7843045B2 (en) | 2005-07-20 | 2010-11-30 | Hitachi Chemical Co., Ltd. | Thermoplastic resin composition for semiconductor, adhesion film, lead frame, and semiconductor device using the same, and method of producing semiconductor device |
| US8164995B2 (en) | 2006-09-26 | 2012-04-24 | Silicon Core Technology, Inc. | Enhanced linearity DVD writing current circuit |
| JP2016208621A (ja) * | 2015-04-20 | 2016-12-08 | 日本カーネルシステム株式会社 | バイパスダイオードの故障検査装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4477381B2 (ja) * | 2004-03-03 | 2010-06-09 | 株式会社リコー | レーザダイオード駆動回路 |
| US7400662B2 (en) * | 2005-01-26 | 2008-07-15 | Avago Technologies Fiber Ip Pte Ltd | Calibration of laser systems |
| US7609734B2 (en) * | 2006-03-01 | 2009-10-27 | Intersil Americas Inc. | Switched gate current driver |
| DE102008005337B4 (de) | 2008-01-17 | 2019-01-17 | Carl Zeiss Microscopy Gmbh | Laser-Scanning-Mikroskop mit variabler Lichtintensität und Steuerverfahren für ein solches |
| US8325583B2 (en) * | 2009-06-11 | 2012-12-04 | Texas Instruments Incorporated | Laser diode driver with wave-shape control |
| US8275012B2 (en) * | 2009-06-11 | 2012-09-25 | Texas Instruments Incorporated | Laser diode read driver |
| CN102006020A (zh) * | 2010-12-14 | 2011-04-06 | 苏州华芯微电子股份有限公司 | 信号放大电路 |
| US9183873B2 (en) | 2011-09-26 | 2015-11-10 | Texas Instruments Incorporated | Laser diode driver damping circuit |
| JP6372097B2 (ja) | 2014-03-07 | 2018-08-15 | 株式会社リコー | 検出装置、検出回路、センサモジュール及び画像形成装置 |
| US10660180B2 (en) * | 2014-10-23 | 2020-05-19 | Avago Technologies International Sales Pte. Limited | Light source driver |
| CN108983860B (zh) * | 2018-09-18 | 2024-01-12 | 杭州洪芯微电子科技有限公司 | 基于电压校准的电流自检调节电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04359482A (ja) | 1991-06-05 | 1992-12-11 | Ricoh Co Ltd | Ｌｅｄアレイヘッド及びそのドライバー回路 |
| JPH05190949A (ja) * | 1992-01-13 | 1993-07-30 | Rohm Co Ltd | レ−ザ−ダイオ−ド駆動回路 |
| JPH05344293A (ja) | 1992-04-09 | 1993-12-24 | Ricoh Co Ltd | 発光ダイオードアレイ駆動回路 |
| JP3130825B2 (ja) | 1997-03-27 | 2001-01-31 | 日本電気テレコムシステム株式会社 | Ｌｄ駆動回路 |
| JP4477381B2 (ja) * | 2004-03-03 | 2010-06-09 | 株式会社リコー | レーザダイオード駆動回路 |
-
2004
- 2004-03-03 JP JP2004058970A patent/JP4477381B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-01 US US11/069,722 patent/US7336687B2/en not_active Expired - Fee Related
-
2008
- 2008-01-14 US US12/013,548 patent/US7609735B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7843045B2 (en) | 2005-07-20 | 2010-11-30 | Hitachi Chemical Co., Ltd. | Thermoplastic resin composition for semiconductor, adhesion film, lead frame, and semiconductor device using the same, and method of producing semiconductor device |
| JP2009510655A (ja) * | 2005-09-26 | 2009-03-12 | シリコン・コア・テクノロジー・インコーポレーテッド | 高性能線形性ｄｖｄ書込み電流回路 |
| US8164995B2 (en) | 2006-09-26 | 2012-04-24 | Silicon Core Technology, Inc. | Enhanced linearity DVD writing current circuit |
| JP2010516012A (ja) * | 2007-01-05 | 2010-05-13 | シリコン・コア・テクノロジー・インコーポレーテッド | 高性能のｄｖｄライト電流回路 |
| JP2016208621A (ja) * | 2015-04-20 | 2016-12-08 | 日本カーネルシステム株式会社 | バイパスダイオードの故障検査装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050195869A1 (en) | 2005-09-08 |
| JP4477381B2 (ja) | 2010-06-09 |
| US20080259979A1 (en) | 2008-10-23 |
| US7609735B2 (en) | 2009-10-27 |
| US7336687B2 (en) | 2008-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4477381B2 (ja) | レーザダイオード駆動回路 | |
| US7599416B2 (en) | Laser diode driving circuit | |
| JP3315652B2 (ja) | 電流出力回路 | |
| US6563371B2 (en) | Current bandgap voltage reference circuits and related methods | |
| US7532823B2 (en) | Light emitting diode driving circuit and optical transmitter for use in optical fiber link | |
| US7609106B2 (en) | Constant current circuit | |
| US7358780B2 (en) | Low voltage differential signal driver with high power supply rejection ration | |
| US7532063B2 (en) | Apparatus for generating reference voltage in semiconductor memory apparatus | |
| KR101451468B1 (ko) | 정전류 회로 및 기준 전압 회로 | |
| US6008632A (en) | Constant-current power supply circuit and digital/analog converter using the same | |
| US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
| EP0953891A1 (en) | Current mirrors | |
| JP2010157572A (ja) | 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 | |
| US20070290740A1 (en) | Current Mirror Arrangement | |
| US20050253645A1 (en) | Current output stages | |
| JP4108704B2 (ja) | レーザダイオード駆動回路 | |
| US5886571A (en) | Constant voltage regulator | |
| US9690316B2 (en) | Integrated circuit and method for driving the same | |
| JP2004180007A (ja) | カレントミラー回路及びカレントミラー回路を使用した半導体レーザ駆動回路 | |
| US6556070B2 (en) | Current source that has a high output impedance and that can be used with low operating voltages | |
| US20050110470A1 (en) | Analog level shifter | |
| JP6646475B2 (ja) | ダイオード駆動回路およびダイオード駆動システム | |
| JP2019032586A (ja) | 電流駆動回路 | |
| JP2008218911A (ja) | 発光ダイオード駆動回路 | |
| JP5203809B2 (ja) | 電流ミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |