JP2005235831A - p型半導体及び半導体デバイス - Google Patents
p型半導体及び半導体デバイス Download PDFInfo
- Publication number
- JP2005235831A JP2005235831A JP2004039658A JP2004039658A JP2005235831A JP 2005235831 A JP2005235831 A JP 2005235831A JP 2004039658 A JP2004039658 A JP 2004039658A JP 2004039658 A JP2004039658 A JP 2004039658A JP 2005235831 A JP2005235831 A JP 2005235831A
- Authority
- JP
- Japan
- Prior art keywords
- type
- type semiconductor
- cdo
- doped
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 高い電気伝導度を有し、かつ可視光に対して透明であるp型半導体、及びこれを用いた半導体デバイスを提供すること。
【解決手段】 本発明に係るp型半導体は、Cdサイトの一部に1価の陽イオンをドープしたCdOからなる。この場合、1価の陽イオンは、Ag+、K+、Na+及びCu+から選ばれる少なくとも1種類が好ましい。また、本発明に係る半導体デバイスは、本発明に係るp型半導体を用いたことを要旨とする。半導体デバイスは、本発明に係るp型半導体と、n型半導体とを組み合わせて用いても良い。この場合、n型半導体は、Cdサイトの一部に3価及び/又は4価の陽イオンをドープしたCdOが好ましい。
【選択図】 図1
【解決手段】 本発明に係るp型半導体は、Cdサイトの一部に1価の陽イオンをドープしたCdOからなる。この場合、1価の陽イオンは、Ag+、K+、Na+及びCu+から選ばれる少なくとも1種類が好ましい。また、本発明に係る半導体デバイスは、本発明に係るp型半導体を用いたことを要旨とする。半導体デバイスは、本発明に係るp型半導体と、n型半導体とを組み合わせて用いても良い。この場合、n型半導体は、Cdサイトの一部に3価及び/又は4価の陽イオンをドープしたCdOが好ましい。
【選択図】 図1
Description
本発明は、p型半導体及び半導体デバイスに関し、さらに詳しくは、各種半導体素子及び半導体デバイスに用いられる透明電極材料、スイッチ、pnダイオード、pinダイオード、トランジスタ、電界効果トランジスタ、熱電変換素子等の各種半導体素子に用いられるp型電極材料、p型導電材料、p型熱電変換材料等として好適なp型半導体、並びに、これを用いた半導体デバイスに関する。
酸化物の中には、電気伝導性を有し、かつ可視光を透過させる性質を有するもの(すなわち、透明導電酸化物)が知られている。これらの透明導電酸化物は、その受動機能を利用して、太陽電池、フラットパネルディスプレイ、有機発光ダイオード等の各種半導体素子及び半導体デバイスの透明電極材料として広く応用されている。
また、透明導電酸化物の中には、p型導電性を示すものとn型導電性を示すものとが知られている。各種半導体デバイスの様々な能動機能は、p−n接合に由来するので、このようなp型の透明導電酸化物とn型の透明導電酸化物とを組み合わせることによって、能動機能を有する透明な各種半導体デバイスを作製することが可能となる。そのため、電気伝導性に優れた各種の透明導電酸化物について、従来から種々の提案がなされている。
例えば、T.O.Masonらは、CdOに対してInO1.5又はSnO2を、InO1.5に対してSnO2又はCdOを、及び、SnO2に対してCdO又はInO1.5を、それぞれドーピングし、その特性評価を行っている(非特許文献1参照)。
同文献には、
(1) CdO、InO1.5及びSnO2、これらの2元複酸化物、並びに、これらの2元又は3元固溶体は、いずれもn型である点、
(2) InO1.5又はSnO2にアクセプタをドーピングしても、アクセプタが酸素空孔によってイオン的に補償されるためにp型特性を示さない点、並びに、
(3) In又はSnをドープしたCdOは、SnドープInO1.5(ITO)より高い電気伝導度(>10000S/cm)を有し、かつバンドギャップも可視光を透過させるに必要な3.1eVレベルに増加する点、
が記載されている。
同文献には、
(1) CdO、InO1.5及びSnO2、これらの2元複酸化物、並びに、これらの2元又は3元固溶体は、いずれもn型である点、
(2) InO1.5又はSnO2にアクセプタをドーピングしても、アクセプタが酸素空孔によってイオン的に補償されるためにp型特性を示さない点、並びに、
(3) In又はSnをドープしたCdOは、SnドープInO1.5(ITO)より高い電気伝導度(>10000S/cm)を有し、かつバンドギャップも可視光を透過させるに必要な3.1eVレベルに増加する点、
が記載されている。
また、例えば、Gao SMらは、水熱複分解反応により合成したナノ結晶を用いて、透明CuAlO2半導体薄膜を作製し、その特性評価を行っている(非特許文献2参照)。同文献には、このような方法により作製されたCuAlO2薄膜がp型である点、薄膜の室温における電気伝導度が2.4S/cmである点、及び、薄膜の光学バンドギャップが3.75eVである点が記載されている。
また、例えば、H.Ohtaらは、各種の新規な導電性酸化物を作製し、その特性評価を行っている(非特許文献3参照)。
同文献には、
(1) ZnRh2O4は、約2.1eVのバンドギャップエネルギを持つp型半導体であり、かつ、スパッタリング法により作製したノンドープ薄膜の300Kにおける電気伝導度が0.7S/cmである点、
(2) LaCuOSは、p型半導体であり、2価のイオン(Sr2+又はMg2+)をドーピングすることによって電気伝導度を<10−6S/cmから102S/cmまで制御できる点、及び、LaCuOSとLaCuOSeとは完全固溶体(LaCuOS1−xSex)を形成し、固溶体のエネルギー・ギャップは、xを増加させることによって、3.1eVから2.8eVまで変化させることができる点、並びに
(3) CuInO2に対してCa2+をドーピングすると、300Kにおける電気伝導度が2.8×10−3S/cmであるp型半導体が得られるのに対し、CuInO2に対してSn4+をドーピングすると、電気伝導度が3.8×10−3S/cmであるn型半導体が得られる点、
が記載されている。
同文献には、
(1) ZnRh2O4は、約2.1eVのバンドギャップエネルギを持つp型半導体であり、かつ、スパッタリング法により作製したノンドープ薄膜の300Kにおける電気伝導度が0.7S/cmである点、
(2) LaCuOSは、p型半導体であり、2価のイオン(Sr2+又はMg2+)をドーピングすることによって電気伝導度を<10−6S/cmから102S/cmまで制御できる点、及び、LaCuOSとLaCuOSeとは完全固溶体(LaCuOS1−xSex)を形成し、固溶体のエネルギー・ギャップは、xを増加させることによって、3.1eVから2.8eVまで変化させることができる点、並びに
(3) CuInO2に対してCa2+をドーピングすると、300Kにおける電気伝導度が2.8×10−3S/cmであるp型半導体が得られるのに対し、CuInO2に対してSn4+をドーピングすると、電気伝導度が3.8×10−3S/cmであるn型半導体が得られる点、
が記載されている。
また、例えば、A.Wang、R.Asahiらは、有機金属化学気相蒸着(MOCVD)法を用いて、InxCd1−xO薄膜を作製し、その電気伝導度の評価及びFLAPW(Full-potential Linearized Augmented Plane Wave)法を用いたバンド構造解析を行っている(非特許文献4参照)。同文献には、InxCd1−xO薄膜はn型であり、かつ、x=0.05の時に電気伝導度が16800S/cmとなる点、並びに、計算されたバンド構造(Γ点におけるバンドギャプ、Γ点近傍の伝導帯の曲率から求めたキャリアの有効質量等)が実験値と良く一致する点が記載されている。
さらに、Song−Gon Kimらは、透明導電酸化物ではないが、熱電材料であるβ−Zn4Sb3について、ゼーベック係数の実測値と計算値の比較を行っている(非特許文献5参照)。同文献には、バンド構造から計算されるゼーベック係数が実測値と良く一致する点が記載されている。
T.O.Mason, et al., Thin Solid Films 411, (2002)106-114の第106頁左欄第5行〜第8行、第108頁右欄第1行〜第11行、第113頁右欄第4行〜第10行
Gao SM, et al., Nanotechnology 14, (2003)538-541
Hiromichi Ohta, et ai., Solid-State Electronics 47, (2003)2261-2267
A.Wang, et al., PNAS 98, (2001)7113-7116
Seong-Gon Kim, et al., Physical Review B57, (1998)6199-6203
p型の透明導電酸化物は、n型と組み合わせることによって、ディスプレイ上のトランジスタやスイッチに応用できるため、ニーズが高い。このような半導体デバイスの性能を向上させるためには、これらに用いられる透明導電酸化物の電気伝導度は高い方が好ましい。これらの内、n型の透明導電酸化物については、高い電気伝導度を有する種々の材料が知られている。特に、In又はSnをドープしたCdOは、n型の透明導電酸化物として最高の電気伝導度(>10000S/cm)を示す。
しかしながら、p型の透明導電性酸化物については、現在までに報告されている電気伝導度は、n型より2桁以上低い。例えば、報告されているCuAlO2、CuInO2、及びLaCuOS1−xSexの電気伝導度は、それぞれ、2.4S/cm、3×10−3S/cm、及び100S/cmである。そのため、従来のp型透明導電酸化物を用いた半導体デバイスでは、p型電極部での抵抗値が大きくなり、消費電力、発熱等に問題が生ずる。
また、半導体デバイスにおいて、p型とn型とが異なる材料系である場合、これらを分離するためのパターニングや多層構造が必要であるので、コストが高くなる。従って、半導体デバイスを低コスト化するためには、p型とn型とを同一の材料系で構成する、いわゆるp−nホモ接合を用いるのが好ましい。
しかしながら、導電酸化物は、一般に、酸素欠陥によって電荷がイオン的に補償されるため、ドナー又はアクセプターをドープしてもn型又はp型のいずれか一方にしかならない場合が多い。また、CuInO2のように、例外的にドーピングによってp型にもn型にもなりうるものも知られているが、CuInO2の電気伝導度は、p型及びn型ともに極めて低い。そのため、現在知られている両極性型の導電酸化物では、高い効率を有するp−nホモ接合は得られない。
本発明が解決しようとする課題は、高い電気伝導度を有するp型半導体を提供することにある。また、本発明が解決しようとする他の課題は、高い電気伝導度を有し、かつ可視光に対して透明であるp型半導体を提供することにある。
また、本発明が解決しようとする他の課題は、このようなp型半導体を用いた半導体デバイスを提供し、半導体デバイスの高性能化を図ることにある。さらに、本発明が解決しようとする他の課題は、このようなp型半導体を用いた半導体デバイスにおいて、p−nホモ接合を可能とし、半導体デバイスの低コスト化を図ることにある。
また、本発明が解決しようとする他の課題は、このようなp型半導体を用いた半導体デバイスを提供し、半導体デバイスの高性能化を図ることにある。さらに、本発明が解決しようとする他の課題は、このようなp型半導体を用いた半導体デバイスにおいて、p−nホモ接合を可能とし、半導体デバイスの低コスト化を図ることにある。
上記課題を解決するために本発明に係るp型半導体は、Cdサイトの一部に1価の陽イオンをドープしたCdOからなることを要旨とする。この場合、前記1価の陽イオンは、Ag+、K+、Na+及びCu+から選ばれる少なくとも1種類が好ましい。
また、本発明に係る半導体デバイスは、本発明に係るp型半導体を用いたことを要旨とする。半導体デバイスは、本発明に係るp型半導体と、n型半導体とを組み合わせて用いたものでも良い。この場合、前記n型半導体は、Cdサイトの一部に3価及び/又は4価の陽イオンをドープしたCdOが好ましい。
また、本発明に係る半導体デバイスは、本発明に係るp型半導体を用いたことを要旨とする。半導体デバイスは、本発明に係るp型半導体と、n型半導体とを組み合わせて用いたものでも良い。この場合、前記n型半導体は、Cdサイトの一部に3価及び/又は4価の陽イオンをドープしたCdOが好ましい。
CdOに対して1価の陽イオンをドープすると、p型の電導性を示す。特に、1価の陽イオンがAg+、K+、Na+及びCu+から選ばれる少なくとも1種類である場合には、従来知られているp型半導体に比べて高い電気伝導度を示し、かつ、ドーピングを最適化することによって、可視光に対して透明になる。さらに、本発明に係るp型半導体と、n型半導体とを組み合わせて用いた半導体デバイスにおいて、n型半導体として3価及び/又は4価の陽イオンをドープしたCdOを用いたときには、n型とp型とをドーピングのみによって作り込むことができるので、高い特性を示す半導体デバイスを低コストで作製することができる。
以下に本発明の実施の形態について詳細に説明する。本発明に係るp型半導体は、Cdサイトの一部に1価の陽イオンをドープしたCdOからなる。
CdOは、NaCl型の結晶構造を有し、
(1) 酸化物の中では例外的にバンド幅(ブリルアン帯域におけるエネルギー帯の最大値と最小値の差)の大きい価電子帯を有し、
(2) 価電子帯の上端はΓ点で極大を持たず、かつ、
(3) 伝導体の下端はΓ点で極小を持つ
という特徴がある。このようなCdOに1価の陽イオンをドープすると、価電子帯の上端にホールキャリアがドープされ、p型の導電性を示す。また、ホールキャリアがドーピングされることによって可視光の吸収が少なくなり、透明になる。
(1) 酸化物の中では例外的にバンド幅(ブリルアン帯域におけるエネルギー帯の最大値と最小値の差)の大きい価電子帯を有し、
(2) 価電子帯の上端はΓ点で極大を持たず、かつ、
(3) 伝導体の下端はΓ点で極小を持つ
という特徴がある。このようなCdOに1価の陽イオンをドープすると、価電子帯の上端にホールキャリアがドープされ、p型の導電性を示す。また、ホールキャリアがドーピングされることによって可視光の吸収が少なくなり、透明になる。
CdOにドープする1価の陽イオンの種類は、特に限定されるものではないが、CdOにドーピングしたときに6配位を取るものが好ましい。1価の陽イオンが異なる配位数を取る場合には、ドーピングによってCdOの格子が歪み、移動度μを低下させるので好ましくない。
また、1価の陽イオンは、そのイオン半径がCd2+のイオン半径(1.03Å)に近いものが好ましい。そのイオン半径がCd2+のイオン半径と大きく異なる場合には、ドーピングによって格子が歪み、移動度を低下させるので好ましくない。
1価の陽イオンは、具体的には、Ag+(イオン半径:1.13Å)、K+(イオン半径:1.33Å)、Na+(イオン半径:0.98Å)及びCu+(イオン半径:0.96Å)から選ばれる少なくとも1種類が好適である。これらは、いずれもCdOにドーピングした場合に6配位の立方晶となって安定化し、かつ、イオン半径がCd2+と比べて大きく異ならないので、ドーピングによる移動度の低下が小さい。特に、CdOに対してAg+及び/又はNa+をドープすると、高い電気伝導度が得られる。
上述した1価の陽イオンは、いずれか1種を用いても良く、あるいは、2種以上を組み合わせて用いても良い。また、1価の陽イオンのドープ量は、p型半導体の用途、要求特性等に応じて最適な量を選択する。一般に、1価の陽イオンのドープ量が多くなるほど、ホールキャリアの濃度が増大し、高い電気伝導度が得られる。
例えば、本発明に係るp型半導体を高い電気伝導度のみが要求される用途(例えば、透明電極、pnダイオード等)に用いる場合、1価の陽イオンのドープ量は、具体的には、Cdサイトの0.1at%以上が好ましい。1価の陽イオンのドープ量がCdサイトの0.1at%未満になると、実用上十分な電気伝導度が得られない。1価の陽イオンのドープ量は、さらに好ましくは、1at%以上である。
但し、1価の陽イオンのドープ量が過剰になると、1価の陽イオンがCdサイトを置換することなく欠陥となってCdO内部に存在し、キャリアを散乱させる原因となる。従って、1価の陽イオンのドープ量は、Cdサイトの20at%以下が好ましく、さらに好ましくは、15at%以下である。
一方、熱電変換材料において、一般に、キャリア濃度の増加に伴い、電気伝導度は増加するが、ゼーベック係数は小さくなる傾向がある。従って、本発明に係るp型半導体をp型熱電変換材料として用いる場合には、その性能指数Z(=σS2/κ、σ:電気伝導度、S:ゼーベック係数、κ:熱伝導度)が最大となるように、キャリア濃度を調整したものを用いるのが好ましい。
具体的には、本発明に係るp型半導体をp型熱電変換材料として用いる場合、1価の陽イオンのドープ量は、少なくとも、0.1at%以上が好ましく、さらに好ましくは、1.0at%以上である。また、そのドープ量は、最大でも、20at%以下が好ましく、さらに好ましくは、15at%以下である。
本実施の形態に係るp型半導体は、公知の方法により作製することができる。例えば、本実施の形態に係るp型半導体を薄膜素子又は薄膜デバイスに用いる場合には、
(1) まず、PVD法、CVD法、MOCVD法、スパッタリング法等を用いて所定の厚さを有するCdO薄膜を作製し、次いで、イオン注入法により1価の陽イオンをドープする方法、
(2) 所定量の1価の陽イオンを含有するCdOをターゲットに用いて、スパッタリングする方法、
(3) CdOターゲットと、1価の陽イオンを含有するターゲットとを用い、CdOと1価の陽イオンとを同時にスパッタリングする方法、
等が好適である。
(1) まず、PVD法、CVD法、MOCVD法、スパッタリング法等を用いて所定の厚さを有するCdO薄膜を作製し、次いで、イオン注入法により1価の陽イオンをドープする方法、
(2) 所定量の1価の陽イオンを含有するCdOをターゲットに用いて、スパッタリングする方法、
(3) CdOターゲットと、1価の陽イオンを含有するターゲットとを用い、CdOと1価の陽イオンとを同時にスパッタリングする方法、
等が好適である。
また、例えば、本実施の形態に係るp型半導体を熱電変換素子に用いる場合、p型熱電変換材料には、所定量の電流を流すために、ある程度の体積を必要とする。このような場合には、通常のセラミックスプロセスを用いればよい。すなわち、Cd源(例えば、CdO粉末、熱分解等によってCdOを生成する塩類等)と1価の陽イオン源(例えば、1価の金属イオンを含む酸化物粉末、熱分解等によって1価の陽イオンを含む酸化物を生成する塩類等)とを所定の比率で混合し、これを仮焼・成形・焼結すれば良い。
次に、本発明の一実施の形態に係る半導体デバイスについて説明する。本実施の形態に係る半導体デバイスは、本発明に係るp型半導体を用いたものからなる。本発明が適用可能な半導体デバイスとしては、具体的には、太陽電池、フラットパネルディスプレイ、タッチパネル、光学スイッチ等、及び、熱電変換素子を用いた熱電発電器、精密温度制御装置、恒温装置、冷暖房装置等が挙げられる。
このような半導体デバイスは、p−n接合を持つ各種半導体素子(例えば、ダイオード、トランジスタ、EFT(電界効果トランジスタ)等)、p−n接合は持たないが、電気回路の一部を構成するその他の半導体素子(例えば、太陽電池、フラットパネルディスプレイ、有機発光ダイオード等に用いられる透明電極等)等の種々の部品によって構成されている。本発明に係るp型半導体は、このようなp−n接合を持つ半導体素子及びその他の半導体素子のいずれに対しても適用することができる。
p−n接合を持つ各種半導体素子に対して本発明に係るp型半導体を用いる場合、当然に、p型半導体とn型半導体とを組み合わせて用いることになる。一方、その他の半導体素子に対して本発明に係るp型半導体を用いる時には、p型半導体のみを用いても良く、あるいは、必要に応じて、p型半導体とn型半導体を組み合わせて用いても良い。
本発明に係るp型半導体とn型半導体とを組み合わせて半導体デバイスを構成する場合、n型半導体の種類は、特に限定されるものではなく、種々の材料を用いることができる。n型半導体としては、具体的には、3価及び/又は4価の陽イオンをドープしたCdO、In2O3、CdO、SnO2、In2−2x(Cd、Sn)2xO3、CdIn2O4、(1−x)CdIn2O4−(x)Cd2SnO4、Cd2SnO4、CdSnO3、SnドープIn2O3(ITO)、β−Ga2O3、SnドープCuInO2、ZnO等が好適である。これらのn型半導体は、いずれか1種類のみを用いても良く、あるいは、2種以上を組み合わせて用いても良い。
これらの中でも、n型半導体は、3価及び/又は4価の陽イオンをドープしたCdOが好適である。また、その中でも、3価及び/又は4価の陽イオンとして、In3+及び/又はSn4+を用いたものが好適である。3価及び/又は4価の陽イオンをドープしたCdOは、高い電気伝導度を有し、しかも、本発明に係るp型半導体とのp−nホモ接合が可能であるので、能動機能を有する高性能な各種半導体デバイスを低コストで作製することが可能となる。特に、In3+及び/又はSn4+をドープしたCdOは、極めて高い電気伝導度を有するだけではなく、可視光に対して透明であるので、これと本発明に係るp型半導体とを組み合わせると、能動機能を有し、高性能かつ透明な各種半導体デバイスを低コストで作製することができる。
本発明に係るp型半導体とn型半導体とを組み合わせて用いた半導体デバイスにおいて、n型半導体の種類及び組成は、半導体デバイスの種類・要求特性等、n型半導体の用途・要求特性等、並びに、p型半導体の種類・特性等に応じて最適なものを選択する。
すなわち、半導体の電気伝導度は、上述したように、キャリア濃度とキャリア移動度の積に比例する。従って、高い電気伝導度のみが要求される場合には、キャリア濃度及び/又はキャリア移動度の大きいn型半導体を用いるのが好ましい。また、透光性が要求される場合には、そのエネルギー・ギャップが透過させたい光のエネルギより大きいn型半導体を用いるのが好ましい。さらに、p型半導体及びn型半導体を用いて熱電変換素子を作製する場合、性能指数が最大となるようにキャリア濃度が調整されたn型半導体を用いるのが好ましい。
例えば、n型半導体としてInドープCdOを用いる場合において、高い電気伝導度のみが要求される場合には、Inのドープ量は、Cdサイトの0.1at以上が好ましい。Inのドープ量がCdサイトの0.1at%未満になると、キャリア濃度が低下し、高い電気伝導度が得られない。Inのドープ量は、さらに好ましくは、1.0at%以上である。
但し、Inのドープ量が過剰になると、散乱によってキャリア移動度が低下し、高い電気伝導度が得られない。従って、Inのドープ量は、20at%以下が好ましく、さらに好ましくは、15at%以下である。
但し、Inのドープ量が過剰になると、散乱によってキャリア移動度が低下し、高い電気伝導度が得られない。従って、Inのドープ量は、20at%以下が好ましく、さらに好ましくは、15at%以下である。
同様に、n型半導体としてSnドープCdOを用いる場合において、高い電気伝導度が要求される場合には、Snのドープ量は、少なくとも、Cdサイトの0.1at%以上が好ましく、さらに好ましくは、1.0at%以上である。また、Snのドープ量は、最大でも、Cdサイトの20at%以下が好ましく、さらに好ましくは、15at%以下である。
また、InドープCdOをn型熱電変換材料として用いる場合、Inのドープ量は、少なくとも、Cdサイトの0.1at%以上が好ましく、さらに好ましくは、1.0at%以上である。また、そのドープ量は、最大でも、Cdサイトの20at%以下が好ましく、さらに好ましくは、15at%以下である。
同様に、SnドープCdOをn型熱電変換材料として用いる場合、Snのドープ量は、少なくとも、Cdサイトの0.1at%以上が好ましく、さらに好ましくは、1.0at%以上である。また、そのドープ量は、最大でも、Cdサイトの20at%以下が好ましく、さらに好ましくは、15at%以下である。
同様に、SnドープCdOをn型熱電変換材料として用いる場合、Snのドープ量は、少なくとも、Cdサイトの0.1at%以上が好ましく、さらに好ましくは、1.0at%以上である。また、そのドープ量は、最大でも、Cdサイトの20at%以下が好ましく、さらに好ましくは、15at%以下である。
図1に、本発明に係るp型半導体を用いた各種半導体素子の一例を示す。図1に例示する各種半導体素子は、いずれもp−n接合を有するものからなる。能動機能を有する各種半導体デバイスは、このような半導体素子が組み合わせて用いられている。なお、図1に示す各種半導体素子は、上述した公知の薄膜積層技術を用いて作製することができる。
図1(a)は、pnダイオードであり、p型半導体12pと、n型半導体14nとの接合体からなる。この場合、p型半導体12pには、1価の陽イオンをドープしたCdOが用いられ、n型半導体14nには、目的に応じて上述した各種のn型材料が用いられる。
図1(b)は、pinダイオード20であり、p型半導体22pと、n型半導体24nと、両者の間に形成されたi(Intrinsic:真性半導体)領域26iとの接合体からなる。この場合、p型半導体22pには、1価の陽イオンをドープしたCdOが用いられ、n型半導体24nには、目的に応じて上述した各種のn型材料が用いられる。また、一般に、p型半導体22pとn型半導体24nとの間に真性半導体領域を作るのは困難であるので、i領域26iには、通常、固有抵抗が非常に高い(すなわち、低濃度ドープの)p型半導体又はn型半導体が用いられる。
図1(c)は、PNP型のトランジスタ30であり、p型エミッタ32Eと、p型コレクタ32Cと、両者の間に形成されたn型ベース34Bとの接合体からなる。この場合、p型エミッタ32E及びp型コレクタ32Cには、1価の陽イオンをドープしたCdOが用いられ、n型ベース34Bには、目的に応じて上述した各種のn型材料が用いられる。なお、図示はしないが、NPN型トランジスタに対しても、本発明に係るp型半導体を同様に適用できる。
図1(d)は、Pチャンネル型の電界効果トランジスタ(FET)40であり、n型ソース44Sと、n型ドレイン44Dと、両者の間に形成されたp型半導体(チャンネル)42との接合体からなる。また、p型半導体42の上には、絶縁膜46が形成され、さらにその上には、ゲート電極48Gが形成される。この場合、p型半導体42には、1価の陽イオンをドープしたCdOが用いられ、n型ソース44S及びn型ドレイン44Dには、目的に応じて上述した各種のn型材料が用いられる。また、絶縁膜46には、一般に、各種の透明絶縁材料(例えば、SiO2薄膜等)が用いられ、ゲート電極48Gには、各種の透明導電材料(例えば、ITO、In又はSnドープCdOなどのn型透明導電酸化物等)が用いられる。なお、図示はしないが、Nチャンネル型のFETに対しても、本発明に係るp型半導体を同様に適用できる。
次に、本発明に係るp型半導体の作用について説明する。CdOは、酸化物の中では例外的にバンド幅の大きい(すなわち、分散性が高い)価電子帯を有している。また、CdOの価電子帯は、Γ点では極大を持たず、伝導帯の下端はΓ点で極小を持つ(非特許文献4参照)。本願発明者は、このような特異なバンド構造を持つCdOに1価の陽イオンをドープすると、価電子帯上端にホールキャリアがドーピングされてp型の導電性を示し、しかも、電気伝導度が極めて高く、かつ、透明(バンドギャップが3eV以上)な材料になることを見出した。
一般に、電気伝導度σは、キャリア移動度μに比例し、キャリア移動度μは、μ=eτ/m*(但し、eはキャリアの電荷、τは緩和時間(寿命)、m*は電子の有効質量)で表される。すなわち、電子の有効質量m*が小さくなるほど、及び/又は、緩和時間(寿命)τが長くなるほど、キャリア移動度μ(すなわち、電気伝導度σ)は大きくなる。
CdOは、価電子帯のバンド幅が大きく、価電子帯上端の曲率が急峻であるという特徴がある。また、価電子帯上端の曲率が急峻になるほど、正孔の有効質量m*が小さくなる。CdOに1価の陽イオンをドープすることによって高い電気伝導度σが得られるのは、CdOに1価の陽イオンをドープしても、CdOの特異なバンド構造が大きく変化せず、正孔の有効質量m*が小さく維持されるためと考えられる。
また、ドーピングによって格子が歪むと、キャリアの緩和時間(寿命)τが短くなり、キャリア移動度μが低下する。一方、1価の陽イオンの中でも、特に、Ag+、K+、Na+及びCu+は、CdO中の6配位で安定であり、かつ、そのイオン半径は、Cd2+のイオン半径と大きく異ならない。CdOに対してこれらの陽イオンをドーピングすることによって特に高い電気伝導度σが得られるのは、正孔の有効質量m*が小さく維持されることに加えて、ドーピングによる格子の歪みが小さく、相対的にキャリアの緩和時間(寿命)τが大きくなるためと考えられる。
さらに、半導体に対し、そのエネルギー・ギャップより大きなエネルギを有する光を照射すると、電子が価電子帯から伝導帯に励起され、光の吸収が起こる。これをホールの動きから見ると、ホールで充満された伝導帯からホールのほとんどない価電子帯へのホールの励起と解釈することができる。
図2に、ホールの動きから見た光の吸収過程の模式図を示す。図2(a)は、ノンドープCdOのバンドモデルである。CdOの価電子帯は、Γ点において極大を持たず、かつバンド幅が大きくなっている。一方、伝導帯は、Γ点において極小を持ち、かつΓ点近傍の曲率が急峻になっている。ノンドープCdOのエネルギー・ギャップEgは、約2.3eVであるので、これに可視光(E<約3eV)を照射すると、ホール(図中、「+」を付した丸印で示す)が伝導帯から価電子帯に励起され、光の吸収が起こる。
これに対し、CdOに1価の陽イオンをドープすると、図2(b)に示すように、価電子帯の上端にホールキャリアがドープされる。また、これによって、ホールが存在しない価電子帯の最大準位が低下する。一方、光照射又は熱的にキャリアがドープされることによって、伝導体下端にはホールの欠乏層ができる。しかも、伝導帯のΓ点近傍の曲率が急峻であるために、伝導帯では、低いエネルギー準位をとれるホールの数が相対的に少ない。そのため、相対的に少数のキャリアがドープされた場合であっても、ホールが存在する伝導帯の最小準位が著しく上昇する。その結果、ホールが存在する伝導帯の最小準位から、ホールが存在しない価電子帯の最大準位までの差(吸収エネルギ)が著しく増大し、可視光に対して透明になると考えられる。
本発明に係るp型半導体は、1価の陽イオンをドーピングしたCdOからなるので、従来知られているp型半導体に比べて、極めて高い電気伝導度σを有している。しかも、ドーピングする1価の陽イオンの種類及び/又はドーピング量を最適化すると、高い電気伝導度を有するだけではなく、可視光に対して透明となる。そのため、これを透明電極、ダイオード、トランジスタ等の各種半導体素子に適用すれば、低消費電力及び低発熱の半導体デバイスが得られる。また、ドーピングを最適化することによって、高い効率を有する各種の透明半導体素子及び透明半導体デバイスが得られる。
また、本発明に係るp型半導体と組み合わせて用いるn型半導体として、3価及び/又は4価の陽イオン(特に、In3+及び/又はSn4+)をドーピングしたCdOを用いた場合には、p−nホモ接合が可能となるので、高い性能を有する半導体素子及び半導体デバイスを低コストで作製することができる。
さらに、本発明に係るp型半導体は、ドーピング元素の種類及び/又はドーピング量を最適化することによって、室温におけるゼーベック係数Sが30μV/K以上となる。ドーピングを最適化すれば、室温におけるゼーベック係数Sが50μV/K以上、あるいは、100μV/K以上であるp型半導体が得られる。さらに、800Kにおけるゼーベック係数Sが50μV/K以上、あるいは、100μV/Kであるp型半導体も得られる。そのため、本発明に係るp型半導体と適当なn型熱電半導体と組み合わせて用いると、高い性能指数を有する熱電変換素子が得られる。
(実施例1)
Ag+、K+、Na+、及びCu+をドープしたCdOの電子状態及び電気伝導度σを、精度の高いバンド計算法であるFLAPW法によって計算した。なお、1価の陽イオンのドープ量は、いずれも、Cdサイトの12.5at%とした。また、電気伝導度σの計算には、次の(1)式で表されるブロッホ−ボルツマンの方程式(非特許文献5参照)を用いた。
Ag+、K+、Na+、及びCu+をドープしたCdOの電子状態及び電気伝導度σを、精度の高いバンド計算法であるFLAPW法によって計算した。なお、1価の陽イオンのドープ量は、いずれも、Cdサイトの12.5at%とした。また、電気伝導度σの計算には、次の(1)式で表されるブロッホ−ボルツマンの方程式(非特許文献5参照)を用いた。
ここで、(1)式において、N(ε)は、単位体積当たりのエネルギεにおける状態密度(DOS)であり、τは、電子の緩和時間である。また、f(ε、T)は、フェルミディラック関数である。さらに、vx(ε)は、エネルギεにおける電場方向(x)の電子又は正孔の群速であり、次の(2)式で定義される。ここで、E(k)は、波数kでのバンドエネルギである。
さらに、計算によって電気伝導度σの絶対値を求めるのは困難であるので、n型半導体であるInドープCdO(ドープ量:Cdサイトの12.5%)の電気伝導度σを同様の方法を用いて計算し、InドープCdOの電気伝導度に対するp型半導体の電気伝導度の比(電気伝導比)を求めた。これは、キャリア移動度μを決める緩和時間τ及び有効質量m*の内、緩和時間τについては、ドーピング元素の種類によらず一定とみなし、有効質量m*の比を計算していることに相当する。
表1に、電気伝導比、及び、InドープCdOの電気伝導度の実験値(非特許文献4参照)を示す。計算の結果、CdOにAg+、K+、Na+、又はCu+をドープした場合、p型の導電性を示すことがわかった。また、CdOに種々の1価の陽イオンをドープすることによって、InドープCdOに匹敵する高い電気伝導度σを有するp型半導体が得られることがわかった。さらに、CdOに対してAg+又はNa+をドープした場合に、特に高い電気伝導度σが得られることがわかった。
(実施例2)
Ag+、K+、Na+、及びCu+をドープしたCdOの電子状態及びゼーベック係数Sを、精度の高いバンド計算法であるFLAPW法によって計算した。なお、1価の陽イオンのドープ量は、いずれも、Cdサイトの6.25at%とした。また、ゼーベック係数Sの計算には、次の(3)式(非特許文献5参照)を用いた。
Ag+、K+、Na+、及びCu+をドープしたCdOの電子状態及びゼーベック係数Sを、精度の高いバンド計算法であるFLAPW法によって計算した。なお、1価の陽イオンのドープ量は、いずれも、Cdサイトの6.25at%とした。また、ゼーベック係数Sの計算には、次の(3)式(非特許文献5参照)を用いた。
σ(ε、T)は、次の(4)式で表される。
図3に、ゼーベック係数Sの温度依存性を示す。図3より、CdOに対して1価の陽イオンをドープすると、いずれも、正のゼーベック係数Sを示し、p型となることことがわかった。これらの中でも、Na+又はK+をドーピングすることによって、800K近傍におけるゼーベック係数Sが100μV/K以上を示し、p型熱電変換材料としても適用可能であることがわかった。
(実施例3)
公知の方法を用いて基板上にCdO薄膜を形成した。次いで、CdO薄膜に、それぞれ、1価の陽イオン及び3価又は4価の陽イオンをドーピングすることによってp型領域及びn型領域、並びに、必要に応じて、i領域、絶縁膜、及び、ゲート電極を作り、さらにそれらをパターニングすることによって、薄膜pnダイオード、薄膜pinダイオード、トランジスタ、及びFETを作製した。得られた各素子に電源を接続したところ、それぞれ、ダイオード又はトランジスタとして動作することを確認した。
公知の方法を用いて基板上にCdO薄膜を形成した。次いで、CdO薄膜に、それぞれ、1価の陽イオン及び3価又は4価の陽イオンをドーピングすることによってp型領域及びn型領域、並びに、必要に応じて、i領域、絶縁膜、及び、ゲート電極を作り、さらにそれらをパターニングすることによって、薄膜pnダイオード、薄膜pinダイオード、トランジスタ、及びFETを作製した。得られた各素子に電源を接続したところ、それぞれ、ダイオード又はトランジスタとして動作することを確認した。
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。
本発明に係るp型半導体は、各種半導体素子及び半導体デバイスに用いられる透明電極材料、pnダイオード、pinダイオード、トランジスタ、電界効果トランジスタ(FET)等の各種半導体素子に用いられるp型(透明)電極材料、並びに、これらを用いた太陽電池、フラットパネルディスプレイ等の各種半導体デバイスに使用することができる。
また、本発明に係るp型半導体は、太陽熱発電器、海水温度差熱電発電器、化石燃料熱電発電器、工場排熱や自動車排熱の回生発電器等の各種の熱電発電器、光検出素子、レーザーダイオード、電界効果トランジスタ、光電子増倍管、分光光度計のセル、クロマトグラフィーのカラム等の精密温度制御装置、恒温装置、冷暖房装置、冷蔵庫、時計用電源等に用いられる熱電変換素子を構成するp型熱電変換材料として使用することができる。
12p、22p、32E、32C、42 p型半導体
14n、24n、34B、44S、44D n型半導体
14n、24n、34B、44S、44D n型半導体
Claims (6)
- Cdサイトの一部に1価の陽イオンをドープしたCdOからなるp型半導体。
- 前記1価の陽イオンは、Ag+、K+、Na+及びCu+から選ばれる少なくとも1種類である請求項1に記載のp型半導体。
- 請求項1又は2に記載のp型半導体を用いた半導体デバイス。
- 前記p型半導体と、n型半導体とを組み合わせて用いた請求項3に記載の半導体デバイス。
- 前記n型半導体は、Cdサイトの一部に3価及び/又は4価の陽イオンをドープしたCdOからなる請求項4に記載の半導体デバイス。
- 前記陽イオンは、In3+及びSn4+から選ばれる少なくとも1種類である請求項5に記載の半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004039658A JP2005235831A (ja) | 2004-02-17 | 2004-02-17 | p型半導体及び半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004039658A JP2005235831A (ja) | 2004-02-17 | 2004-02-17 | p型半導体及び半導体デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005235831A true JP2005235831A (ja) | 2005-09-02 |
Family
ID=35018503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004039658A Pending JP2005235831A (ja) | 2004-02-17 | 2004-02-17 | p型半導体及び半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005235831A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103617A (ja) * | 2005-10-04 | 2007-04-19 | Toshihisa Shirakawa | 半導体pin接合による熱電気変換器 |
JP2008002960A (ja) * | 2006-06-22 | 2008-01-10 | National Institute For Materials Science | 固体のキャリア移動度測定方法 |
JP2008268174A (ja) * | 2007-03-23 | 2008-11-06 | Fujifilm Corp | 放射線検出器および放射線検出器の記録用光導電層の製造方法 |
JP2009221469A (ja) * | 2008-02-21 | 2009-10-01 | Semiconductor Energy Lab Co Ltd | 無機el用青色発光体の作製方法、無機el用青色発光体、および発光装置 |
JP4782897B1 (ja) * | 2011-04-11 | 2011-09-28 | 隆彌 渡邊 | 冷暖房装置 |
JP4856282B1 (ja) * | 2011-07-30 | 2012-01-18 | 隆彌 渡邊 | 冷暖房装置 |
WO2012140800A1 (ja) * | 2011-04-11 | 2012-10-18 | Watanabe Takaya | 冷暖房装置 |
JP2016015503A (ja) * | 2011-09-08 | 2016-01-28 | 株式会社タムラ製作所 | Ga2O3系半導体素子 |
JP2019057712A (ja) * | 2013-06-28 | 2019-04-11 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム |
US20210083137A1 (en) * | 2018-07-25 | 2021-03-18 | Boe Technology Group Co., Ltd. | Optoelectronic Sensor and Manufacturing Method Thereof, and Optoelectronic Device and Manufacturing Method Thereof |
-
2004
- 2004-02-17 JP JP2004039658A patent/JP2005235831A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103617A (ja) * | 2005-10-04 | 2007-04-19 | Toshihisa Shirakawa | 半導体pin接合による熱電気変換器 |
JP2008002960A (ja) * | 2006-06-22 | 2008-01-10 | National Institute For Materials Science | 固体のキャリア移動度測定方法 |
JP2008268174A (ja) * | 2007-03-23 | 2008-11-06 | Fujifilm Corp | 放射線検出器および放射線検出器の記録用光導電層の製造方法 |
JP2009221469A (ja) * | 2008-02-21 | 2009-10-01 | Semiconductor Energy Lab Co Ltd | 無機el用青色発光体の作製方法、無機el用青色発光体、および発光装置 |
JP4782897B1 (ja) * | 2011-04-11 | 2011-09-28 | 隆彌 渡邊 | 冷暖房装置 |
WO2012140800A1 (ja) * | 2011-04-11 | 2012-10-18 | Watanabe Takaya | 冷暖房装置 |
JP4856282B1 (ja) * | 2011-07-30 | 2012-01-18 | 隆彌 渡邊 | 冷暖房装置 |
JP2016015503A (ja) * | 2011-09-08 | 2016-01-28 | 株式会社タムラ製作所 | Ga2O3系半導体素子 |
JP2019057712A (ja) * | 2013-06-28 | 2019-04-11 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム |
JP2020098934A (ja) * | 2013-06-28 | 2020-06-25 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム |
US20210083137A1 (en) * | 2018-07-25 | 2021-03-18 | Boe Technology Group Co., Ltd. | Optoelectronic Sensor and Manufacturing Method Thereof, and Optoelectronic Device and Manufacturing Method Thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | Recent developments in p‐Type oxide semiconductor materials and devices | |
Liu et al. | Solution combustion synthesis: low‐temperature processing for p‐type Cu: NiO thin films for transparent electronics | |
Liu et al. | Engineering copper iodide (CuI) for multifunctional p‐type transparent semiconductors and conductors | |
Yan Liang et al. | Ambipolar inverters using SnO thin-film transistors with balanced electron and hole mobilities | |
Ellmer et al. | Transparent conductive zinc oxide: basics and applications in thin film solar cells | |
Hosono | Exploring electro-active functionality of transparent oxide materials | |
Otabe et al. | n-type electrical conduction in transparent thin films of delafossite-type AgInO 2 | |
Bae et al. | Gallium doping effects for improving switching performance of p-type copper (I) oxide thin-film transistors | |
Goyal et al. | On the dopability of semiconductors and governing material properties | |
Tippireddy et al. | Oxychalcogenides as thermoelectric materials: an overview | |
KR102067647B1 (ko) | 열전소자의 제조방법 및 이를 이용한 열전냉각모듈 | |
JP2000150861A (ja) | 酸化物薄膜 | |
Jenifer et al. | A review on the recent advancements in tin oxide-based thin-film transistors for large-area electronics | |
JP2002076356A (ja) | 半導体デバイス | |
Bera et al. | Mixed phase delafossite structured p type CuFeO2/CuO thin film on FTO coated glass and its Schottky diode characteristics | |
Feng et al. | Advanced metal oxides and nitrides thermoelectric materials for energy harvesting | |
JP2005235831A (ja) | p型半導体及び半導体デバイス | |
Mude et al. | High performance of solution-processed amorphous p-channel copper-tin-sulfur-gallium oxide thin-film transistors by UV/O3 photocuring | |
JP2012182329A (ja) | 同時両極性電界効果型トランジスタ及びその製造方法 | |
Xiong et al. | High-Throughput screening for thermoelectric semiconductors with desired conduction types by energy positions of band edges | |
Xu | Development of tin-based perovskite materials for solar cell applications: A minireview | |
JP4872050B2 (ja) | 熱電素子 | |
Murmu et al. | The role of sulfur valency on thermoelectric properties of sulfur ion implanted copper iodide | |
KR101093566B1 (ko) | 초격자구조의 다성분계 산화물 박막제조방법 | |
JP6087668B2 (ja) | 半導体装置の作製方法 |