JP2005229010A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005229010A
JP2005229010A JP2004037788A JP2004037788A JP2005229010A JP 2005229010 A JP2005229010 A JP 2005229010A JP 2004037788 A JP2004037788 A JP 2004037788A JP 2004037788 A JP2004037788 A JP 2004037788A JP 2005229010 A JP2005229010 A JP 2005229010A
Authority
JP
Japan
Prior art keywords
tab
lead
post
sealing body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004037788A
Other languages
Japanese (ja)
Inventor
Masataka Otoguro
政貴 乙黒
Akihiro Mitsuyasu
昭博 光安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004037788A priority Critical patent/JP2005229010A/en
Publication of JP2005229010A publication Critical patent/JP2005229010A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin-type semiconductor device which can reduce the manufacturing cost, and to provide its manufacturing method. <P>SOLUTION: The semiconductor device has a sealing body with the upper surface and the lower surface opposite to it; a flat tab which is located inside the sealing body with its lower surface exposed to the lower surface of the sealing body; one or a plurality of flat posts which is located inside the sealing body with its lower surface exposed to the lower surface of the sealing body; a semiconductor chip which is located inside the sealing body and fixed to the upper surface of the tab and a connection means which is located inside the sealing body and electrically connects a pad electrode of the semiconductor chip and the post. The tab and the post are separated electrically by a groove provided to the lower surface of the sealing body. A part of the edges of the tab and the post has an eaves structure, wherein its upper surface edge projects farther out than its lower surface edge for preventing them from easily dropping off from the sealing body. The tab is electrically connected to a prescribed electrode of the semiconductor chip. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は樹脂封止型の半導体装置及びその製造方法に係わり、特にノンリード型表面実装構造の薄型半導体装置の製造技術に適用して有効な技術に関する。   The present invention relates to a resin-encapsulated semiconductor device and a method of manufacturing the same, and more particularly to a technology effective when applied to a manufacturing technology of a thin semiconductor device having a non-lead type surface mounting structure.

電子機器は、機能面から高密度実装化が、実装面から軽量化，小型化，薄型化が要請されている。このため、電子機器に組み込まれる電子部品の多くは、表面実装が可能な構造に移行してきている。また、電子部品の製造コスト低減のために、パッケージ形態は材料が安くかつ生産性が良好な樹脂封止（レジンパッケージ）が多用されている。
特に、携帯用電話機等の移動端末に組み込む能動素子や受動素子からなるディスクリート部品はさらに小型・薄型化が要請されている。受動素子であるコンデンサや抵抗等を組み込んだチップコンデンサ，チップ抵抗等のチップ部品においては、幅０．３ｍｍ、長さ０．６ｍｍ、高さ０．２ｍｍと超小型のものも市販されている。
能動素子であるダイオードやトランジスタを組み込んだディスクリート半導体装置においても小型・薄型化が要請されている。ディスクリート半導体装置として、表面実装構造からなる樹脂封止型半導体装置が知られている（例えば、特許文献１）。 Electronic devices are required to be mounted with high density in terms of function, and lighter, smaller, and thinner from the mounting surface. For this reason, many of the electronic components incorporated in electronic devices have been shifted to structures that can be surface-mounted. Also, in order to reduce the manufacturing cost of electronic parts, resin sealing (resin package) is often used as the package form because the material is cheap and the productivity is good.
In particular, there is a demand for further downsizing and thinning of discrete components composed of active elements and passive elements incorporated in mobile terminals such as portable telephones. As chip components such as a passive capacitor, a capacitor incorporating a resistor, a chip resistor, and the like, an ultra-small chip having a width of 0.3 mm, a length of 0.6 mm, and a height of 0.2 mm is also commercially available.
There is also a demand for smaller and thinner discrete semiconductor devices incorporating active elements such as diodes and transistors. As a discrete semiconductor device, a resin-encapsulated semiconductor device having a surface mounting structure is known (for example, Patent Document 1).

特許文献１には、樹脂（封止体）内にトランジスタチップやダイオードチップを封止する半導体装置について記載され、図には、樹脂（封止体）の両側からガルウィング状のリード（外部電極端子）を突出する構造、封止体の下面両側からフラットなリードを突出する構造が記載されている。   Patent Document 1 describes a semiconductor device that seals a transistor chip or a diode chip in a resin (sealing body). In the figure, gull-wing leads (external electrode terminals) are formed from both sides of the resin (sealing body). And a structure in which flat leads protrude from both sides of the lower surface of the sealing body.

特開平７−１４７３５９号公報Japanese Patent Laid-Open No. 7-147359

表面実装型の樹脂封止型半導体装置の一つとして、２端子のダイオードが知られている。図１８（ａ），（ｂ）は従来のダイオード（半導体装置）を示す図である。図１８（ａ）は、ダイオードの模式的断面図、図１８（ｂ）はダイオードの平面図である。   2. Description of the Related Art A two-terminal diode is known as one of surface mount type resin-encapsulated semiconductor devices. 18A and 18B are diagrams showing a conventional diode (semiconductor device). FIG. 18A is a schematic cross-sectional view of a diode, and FIG. 18B is a plan view of the diode.

図１８（ａ），（ｂ）に示すダイオード９０は、絶縁性樹脂からなる封止体９１の両側中央から真っ直ぐにフラットなリード９２ａ，９２ｂを突出させる構造である。リード９２ａ，９２ｂはその下面が封止体９１の下面と一致するような構造、即ち、リード９２ａ，９２ｂの下面が封止体９１の下面に露出する表面実装型構造になっている。また、一対のリード９２ａ，９２ｂは封止体９１内で一段階段状に折れ曲がっている。   A diode 90 shown in FIGS. 18A and 18B has a structure in which flat leads 92a and 92b are projected straight from the center of both sides of a sealing body 91 made of an insulating resin. The leads 92 a and 92 b have a structure in which the lower surfaces thereof coincide with the lower surface of the sealing body 91, that is, a surface mount type structure in which the lower surfaces of the leads 92 a and 92 b are exposed on the lower surface of the sealing body 91. Further, the pair of leads 92a and 92b are bent in one step in the sealing body 91.

左側のリード９２ａの内端上面には、半導体チップ９３が図示しない導電性接合材を介して固定されている。半導体チップ９３はダイオードを構成するため、半導体チップ９３の下面及び上面にそれぞれ図示しない電極を有する構造になっている。半導体チップ９３の上面の電極と右側のリード９２ｂは導電性のワイヤ９４によって電気的に接続されている。例えば、半導体チップ９３の上面の電極がアノード電極であり、下面の電極がカソード電極である場合、左側のリード９２ａはカソード電極端子となり、右側のリード９２ｂはアノード電極端子となる。また、封止体９１の両側から突出するリード部分は、その表面にメッキ膜９５が設けられている。   A semiconductor chip 93 is fixed to the upper surface of the inner end of the left lead 92a through a conductive bonding material (not shown). Since the semiconductor chip 93 constitutes a diode, it has a structure having electrodes (not shown) on the lower surface and the upper surface of the semiconductor chip 93, respectively. The electrode on the upper surface of the semiconductor chip 93 and the right lead 92 b are electrically connected by a conductive wire 94. For example, when the upper electrode of the semiconductor chip 93 is an anode electrode and the lower electrode is a cathode electrode, the left lead 92a is a cathode electrode terminal and the right lead 92b is an anode electrode terminal. The lead portion protruding from both sides of the sealing body 91 is provided with a plating film 95 on the surface thereof.

また、封止体９１の上面には、図１８（ｂ）に示すように、極性や品種を示すマーク９６、９７が印刷されている。この構造では、例えば、封止体９１の大きさは縦１．２ｍｍ，横０．８ｍｍ，高さ０．６ｍｍとなっている。   Further, as shown in FIG. 18B, marks 96 and 97 indicating polarity and product type are printed on the upper surface of the sealing body 91. In this structure, for example, the size of the sealing body 91 is 1.2 mm in length, 0.8 mm in width, and 0.6 mm in height.

上記構造の半導体装置の製造においては、リード９２ａ，９２ｂが予め分離されているリードフレームが使用される。また、リード９２ａ，９２ｂの内端は階段状に屈曲している。この結果、激しい振動や衝撃が加わった際、リード９２ａ，９２ｂの内端は激しく振動する。ワイヤとして２５μｍ直径と細い金線を使用してワイヤボンディングした後において、激しい振動や衝撃が加わると、金線が接続部分で切れたりすることが分かった。このため、ワイヤ切れを抑止するには、リード厚さを０．１ｍｍよりも薄くはできず、半導体装置の薄型化が妨げられている。   In manufacturing the semiconductor device having the above structure, a lead frame in which the leads 92a and 92b are separated in advance is used. Further, the inner ends of the leads 92a and 92b are bent stepwise. As a result, when severe vibration or impact is applied, the inner ends of the leads 92a and 92b vibrate vigorously. After wire bonding using a thin gold wire with a diameter of 25 μm as a wire, it was found that if a strong vibration or impact is applied, the gold wire is cut at the connection portion. For this reason, in order to prevent wire breakage, the lead thickness cannot be made thinner than 0.1 mm, which prevents the semiconductor device from being thinned.

また、リードフレームは、アノード電極及びカソード電極を分離させるリードフレーム構造であることから、リードフレームの製造コストが高くなり、半導体装置の製造コスト低減を妨げている。
本発明の目的は、薄型でかつ製造コストの低減が図れる半導体装置及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。 In addition, since the lead frame has a lead frame structure in which the anode electrode and the cathode electrode are separated from each other, the manufacturing cost of the lead frame is increased, which hinders the reduction of the manufacturing cost of the semiconductor device.
An object of the present invention is to provide a semiconductor device that is thin and can be reduced in manufacturing cost, and a manufacturing method thereof.
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）本発明の半導体装置はノンリード型半導体装置であり、
上面及びその反対の下面を有する封止体と、
前記封止体内に位置し、上面を前記封止体内に位置させ、下面を前記封止体の下面に露出させる平坦なタブと、
前記封止体内に位置し、上面を前記封止体内に位置させ、下面を前記封止体の下面に露出させる１乃至複数の平坦なポストと、
前記封止体内に位置し、前記タブの上面に固定される半導体チップと、
前記封止体内に位置し、前記半導体チップの電極と前記ポストを電気的に接続する接続手段とを有し、
前記タブと前記ポストは前記封止体の下面に設けられ、前記タブと前記ポストを分断する溝によって電気的に分離されていることを特徴とする。 The following is a brief description of an outline of typical inventions disclosed in the present application.
(1) The semiconductor device of the present invention is a non-lead type semiconductor device,
A sealing body having an upper surface and an opposite lower surface;
A flat tab located in the encapsulant, with an upper surface located in the encapsulant and a lower surface exposed on the lower surface of the encapsulant;
One or more flat posts located in the encapsulant, with the upper surface located in the encapsulant and the lower surface exposed on the underside of the encapsulant;
A semiconductor chip located in the sealing body and fixed to the upper surface of the tab;
It is located in the sealing body, and has a connection means for electrically connecting the electrode of the semiconductor chip and the post,
The tab and the post are provided on a lower surface of the sealing body, and are electrically separated by a groove that divides the tab and the post.

また、前記タブ及び前記ポストの一部の前記上面の縁部分は側方に突出して前記封止体を形成する樹脂内に食い込む構造になっている。また、前記タブは前記半導体チップの所定の電極と電気的に接続されている。   Moreover, the edge part of the said upper surface of the said tab and a part of said post has a structure which protrudes to the side, and digs into the resin which forms the said sealing body. The tab is electrically connected to a predetermined electrode of the semiconductor chip.

このような半導体装置は、
帯状の導電平板からなり、長手方向に沿ってタブ部分とポスト部分が設けられるリードを有するリードフレームを準備する工程と、
前記リードの前記タブ部分上に半導体チップを固定する工程と、
前記半導体チップの電極と前記ポスト部分を接続手段で電気的に接続する工程と、
前記リードの下面を露出させ、かつ前記半導体チップ及び前記接続手段を含み前記リードの上面側を覆う絶縁性樹脂からなる樹脂体を形成する工程と、
前記リード及び前記樹脂体の下面側に溝を形成して前記タブ部分とポスト部分を電気的に分離させる工程と、
前記リード及び前記樹脂体を所定箇所で切断分割する工程とによって製造され、
前記絶縁性樹脂から形成される封止体と、この封止体の下面に下面を露出させ前記タブ部分及び前記ポスト部分から形成されるタブ及びポストを有する半導体装置になる。 Such a semiconductor device is
A step of preparing a lead frame having a lead made of a strip-shaped conductive flat plate and provided with a tab portion and a post portion along the longitudinal direction;
Fixing a semiconductor chip on the tab portion of the lead;
Electrically connecting the electrode of the semiconductor chip and the post portion by connection means;
Forming a resin body made of an insulating resin that exposes a lower surface of the lead and covers the upper surface side of the lead including the semiconductor chip and the connection means;
Forming a groove on the lower surface side of the lead and the resin body to electrically separate the tab portion and the post portion;
Manufactured by cutting and dividing the lead and the resin body at predetermined locations,
A semiconductor device having a sealing body formed from the insulating resin and a tab and a post formed from the tab portion and the post portion with the lower surface exposed at the lower surface of the sealing body.

また、リードフレームの状態において、前記タブ部分及び前記ポスト部分の一部の前記上面の縁部分は側方に突出する構造となり、前記封止体の形成後は前記突出部分が前記封止体を形成する樹脂内に食い込む構造になる。   Further, in the state of the lead frame, the edge portion of the upper surface of a part of the tab portion and the post portion has a structure projecting sideways, and after the formation of the sealing body, the projecting portion causes the sealing body to be formed. It becomes a structure that bites into the resin to be formed.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）平坦なタブ上に半導体チップを固定し、前記タブと同じ高さに位置する平坦なポストと前記半導体チップの電極とをワイヤで接続し、これらを封止体で封止する構造になっていることから、半導体装置の薄型化を図ることができる。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the means of (1), (a) a semiconductor chip is fixed on a flat tab, a flat post located at the same height as the tab and an electrode of the semiconductor chip are connected by a wire, Therefore, the semiconductor device can be thinned.

（ｂ）前記タブ及び前記ポストの一部の縁が側方に突出した構造になっていることから、封止体を形成する樹脂は前記突出した部分の上下にも充填され、前記突出部分が封止体を形成する樹脂内に食い込む構造になることから、タブやポストが封止体から脱落し難くなり、半導体装置の信頼性が高くなる。   (B) Since the edges of the tabs and part of the posts protrude sideways, the resin forming the sealing body is also filled above and below the protruding parts, and the protruding parts are Since the structure that bites into the resin forming the sealing body is employed, the tabs and posts are less likely to drop off from the sealing body, and the reliability of the semiconductor device is increased.

（ｃ）半導体装置の製造において、従来のようなリードが階段状に突出する構造のものを使用することなく、平坦なリード（タブ，ポスト）を使用することから、ワイヤ接続後、激しい振動や衝撃が加わってもリード（タブ，ポスト）及びこれに接続するワイヤが激しく振動することもなく、振動に起因するワイヤの切断が発生しなくなる。この結果、ワイヤ接続の信頼性が高い半導体装置を製造できるとともに、歩留り向上から半導体装置の製造コストの低減を図ることができる。   (C) In the manufacture of semiconductor devices, flat leads (tabs, posts) are used instead of conventional ones with a structure in which the leads protrude stepwise. Even when an impact is applied, the leads (tabs, posts) and the wires connected to the leads do not vibrate vigorously, and the wires are not cut due to the vibrations. As a result, a semiconductor device with high wire connection reliability can be manufactured, and the manufacturing cost of the semiconductor device can be reduced due to the improvement in yield.

（ｄ）上記（ｃ）のように、半導体装置の製造において、平坦なリードを使用することから、耐衝撃性（耐振動性）が向上する。この結果、より薄いリードを使用することが可能になり、半導体装置の薄型化が達成できる。   (D) As described in (c) above, since a flat lead is used in the manufacture of a semiconductor device, impact resistance (vibration resistance) is improved. As a result, a thinner lead can be used, and the semiconductor device can be thinned.

（ｅ）半導体装置の製造において、平坦なリードを使用し、半導体チップの固定、ワイヤボンディング、樹脂体形成と加工処理を行い、その後樹脂体とリードの切断となることから、タブ及びポストの外端が封止体の端面と一致する構造（ノンリード型）となり、半導体装置の小型化が達成できる。   (E) In manufacturing semiconductor devices, flat leads are used, semiconductor chips are fixed, wire bonding, resin body formation and processing are performed, and then the resin body and leads are cut. The structure is such that the end coincides with the end face of the sealing body (non-lead type), and the semiconductor device can be miniaturized.

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the invention, and the repetitive description thereof is omitted.

図１乃至図１５は本発明の実施例１である半導体装置に係わる図である。本実施例１では、本発明をノンリード型の表面実装構造のダイオード（半導体装置）に適用した例について説明する。図１乃至図５はダイオードの構造に係わる図であり、図６乃至図１５はダイオードの製造方法に係わる図である。   1 to 15 are diagrams relating to a semiconductor device which is Embodiment 1 of the present invention. In the first embodiment, an example in which the present invention is applied to a diode (semiconductor device) having a non-lead type surface mounting structure will be described. 1 to 5 are diagrams related to the structure of the diode, and FIGS. 6 to 15 are diagrams related to a method of manufacturing the diode.

本実施例１のダイオード（半導体装置）１は、図１乃至図４に示すように、外観的には、上面２ａ，下面２ｂ，端面２ｃ及び側面２ｄを有する直方体となる封止体２と、この封止体２の下面２ｂに下面を露出させるタブ３及びポスト４とからなっている。封止体２は絶縁性樹脂、例えば、エポキシ樹脂で形成され、タブ３及びポスト４は導電平板、例えば、銅系金属板や鉄−ニッケル系合金板等の金属板で形成されている。   As shown in FIGS. 1 to 4, the diode (semiconductor device) 1 according to the first embodiment has a sealed body 2 that is a rectangular parallelepiped having an upper surface 2a, a lower surface 2b, an end surface 2c, and a side surface 2d. It consists of a tab 3 and a post 4 exposing the lower surface to the lower surface 2 b of the sealing body 2. The sealing body 2 is formed of an insulating resin, for example, an epoxy resin, and the tab 3 and the post 4 are formed of a conductive flat plate, for example, a metal plate such as a copper metal plate or an iron-nickel alloy plate.

タブ３及びポスト４は、直方体の長さ方向に沿って所定間隔離れて直列に配置されるとともに、それぞれの外端は封止体２の別々の端面２ｃに一致して露出させる構造になっている。これは、ダイオード１の製造において、タブ部分及びポスト部分を有する帯状の金属板からなるリードと、リードの上面に形成した樹脂体を一緒に切断し、封止体２の一対の端面２ｃと、タブ３及びポスト４の外端面を形成することによる結果である。これにより、外部電極端子となるタブ３及びポスト４を封止体２の周面から長く突出しない、いわゆるノンリード型の表面実装構造の半導体装置を製造することができる。   The tab 3 and the post 4 are arranged in series at a predetermined distance along the length of the rectangular parallelepiped, and the outer ends of the tab 3 and the post 4 are exposed to coincide with the separate end surfaces 2c of the sealing body 2. Yes. This is because, in the manufacture of the diode 1, a lead made of a strip-shaped metal plate having a tab portion and a post portion, and a resin body formed on the upper surface of the lead are cut together, and a pair of end surfaces 2c of the sealing body 2, This is a result of forming the outer end surfaces of the tab 3 and the post 4. As a result, a semiconductor device having a so-called non-lead type surface mounting structure in which the tabs 3 and posts 4 serving as external electrode terminals do not protrude long from the peripheral surface of the sealing body 2 can be manufactured.

また、タブ３及びポスト４の両側は封止体２を形成する樹脂で覆われている。即ち、タブ３及びポスト４の幅に較べて封止体２の幅は広くなっている。タブ３及びポスト４は、ダイオード１の製造において、樹脂体で覆われたリードを切断し、その切断によって形成された溝５で電気的に分離させている。例えば、タブ３とポスト４の電気的分離を行うために、リードに選択的にレーザ光を照射して溶かして飛ばし、溝５を形成する。溝５は、図５に示すように、封止体２の下面２ｂの中央部分にのみ設けられる。また、封止体２の上面２ａには極性や品種を示すマーク６，７が印刷されている。   Further, both sides of the tab 3 and the post 4 are covered with a resin forming the sealing body 2. That is, the width of the sealing body 2 is wider than the width of the tab 3 and the post 4. In the manufacture of the diode 1, the tab 3 and the post 4 cut the lead covered with the resin body and are electrically separated by the groove 5 formed by the cutting. For example, in order to electrically separate the tab 3 and the post 4, the lead 5 is selectively irradiated with a laser beam to melt and fly to form the groove 5. As shown in FIG. 5, the groove 5 is provided only in the central portion of the lower surface 2 b of the sealing body 2. Further, marks 6 and 7 indicating polarity and product type are printed on the upper surface 2 a of the sealing body 2.

一方、図４に示すように、封止体２の内部に埋没するタブ３及びポスト４の上面においては、上面の一部の縁部分が、側方に突出する構造（突出部分３ａ，４ａ）になっている。この結果、封止体を形成するための樹脂封止時、溶けた樹脂は突出部分３ａ，４ａの下方に回り込む。この結果、突出部分３ａ，４ａは封止体２を形成する樹脂内に食い込むことになる。従って、樹脂と突出部分３ａ，４ａは噛み合い、タブ３及びポスト４が封止体２から脱落し難くなり、半導体装置１の信頼性が高くなる。なお、突出部分３ａ，４ａの厚さは、特に限定はされないが、タブ３及びポスト４の厚さの半分程度になっている。また、タブ３及びポスト４の露出する下面には、ダイオード１の実装時のソルダーの濡れ性を良好とするためのメッキ膜１０が形成されている。メッキ膜は、例えば、３〜７μｍ程度の厚さのＰｂＳｎメッキ膜である。   On the other hand, as shown in FIG. 4, on the upper surface of the tab 3 and the post 4 embedded in the sealing body 2, a part of the edge portion of the upper surface protrudes to the side (protruding portions 3a, 4a). It has become. As a result, at the time of resin sealing for forming the sealing body, the melted resin wraps around below the protruding portions 3a and 4a. As a result, the protruding portions 3a and 4a bite into the resin forming the sealing body 2. Accordingly, the resin and the protruding portions 3a and 4a are engaged with each other, and the tab 3 and the post 4 are not easily detached from the sealing body 2, and the reliability of the semiconductor device 1 is increased. The thickness of the protruding portions 3a and 4a is not particularly limited, but is about half the thickness of the tab 3 and the post 4. Further, a plating film 10 is formed on the exposed lower surfaces of the tab 3 and the post 4 in order to improve the wettability of the solder when the diode 1 is mounted. The plating film is, for example, a PbSn plating film having a thickness of about 3 to 7 μm.

図１及び図２に示すように、タブ３の上面には導電性の接着剤１１を介して半導体チップ１２が固定されている。半導体チップ１２の固定はＡｕ−Ｓｉ共晶合金による接続でもよい。半導体チップ１２は、ダイオードが形成され、半導体チップ１２の上・下面にそれぞれ電極１３，１４を有している。接着剤１１はタブ３と電極１４を電気的に接続する。また、半導体チップ１２の上面の電極１３とポスト４は導電性の金線からなるワイヤ１５によって電気的に接続されている。半導体チップ１２の上面の電極１３とポスト４を電気的に接続する接続手段は他の手段であってもよい。例えば、導電性のリボン等であってもよい。ワイヤ１５は、例えば、３０μｍ直径の金線である。   As shown in FIGS. 1 and 2, a semiconductor chip 12 is fixed to the upper surface of the tab 3 via a conductive adhesive 11. The semiconductor chip 12 may be fixed by connection using an Au—Si eutectic alloy. The semiconductor chip 12 is formed with a diode, and has electrodes 13 and 14 on the upper and lower surfaces of the semiconductor chip 12, respectively. The adhesive 11 electrically connects the tab 3 and the electrode 14. The electrode 13 on the upper surface of the semiconductor chip 12 and the post 4 are electrically connected by a wire 15 made of a conductive gold wire. The connecting means for electrically connecting the electrode 13 on the upper surface of the semiconductor chip 12 and the post 4 may be other means. For example, a conductive ribbon or the like may be used. The wire 15 is, for example, a gold wire with a diameter of 30 μm.

半導体チップ１２は、例えば、ｎ導電型のシリコン基板２０の表層部分（上面）にｐ導電型の半導体領域２１を選択的に形成し、シリコン基板２０の下面に電極（カソード電極）１４を設け、上面に半導体領域２１に接続する電極（アノード電極）１３を設けた構造になっている。シリコン基板２０の上面に露出するｐｎ接合部分及びシリコン基板２０の表層部分は絶縁膜２２で覆われている。   In the semiconductor chip 12, for example, a p-conductivity type semiconductor region 21 is selectively formed on a surface layer portion (upper surface) of an n-conductivity type silicon substrate 20, and an electrode (cathode electrode) 14 is provided on the lower surface of the silicon substrate 20. An electrode (anode electrode) 13 connected to the semiconductor region 21 is provided on the upper surface. A pn junction portion exposed on the upper surface of the silicon substrate 20 and a surface layer portion of the silicon substrate 20 are covered with an insulating film 22.

図５はダイオード（半導体装置）１の寸法例を示す模式図である。タブ３及びポスト４の厚さを０．１ｍｍとし、半導体チップ１２のサイズを１辺の長さａが０．２ｍｍで厚さが０．１ｍｍの半導体チップ１２を使用し、ワイヤ１５を直径３０μｍの金線を熱圧着法で接続した場合、ダイオード１の外形寸法は、長さＬが０．６〜０．８ｍｍ、幅が０．３〜０．４ｍｍ、高さＨが０．３〜０．４ｍｍと薄型かつ小型にすることができる。   FIG. 5 is a schematic diagram showing a dimension example of the diode (semiconductor device) 1. The thickness of the tab 3 and the post 4 is 0.1 mm, the size of the semiconductor chip 12 is a semiconductor chip 12 having a side length a of 0.2 mm and a thickness of 0.1 mm, and the wire 15 has a diameter of 30 μm. When the gold wire is connected by thermocompression bonding, the external dimensions of the diode 1 are as follows: the length L is 0.6 to 0.8 mm, the width is 0.3 to 0.4 mm, and the height H is 0.3 to 0. .4 mm and can be made thin and small.

この場合、タブ３とポスト４の間隔ｂは０．２ｍｍ、ポスト４の長さｃは０．１〜０．２ｍｍ、半導体チップ１２の側方の樹脂の厚さｄを０．１〜０．２ｍｍとする。また、ワイヤ１５の頂点上の樹脂の厚さは、耐湿性の観点から３０μｍ以上が望ましい。また、タブ３及びポスト４の幅は０．２ｍｍであり、突出部分３ａ，４ａの突出長さは３０μｍ、厚さは０．０５ｍｍである。タブ３及びポスト４は銅系材料または鉄−ニッケル合金等が使用される。タブ３及びポスト４は、振動等によるワイヤの破断も起き難いことから、０．１ｍｍよりもさらに薄く、例えば、０．０５ｍｍと薄くすることも可能である。   In this case, the distance b between the tab 3 and the post 4 is 0.2 mm, the length c of the post 4 is 0.1 to 0.2 mm, and the thickness d of the resin on the side of the semiconductor chip 12 is 0.1 to 0.2 mm. 2 mm. The thickness of the resin on the top of the wire 15 is preferably 30 μm or more from the viewpoint of moisture resistance. The width of the tab 3 and the post 4 is 0.2 mm, the protruding length of the protruding portions 3a and 4a is 30 μm, and the thickness is 0.05 mm. The tab 3 and the post 4 are made of a copper-based material or an iron-nickel alloy. Since the tab 3 and the post 4 are less likely to break the wire due to vibration or the like, the tab 3 and the post 4 can be made thinner than 0.1 mm, for example, 0.05 mm.

つぎに、このようなダイオード１の製造方法について、図６乃至図１５を参照しながら説明する。ダイオード１は、図６のフローチャートに示すように、リードフレーム準備（Ｓ０１）、チップボンディング（Ｓ０２）、ワイヤボンディング（Ｓ０３）、封止体形成（Ｓ０４）、メッキ処理（Ｓ０５）、分離加工（Ｓ０６）、マーキング（Ｓ０７）、分割（Ｓ０８）、選別（Ｓ０９）の各工程を経て製造される。   Next, a method for manufacturing such a diode 1 will be described with reference to FIGS. As shown in the flowchart of FIG. 6, the diode 1 includes lead frame preparation (S01), chip bonding (S02), wire bonding (S03), sealing body formation (S04), plating treatment (S05), and separation processing (S06). ), Marking (S07), division (S08), and selection (S09).

半導体装置（ダイオード）１の製造においては、図７に示すようなリードフレーム３０が使用される。リードフレームは、薄い一枚の平坦な金属板（導電平板）を、エッチングやプレスによって所望のパターンに形成することによって形成される。金属板としては、例えば、厚さ０．１ｍｍの銅系材料または鉄−ニッケル合金等の金属板が使用される。   In manufacturing the semiconductor device (diode) 1, a lead frame 30 as shown in FIG. 7 is used. The lead frame is formed by forming a thin flat metal plate (conductive plate) into a desired pattern by etching or pressing. As the metal plate, for example, a metal plate such as a copper-based material having a thickness of 0.1 mm or an iron-nickel alloy is used.

リードフレーム３０は、平行に延在する一対の縦枠３１と、この一対の縦枠３１間に亘って平行に設けられる複数のリード３２とからなっている。図７はリードフレーム３０の一部を示す平面図であり、３本のリード３２が示されている。縦枠３１には、リードフレーム３０の移送時や位置決め時に利用されるガイド孔３３が設けられている。また、リードフレーム３０の端には一対の縦枠３１を連結する横枠を設けてもよい。   The lead frame 30 includes a pair of vertical frames 31 extending in parallel and a plurality of leads 32 provided in parallel across the pair of vertical frames 31. FIG. 7 is a plan view showing a part of the lead frame 30, and three leads 32 are shown. The vertical frame 31 is provided with a guide hole 33 used when the lead frame 30 is transferred or positioned. Further, a horizontal frame connecting the pair of vertical frames 31 may be provided at the end of the lead frame 30.

図９は１本のリード３２部分を示す拡大図である。リード３２の断面は図１０に示すように、幅広のＴ字状断面となっている。即ち、リードフレーム３０は、その厚さが、例えば、０．１ｍｍとなることから、リード３２の厚さも０．１ｍｍとなる。リード３２は、その断面が、前述のように幅広のＴ字状断面になっている。これは、リードフレームの形成時に、リードの下面の縁部分を所定深さエッチングすることによって、あるいはプレスによるコイニングによってリードの縁を所定厚さ押し潰すことによって形成できる。リード３２は、図１０に示すように、換言するならば、リード３２の上面の縁が側方に突出した構造（突出部分３２ａ）になる。この突出部分３２ａの厚さは、特に限定はされないが、リード３２の厚さの半分程度である。また、突出部分３２ａの突出長さは数十μｍ程度である。例えば、リード３２は、幅が０．２ｍｍ、厚さが０．１ｍｍ、突出部分３２ａの突出長さが３０μｍ、突出部分３２ａの厚さが０．１ｍｍである。   FIG. 9 is an enlarged view showing one lead 32 portion. The cross section of the lead 32 is a wide T-shaped cross section as shown in FIG. That is, since the lead frame 30 has a thickness of, for example, 0.1 mm, the lead 32 has a thickness of 0.1 mm. The lead 32 has a wide T-shaped cross section as described above. This can be formed by etching the edge portion of the lower surface of the lead to a predetermined depth when forming the lead frame, or by crushing the edge of the lead by a predetermined thickness by coining by pressing. As shown in FIG. 10, in other words, the lead 32 has a structure in which the edge of the upper surface of the lead 32 protrudes to the side (protruding portion 32a). The thickness of the protruding portion 32a is not particularly limited, but is about half the thickness of the lead 32. The protruding length of the protruding portion 32a is about several tens of μm. For example, the lead 32 has a width of 0.2 mm, a thickness of 0.1 mm, a protruding length of the protruding portion 32a of 30 μm, and a protruding portion 32a of 0.1 mm in thickness.

図７及び図９に示すように、リード３２はその長手方向に沿ってタブ部分（領域）３ｅと、ポスト部分（領域）４ｅが所定間隔で配置されている。タブ部分３ｅとポスト部分４ｅとの間には切断部分（領域）３２ｅが位置する。リード３２の上面のタブ部分３ｅには半導体チップ１２が固定され、ポスト部分４ｅにはワイヤ１５が接続される。このため、接合性を良好とするため、タブ部分３ｅ及びポスト部分４ｅの表面にはメッキ膜が形成されている。メッキ膜は、例えば、３〜７μｍ程度の厚さのＡｇメッキ膜である。図では、タブ部分３ｅは右上がりの線群によるハッチングを施し、ポスト部分４ｅは右下がりの線群によるハッチングを施してある。   As shown in FIGS. 7 and 9, the lead 32 has a tab portion (region) 3e and a post portion (region) 4e arranged at a predetermined interval along the longitudinal direction thereof. A cut portion (area) 32e is located between the tab portion 3e and the post portion 4e. The semiconductor chip 12 is fixed to the tab portion 3e on the upper surface of the lead 32, and the wire 15 is connected to the post portion 4e. For this reason, a plating film is formed on the surfaces of the tab portion 3e and the post portion 4e in order to improve the bondability. The plating film is, for example, an Ag plating film having a thickness of about 3 to 7 μm. In the figure, the tab portion 3e is hatched by a line group rising to the right, and the post portion 4e is hatched by a line group falling to the right.

直線的に連なる一組のタブ部分３ｅ，切断部分３２ｅ及びポスト部分４ｅは、１本のリード３２に繰り返しパターンとしてリードの長手方向に沿って複数設けられている。一組のタブ部分３ｅ，切断部分３２ｅ及びポスト部分４ｅは、その両端の繋ぎ部分（領域）３２ｆを介して、縦枠３１または隣接する一組のタブ部分３ｅ，切断部分３２ｅ及びポスト部分４ｅに繋がる構造になっている。   A set of tab portions 3e, cut portions 32e, and post portions 4e, which are linearly connected, are provided in a single lead 32 as a repeated pattern along the longitudinal direction of the leads. The pair of tab portions 3e, the cut portion 32e, and the post portion 4e are connected to the vertical frame 31 or a set of adjacent tab portions 3e, the cut portion 32e, and the post portion 4e via the connecting portions (regions) 32f at both ends thereof. It has a connected structure.

ダイオード１の製造において、製造の最終段階において、リード３２はその長手方向に直交する幅員方向に沿って切断される。この切断は、図９に示すように、各繋ぎ部分３２ｆの所定の位置（切断線３５）で行われる。   In the manufacture of the diode 1, in the final stage of manufacture, the lead 32 is cut along the width direction orthogonal to the longitudinal direction. This cutting is performed at a predetermined position (cutting line 35) of each connecting portion 32f as shown in FIG.

ダイオード１の製造においては、前述のリードフレーム３０を準備した後、図１１（ａ）〜（ｃ）に示すように、チップボンディング（Ｓ０２）し、その後ワイヤボンディング（Ｓ０３）を行う。図１１（ａ）〜（ｃ）はタブ部分３ｅの上面に半導体チップ１２を固定（搭載）し、かつ半導体チップ１２の上面の電極とポスト部分４ｅの上面を導電性のワイヤ１５で接続したリード３２の一部を示す図である。図１１（ａ）は模式的断面図であり、図１１（ｂ）は模式的平面図である。図１１（ｃ）はリード３２の幅員方向に沿う模式的拡大断面図である。図１１（ａ）では、リード３２の突出部分３２ａとの境界を実線で示す。以降の同様の図面でも同様である。   In manufacturing the diode 1, after preparing the above-described lead frame 30, as shown in FIGS. 11A to 11C, chip bonding (S02) is performed, and then wire bonding (S03) is performed. 11A to 11C, the semiconductor chip 12 is fixed (mounted) on the upper surface of the tab portion 3e, and the electrode on the upper surface of the semiconductor chip 12 and the upper surface of the post portion 4e are connected by the conductive wire 15. FIG. FIG. 11A is a schematic cross-sectional view, and FIG. 11B is a schematic plan view. FIG. 11C is a schematic enlarged sectional view along the width direction of the lead 32. In FIG. 11A, the boundary between the lead 32 and the protruding portion 32a is indicated by a solid line. The same applies to the subsequent similar drawings.

常用のチップボンディング法によって、図１１（ｂ）に示すように、リード３２の各タブ部分３ｅ上に接着剤１１［図１１（ｃ）参照］を介して半導体チップ１２を固定する。また、図１１（ｂ）に示すように、半導体チップ１２の上面の図示しない電極とポスト部分４ｅを導電性のワイヤ１５で接続する。ワイヤ１５は、例えば、３０μｍ直径の金線である。また、ワイヤ１５による接続長さは、０．４ｍｍ程度と短い。   As shown in FIG. 11B, the semiconductor chip 12 is fixed on each tab portion 3e of the lead 32 via the adhesive 11 [see FIG. 11C] by a conventional chip bonding method. Further, as shown in FIG. 11B, an electrode (not shown) on the upper surface of the semiconductor chip 12 and the post portion 4 e are connected by a conductive wire 15. The wire 15 is, for example, a gold wire with a diameter of 30 μm. Moreover, the connection length by the wire 15 is as short as about 0.4 mm.

つぎに、図１２（ａ）〜（ｃ）に示すように、常用のトランスファモールディング法によって、リードフレーム３０の各リード３２部分に絶縁性樹脂による樹脂体４０を形成する（Ｓ０４）。図１２（ａ）〜（ｃ）はリード３２の上面側に絶縁性樹脂によって樹脂体を形成したリード３２の一部を示す図である。図１２（ａ）は模式的断面図であり、図１２（ｂ）は樹脂体上から半導体チップ１２やワイヤ１５等を透視して示す模式的平面図である。図１２（ｃ）はリード３２の幅員方向に沿う模式的拡大断面図である。   Next, as shown in FIGS. 12A to 12C, a resin body 40 made of an insulating resin is formed on each lead 32 portion of the lead frame 30 by a conventional transfer molding method (S04). 12A to 12C are views showing a part of the lead 32 in which a resin body is formed on the upper surface side of the lead 32 with an insulating resin. FIG. 12A is a schematic cross-sectional view, and FIG. 12B is a schematic plan view showing the semiconductor chip 12 and the wire 15 through the resin body. FIG. 12C is a schematic enlarged cross-sectional view along the width direction of the lead 32.

図示しないが、リードフレーム３０の下面、即ちリード３２の下面は、トランスファモールディング装置の下金型の平坦な面上に載置され、各リードの上面及び両側は所定の空間を有して上金型のキャビテイ面に対面する。従って、下金型と上金型とによって形成される空間に絶縁性樹脂が圧入される。この結果、樹脂体４０は、各リード３２を図１２（ｃ）及び（ｂ）に示すように覆うようになる。樹脂体４０は断面が略四角形状になり（型の抜け勾配は省略）、図１２（ｃ）に示すように、樹脂体４０の下面にリード３２の下面が一致して露出する構造になる。トランスファモールディング後、樹脂のキュアーが行われ、その後、樹脂体付きリードフレームは金型から取り外される。樹脂としては、例えば、エポキシ樹脂が使用される。   Although not shown, the lower surface of the lead frame 30, that is, the lower surface of the lead 32, is placed on the flat surface of the lower mold of the transfer molding device, and the upper surface and both sides of each lead have a predetermined space. Facing the cavity side of the mold. Therefore, the insulating resin is pressed into the space formed by the lower mold and the upper mold. As a result, the resin body 40 covers the leads 32 as shown in FIGS. 12 (c) and 12 (b). The resin body 40 has a substantially quadrangular cross section (the omission angle of the mold is omitted), and as shown in FIG. 12C, the lower surface of the lead 32 coincides with the lower surface of the resin body 40 and is exposed. After the transfer molding, the resin is cured, and then the lead frame with the resin body is removed from the mold. For example, an epoxy resin is used as the resin.

この樹脂体形成の際、リード３２の突出部分３２ａの下方にも樹脂が回り込むことから、突出部分３２ａは樹脂体４０を形成する樹脂内に食い込むことになる。従って、樹脂と突出部分３２ａは噛み合い、リード３２が樹脂体４０から脱落し難くなる。この結果、リード３２を切断してタブ３及びポスト４を形成した後の状態では、タブ３及びポスト４が封止体２から脱落し難くなる。   When the resin body is formed, the resin also flows below the protruding portion 32 a of the lead 32, so that the protruding portion 32 a bites into the resin forming the resin body 40. Therefore, the resin and the protruding portion 32a are engaged with each other, and the lead 32 is difficult to drop off from the resin body 40. As a result, in a state after the lead 32 is cut and the tab 3 and the post 4 are formed, the tab 3 and the post 4 are difficult to drop off from the sealing body 2.

つぎに、常用の電解メッキ法によって、樹脂体付きのリードフレーム３０の露出する表面にメッキ膜１０を形成する（Ｓ０５）。図１３（ａ）及び（ｂ）は樹脂体の下面に露出するリード下面にメッキ膜を形成したリードフレームの一部を示す図である。図１３（ａ）は模式的断面図であり、図１３（ｂ）はリード３２の幅員方向に沿う模式的拡大断面図である。   Next, the plating film 10 is formed on the exposed surface of the lead frame 30 with the resin body by a conventional electrolytic plating method (S05). FIGS. 13A and 13B are views showing a part of a lead frame in which a plating film is formed on the lower surface of the lead exposed on the lower surface of the resin body. FIG. 13A is a schematic cross-sectional view, and FIG. 13B is a schematic enlarged cross-sectional view along the width direction of the lead 32.

樹脂体４０が付いた各リード３２において、樹脂体４０の下面に露出するリード３２の表面（下面）にメッキ膜１０が形成される。メッキ膜１０は、例えば、３〜７μｍ程度の厚さのＰｂＳｎメッキ膜である。   In each lead 32 to which the resin body 40 is attached, the plating film 10 is formed on the surface (lower surface) of the lead 32 exposed on the lower surface of the resin body 40. The plating film 10 is a PbSn plating film having a thickness of about 3 to 7 μm, for example.

つぎに、図１４（ａ）〜（ｄ）に示すように、リード３２を切断部分３２ｅで切断する。即ち、樹脂体４０の下面にリードの幅員方向に沿ってリード３２を切断する溝５を形成してアノード外部電極端子とカソード外部電極端子の電気的分離加工を行う（Ｓ０６）。図１４（ａ）〜（ｄ）はワイヤ延在部分に対応するリード部分を切断分離したリード等を示す樹脂体が下となりリード３２が上となる一部の図である。図１４（ａ）は模式的断面図、図１４（ｂ）はリード３２の表面に形成したマスクのパターンを示す模式図、図１４（ｃ）はレーザ光照射によって形成された溝を示す模式図、図１４（ｄ）はリード３２の幅員方向に沿う模式的拡大断面図である。   Next, as shown in FIGS. 14A to 14D, the lead 32 is cut at the cutting portion 32e. That is, the groove 5 for cutting the lead 32 along the width direction of the lead is formed on the lower surface of the resin body 40, and the anode external electrode terminal and the cathode external electrode terminal are electrically separated (S06). FIGS. 14A to 14D are partial views in which the resin body showing the lead and the like obtained by cutting and separating the lead portion corresponding to the wire extending portion is on the lower side and the lead 32 is on the upper side. 14A is a schematic cross-sectional view, FIG. 14B is a schematic view showing a mask pattern formed on the surface of the lead 32, and FIG. 14C is a schematic view showing a groove formed by laser light irradiation. FIG. 14D is a schematic enlarged sectional view along the width direction of the lead 32.

本実施例では、レーザ光照射によって溝５を形成する。そこで、図１４（ｂ）に示すように、各樹脂体４０のリード３２の表面が露出する面にマスク４６を形成する。このマスク４６にはレーザ光を透過する開口５０が設けられている。そこで、レーザ光を各開口５０に所定時間照射させ、リード３２を幅員方向に沿って完全に分離するような溝５を形成する［図１４（ｃ），（ｄ）参照］。   In this embodiment, the groove 5 is formed by laser beam irradiation. Therefore, as shown in FIG. 14B, a mask 46 is formed on the surface where the surface of the lead 32 of each resin body 40 is exposed. The mask 46 is provided with an opening 50 that transmits laser light. Therefore, a laser beam is irradiated to each opening 50 for a predetermined time to form a groove 5 that completely separates the leads 32 along the width direction (see FIGS. 14C and 14D).

つぎに、図示しないが、樹脂体４０の上面の所定箇所に極性や品種を示すマークを印刷する（Ｓ０７）。マーク印刷は、例えば、レーザマーキング装置によって行い、製品となった状態で、図２に示すように、極性や品種を示すマーク６，７が封止体２の表面の所定位置になるように樹脂体４０の上面にマーキングする。   Next, although not shown, a mark indicating polarity and product type is printed at a predetermined location on the upper surface of the resin body 40 (S07). Mark printing is performed by, for example, a laser marking device, and in a product state, as shown in FIG. 2, the resin is used so that the marks 6 and 7 indicating the polarity and the product type are at predetermined positions on the surface of the sealing body 2. Mark on the upper surface of the body 40.

つぎに、図１５（ａ）に示すように、樹脂体４０のリード３２の表面が露出する下面に支持用の接着テープ５１を貼り付け、その後、ダイシングブレードによって接着テープ５１の途中の深さまで切断を行う［Ｓ０８：図１５（ｂ）参照）］。切断溝５２は、図９の切断線３５の位置であり、各繋ぎ部分３２ｆ部分である。この切断によって、樹脂体４０は封止体２となり、タブ部分３ｅはタブ３となり、ポスト部分４ｅはポスト４となり、各ダイオード１が接着テープ５１に貼り付けられた状態になる。そこで、各ダイオード１を接着テープ５１から剥がし、図１乃至図４に示すようなダイオード１を複数製造する。この個片化は、各リード３２及び棒状の樹脂体４０をその幅員方向に切断し、リード３２や樹脂体４０をその長手方向には切断しないことから、切断が容易であり、切断作業時間の短縮やダイシングブレードの長寿命化が図れ、ダイオード１の製造コストの低減ともなる。   Next, as shown in FIG. 15A, a supporting adhesive tape 51 is attached to the lower surface of the resin body 40 where the surface of the lead 32 is exposed, and then cut to a halfway depth of the adhesive tape 51 by a dicing blade. [S08: See FIG. 15 (b))]. The cutting groove 52 is the position of the cutting line 35 in FIG. 9, and is each connecting portion 32f portion. By this cutting, the resin body 40 becomes the sealing body 2, the tab portion 3 e becomes the tab 3, the post portion 4 e becomes the post 4, and each diode 1 is attached to the adhesive tape 51. Therefore, each diode 1 is peeled off from the adhesive tape 51, and a plurality of diodes 1 as shown in FIGS. 1 to 4 are manufactured. This individualization cuts each lead 32 and the rod-shaped resin body 40 in the width direction, and does not cut the lead 32 and the resin body 40 in the longitudinal direction. The shortening and the life of the dicing blade can be achieved, and the manufacturing cost of the diode 1 can be reduced.

これらダイオード１は、図示しないが、電気特性の検査、外観検査によって選別され（Ｓ０９）、良品のみを出荷するようになる。   Although not shown, these diodes 1 are selected by inspection of electric characteristics and appearance inspection (S09), and only good products are shipped.

本実施例１によれば、以下の効果を有する。
（１）平坦なタブ３上に半導体チップ１２を固定し、前記タブ３と同じ高さに位置する平坦なポスト４と半導体チップ１２の電極１３とをワイヤ１５で接続し、これらを封止体２で封止する構造になっていることから、ダイオード（半導体装置）１の薄型化を図ることができる。 The first embodiment has the following effects.
(1) The semiconductor chip 12 is fixed on the flat tab 3, the flat post 4 positioned at the same height as the tab 3 and the electrode 13 of the semiconductor chip 12 are connected by a wire 15, and these are sealed. Since the structure is sealed with 2, the thickness of the diode (semiconductor device) 1 can be reduced.

（２）タブ３及びポスト４の一部の縁が側方に突出（突出部分３ａ，４ａ）した構造になっていることから、封止体２を形成する樹脂は突出部分３ａ，４ａの上下にも充填され、突出部分３ａ，４ａが封止体２を形成する樹脂内に食い込む構造になることから、タブ３やポスト４が封止体２から脱落し難くなり、ダイオード１の信頼性が高くなる。   (2) Since the edge of the tab 3 and part of the post 4 protrudes sideways (protruding portions 3a, 4a), the resin forming the sealing body 2 is above and below the protruding portions 3a, 4a. Since the protruding portions 3a and 4a are embedded in the resin forming the sealing body 2, the tab 3 and the post 4 are not easily dropped from the sealing body 2, and the reliability of the diode 1 is improved. Get higher.

（３）ダイオード１の製造において、従来のようなリードが階段状に突出する構造のものを使用することなく、平坦なリード（タブ部分３ｅ，ポスト部分４ｅ）３２を使用することから、ワイヤ接続後、激しい振動や衝撃が加わってもリード（タブ部分３ｅ，ポスト部分４ｅ）３２及びこれに接続するワイヤ１５が激しく振動することもなく、振動に起因するワイヤ１５の切断が発生しなくなる。この結果、ワイヤ接続の信頼性が高いダイオード１を製造できるとともに、歩留り向上からダイオード１の製造コストの低減を図ることができる。   (3) Since the flat lead (tab portion 3e, post portion 4e) 32 is used in the manufacture of the diode 1 without using a conventional lead protruding stepwise, wire connection is possible. Thereafter, even if severe vibration or impact is applied, the lead (tab portion 3e, post portion 4e) 32 and the wire 15 connected thereto do not vibrate vigorously, and the wire 15 is not cut due to the vibration. As a result, the diode 1 with high wire connection reliability can be manufactured, and the manufacturing cost of the diode 1 can be reduced due to the yield improvement.

（４）上記（３）のように、ダイオード１の製造において、平坦なリード３２を使用することから、耐衝撃性（耐振動性）が向上する。この結果、より薄いリード３２（リードフレーム３０）を使用することが可能になり、ダイオード１の薄型化が達成できる。   (4) Since the flat lead 32 is used in the manufacture of the diode 1 as in (3) above, impact resistance (vibration resistance) is improved. As a result, a thinner lead 32 (lead frame 30) can be used, and the diode 1 can be thinned.

（５）ダイオード１の製造において、平坦なリード３２を使用し、半導体チップ１２の固定、ワイヤボンディング、樹脂体形成と加工処理を行い、その後樹脂体４０とリード３２の切断となることから、タブ３及びポスト４の外端が封止体２の端面と一致する構造（ノンリード型）となり、ダイオード１の小型化が達成できる。   (5) Since the flat lead 32 is used in the manufacture of the diode 1, the semiconductor chip 12 is fixed, the wire bonding, the resin body is formed and processed, and then the resin body 40 and the lead 32 are cut. 3 and the outer end of the post 4 coincide with the end face of the sealing body 2 (non-lead type), and the diode 1 can be reduced in size.

（６）樹脂体４０付きリード３２の切断時、リード３２及び棒状の樹脂体４０をその幅員方向に切断し、リード３２や樹脂体４０をその長手方向には切断しないことから、切断が容易であり、切断作業時間の短縮やダイシングブレードの長寿命化が図れ、ダイオード１の製造コストの低減ともなる。   (6) When the lead 32 with the resin body 40 is cut, the lead 32 and the rod-shaped resin body 40 are cut in the width direction, and the lead 32 and the resin body 40 are not cut in the longitudinal direction. In addition, the cutting work time can be shortened, the life of the dicing blade can be extended, and the manufacturing cost of the diode 1 can be reduced.

（７）ダイオード１のカソード・アノード外部電極端子となるタブ３及びポスト４は、封止体２の下面２ｂの中央に沿って延在し、封止体２の側面２ｄにまで延在していない。これにより、ダイオード１を実装基板にソルダーを使用して実装した場合、ソルダーが封止体２の側面２ｄから外側に流れ出すことがなく、近接してダイオード１を実装できるため、実装スペースの狭小化が図れる。即ち、本発明の適用によって製造される後述するトランジスタや集積回路装置を形成した場合、これらの半導体装置は密集して実装できるため、これら半導体装置を組み込む電子機器の小型化が図れることになる。   (7) The tab 3 and the post 4 serving as the cathode / anode external electrode terminal of the diode 1 extend along the center of the lower surface 2b of the sealing body 2 and extend to the side surface 2d of the sealing body 2. Absent. As a result, when the diode 1 is mounted on the mounting substrate using a solder, the solder does not flow out from the side surface 2d of the sealing body 2, and the diode 1 can be mounted in close proximity, thereby reducing the mounting space. Can be planned. That is, when a transistor or an integrated circuit device, which will be described later, manufactured by application of the present invention is formed, these semiconductor devices can be densely mounted, so that the electronic equipment incorporating these semiconductor devices can be downsized.

（８）電流経路においては、半導体チップ１２の下面電極（カソード電極１４）は接着剤１１及び薄いタブ３を介して実装基板の配線に電気的に接続され、半導体チップ１２の上面電極は短いワイヤ１５及び薄いポスト４を介して実装基板の配線に電気的に接続されるため、インダクタンス成分の低減が可能になり、高周波特性が優れたダイオードとなる。   (8) In the current path, the lower surface electrode (cathode electrode 14) of the semiconductor chip 12 is electrically connected to the wiring of the mounting substrate via the adhesive 11 and the thin tab 3, and the upper surface electrode of the semiconductor chip 12 is a short wire. Since it is electrically connected to the wiring of the mounting substrate via 15 and the thin post 4, the inductance component can be reduced and the diode has excellent high frequency characteristics.

（９）封止体２の下面に下面を露出させる薄いタブ３上に半導体チップ１２が接続され、実装状態ではタブ３は実装基板に接続されるため、熱抵抗が小さくなり、半導体チップ１２で発生した熱は薄いタブ３を通して効率良く外部に放散されることから、ダイオード１の電気特性が向上しかつ安定する。   (9) The semiconductor chip 12 is connected to the thin tab 3 that exposes the lower surface to the lower surface of the sealing body 2, and since the tab 3 is connected to the mounting substrate in the mounted state, the thermal resistance is reduced. Since the generated heat is efficiently dissipated to the outside through the thin tab 3, the electrical characteristics of the diode 1 are improved and stabilized.

図１６は本発明の実施例２である半導体装置の断面図である。本実施例のダイオード（半導体装置）１は、図１６に示すように、封止体２の下面２ｂに下面を露出させるタブ３及びポスト４の外端側を部分的に引っ込ませて薄くし、薄くなった部分３ｊ，４ｊの下側にも封止体２を形成する樹脂が充填されるようにしたものである。このダイオード１の製造においては、リードフレーム３０のリード３２の所定部分をエッチングやコイニングによって薄くし、薄くなった部分３ｊ，４ｊを形成するものである。引っ込む面は半導体チップ１２やワイヤ１５が接続されない面である。   FIG. 16 is a cross-sectional view of a semiconductor device that is Embodiment 2 of the present invention. As shown in FIG. 16, the diode (semiconductor device) 1 of the present embodiment is thinned by partially retracting the outer end side of the tab 3 and the post 4 that exposes the lower surface to the lower surface 2 b of the sealing body 2. The resin forming the sealing body 2 is also filled below the thinned portions 3j and 4j. In manufacturing the diode 1, a predetermined portion of the lead 32 of the lead frame 30 is thinned by etching or coining to form the thinned portions 3j and 4j. The retracted surface is a surface to which the semiconductor chip 12 and the wire 15 are not connected.

本実施例のダイオード１は、実施例１のように、カソード・アノード外部電極端子となるタブ３及びポスト４は、封止体２の下面２ｂの中央に沿って延在し、封止体２の側面２ｄにまで延在していない。また、タブ３及びポスト４の外端も封止体２の端面２ｃにまで到達していない。これにより、ダイオード１を実装基板にソルダーを使用して実装した場合、ソルダーが封止体２の側面２ｄ及び端面２ｃから外側に流れ出すことがなく、近接してダイオード１を実装できるため、実装スペースの狭小化が図れる。即ち、本発明の適用によって製造する後述するトランジスタや集積回路装置を形成した場合、これらの半導体装置は密集して実装できるため、これら半導体装置を組み込む電子機器の更なる小型化が図れることになる。   In the diode 1 of this embodiment, as in the first embodiment, the tab 3 and the post 4 serving as cathode / anode external electrode terminals extend along the center of the lower surface 2b of the sealing body 2, and the sealing body 2 It does not extend to the side surface 2d. Further, the outer ends of the tab 3 and the post 4 do not reach the end surface 2 c of the sealing body 2. Thereby, when the diode 1 is mounted on the mounting board using the solder, the solder does not flow out from the side surface 2d and the end surface 2c of the sealing body 2, and the diode 1 can be mounted close to the mounting body. Can be narrowed. That is, when a transistor or an integrated circuit device, which will be described later, manufactured by application of the present invention is formed, these semiconductor devices can be densely mounted, so that further downsizing of electronic equipment incorporating these semiconductor devices can be achieved. .

図１７（ａ）〜（ｄ）は本発明の実施例３である半導体装置に係わる図である。本実施例ではポストが複数である半導体装置に本発明を適用した例に係わるものである。図に示す半導体装置はトランジスタを構成している。   FIGS. 17A to 17D are diagrams relating to a semiconductor device which is Embodiment 3 of the present invention. The present embodiment relates to an example in which the present invention is applied to a semiconductor device having a plurality of posts. The semiconductor device shown in the figure forms a transistor.

本実施例では、図１７（ａ），（ｂ）に示すように、実施例１のリード３２において、ポスト部分４ｅの中央に沿ってポスト部分４ｅを二分するスリット５５を１本設けておく。そして、タブ部分３ｅ上に、実施例１と同様に半導体チップ１２を固定するとともに、半導体チップ１２の上面の図示しない二つの電極をそれぞれワイヤ１５によってスリット５５で分けられたポスト部分４ｅに電気的に接続する。図示はしないが、例えば、半導体チップ１２は電界効果トランジスタが形成され、半導体チップ１２の下面電極はドレイン電極となり、半導体チップ１２にはゲート電極とソース電極が形成されているものとする。   In the present embodiment, as shown in FIGS. 17A and 17B, in the lead 32 of the first embodiment, one slit 55 that bisects the post portion 4e is provided along the center of the post portion 4e. Then, the semiconductor chip 12 is fixed on the tab portion 3e in the same manner as in the first embodiment, and two electrodes (not shown) on the upper surface of the semiconductor chip 12 are electrically connected to the post portion 4e divided by the slits 55 by the wires 15, respectively. Connect to. Although not shown, for example, it is assumed that the semiconductor chip 12 is formed with a field effect transistor, the lower surface electrode of the semiconductor chip 12 is a drain electrode, and the semiconductor chip 12 is formed with a gate electrode and a source electrode.

その後、実施例１と同様にリード３２の上面側を樹脂体４０で覆う。また、実施例１と同様にタブ部分３ｅとポスト部分４ｅとの間に溝５を形成する際、タブ部分３ｅとポスト部分４ｅを電気的に分離する。また、実施例１と同様にダイシングブレードによってタブ部分３ｅの左側及びポスト部分４ｅの右側をそれぞれ切断する。これにより、図１７（ｃ），（ｄ）に示すように外部電極端子が３個となる３端子の半導体装置１、即ちトランジスタを製造することができる。また、スリットを並列に複数設けることによってさらにポストの数（外部電極端子の数）を増加させることができる。   Thereafter, the upper surface side of the lead 32 is covered with the resin body 40 as in the first embodiment. Similarly to the first embodiment, when the groove 5 is formed between the tab portion 3e and the post portion 4e, the tab portion 3e and the post portion 4e are electrically separated. Similarly to the first embodiment, the left side of the tab portion 3e and the right side of the post portion 4e are cut by a dicing blade. As a result, as shown in FIGS. 17C and 17D, a three-terminal semiconductor device 1 having three external electrode terminals, that is, a transistor can be manufactured. Further, by providing a plurality of slits in parallel, the number of posts (the number of external electrode terminals) can be further increased.

実施例３によっても実施例１と同様に製造上の各効果を有するとともに、薄型で小型の半導体装置を安価に製造することができる。また、高周波特性及び放熱特性の優れた半導体装置ともなる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施例では、半導体チップを搭載するタブの一端側にのみポストを配置した構造としたが、タブの両端側にそれぞれ１乃至複数のポストを配置する構造の半導体装置（集積回路装置）にも本発明は適用でき、集積回路装置の薄型化，小型化及び低コスト化を図ることができる。 The third embodiment also has the same manufacturing effects as the first embodiment, and a thin and small semiconductor device can be manufactured at low cost. In addition, the semiconductor device has excellent high-frequency characteristics and heat dissipation characteristics.
The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor. In the embodiment, the post is arranged only on one end side of the tab on which the semiconductor chip is mounted. However, the present invention is also applied to a semiconductor device (integrated circuit device) having a structure in which one or more posts are arranged on both end sides of the tab. The invention can be applied, and the integrated circuit device can be reduced in thickness, size, and cost.

本発明の実施例１である半導体装置の断面図である。It is sectional drawing of the semiconductor device which is Example 1 of this invention. 前記半導体装置の平面図である。It is a top view of the semiconductor device. 前記半導体装置の底面図である。It is a bottom view of the semiconductor device. 前記半導体装置の模式的断面図である。FIG. 3 is a schematic cross-sectional view of the semiconductor device. 前記半導体装置の寸法例を示す模式図である。It is a schematic diagram which shows the example of a dimension of the said semiconductor device. 前記半導体装置の製造方法を示すフローチャートである。4 is a flowchart showing a method for manufacturing the semiconductor device. 前記半導体装置の製造方法で使用するリードフレームの一部を示す平面図である。It is a top view which shows a part of lead frame used with the manufacturing method of the said semiconductor device. 前記リードフレームの断面図である。It is sectional drawing of the said lead frame. 前記リードフレームの１条リードパターンの一部を示す模式的平面図である。FIG. 2 is a schematic plan view showing a part of a single lead pattern of the lead frame. 図９のＡ−Ａ線に沿う断面図である。It is sectional drawing which follows the AA line of FIG. 前記半導体装置の製造において、半導体チップを搭載し、かつワイヤボンディングを行ったリードフレームの一部を示す図である。FIG. 4 is a diagram showing a part of a lead frame on which a semiconductor chip is mounted and wire bonding is performed in the manufacture of the semiconductor device. 前記半導体装置の製造において、半導体チップやワイヤを樹脂体で覆ったリードフレームの一部を示す図である。FIG. 5 is a diagram showing a part of a lead frame in which a semiconductor chip or a wire is covered with a resin body in manufacturing the semiconductor device. 前記半導体装置の製造において、樹脂体の下面に露出するリード部分にメッキ膜を形成したリードフレームの一部を示す図である。FIG. 5 is a view showing a part of a lead frame in which a plating film is formed on a lead portion exposed on a lower surface of a resin body in manufacturing the semiconductor device. 前記半導体装置の製造において、ワイヤ延在部分に対応するリード部分を切断分離したリードフレームの一部を示す図である。FIG. 5 is a view showing a part of a lead frame obtained by cutting and separating a lead portion corresponding to a wire extending portion in manufacturing the semiconductor device. 前記半導体装置の製造において、個片化のためにリードフレーム部分を切断分割したリードフレームの一部を示す図である。FIG. 4 is a diagram showing a part of a lead frame obtained by cutting and dividing a lead frame portion for singulation in manufacturing the semiconductor device. 本発明の実施例２である半導体装置の断面図である。It is sectional drawing of the semiconductor device which is Example 2 of this invention. 本発明の実施例３である半導体装置に係わる図である。It is a figure regarding the semiconductor device which is Example 3 of this invention. 従来のダイオードを示す模式図である。It is a schematic diagram which shows the conventional diode.

符号の説明Explanation of symbols

１…ダイオード（半導体装置）、２…封止体、２ａ…上面、２ｂ…下面、２ｃ…端面、２ｄ…側面、３…タブ、３ｅ…タブ部分（領域）、３ａ，４ａ…突出部分、３ｊ，４ｊ…薄くなった部分、４…ポスト、４ｅ…ポスト部分、５…溝、６，７…マーク、１０…メッキ膜、１１…接着剤、１２…半導体チップ、１３，１４…電極、１５…ワイヤ、２０…シリコン基板、２１…半導体領域、２２…絶縁膜、３０…リードフレーム、３１…縦枠、３２…リード、３２ａ…突出部分、３２ｅ…切断部分、３２ｆ…繋ぎ部分、３３…ガイド孔、３５…切断線、４０…樹脂体、４６…マスク、５０…開口、５１…接着テープ、５２…切断溝、５５…スリット、９０…ダイオード（半導体装置）、９１…封止体、９２ａ，９２ｂ…リード、９３…半導体チップ、９４…ワイヤ９４、９５…メッキ膜、９６，９７…マーク   DESCRIPTION OF SYMBOLS 1 ... Diode (semiconductor device), 2 ... Sealing body, 2a ... Upper surface, 2b ... Lower surface, 2c ... End surface, 2d ... Side surface, 3 ... Tab, 3e ... Tab part (area | region), 3a, 4a ... Projection part, 3j , 4j ... Thinned portion, 4 ... Post, 4e ... Post portion, 5 ... Groove, 6, 7 ... Mark, 10 ... Plating film, 11 ... Adhesive, 12 ... Semiconductor chip, 13, 14 ... Electrode, 15 ... Wire, 20 ... Silicon substrate, 21 ... Semiconductor region, 22 ... Insulating film, 30 ... Lead frame, 31 ... Vertical frame, 32 ... Lead, 32a ... Projection part, 32e ... Cutting part, 32f ... Connection part, 33 ... Guide hole 35 ... cutting line, 40 ... resin body, 46 ... mask, 50 ... opening, 51 ... adhesive tape, 52 ... cutting groove, 55 ... slit, 90 ... diode (semiconductor device), 91 ... sealing body, 92a, 92b ... Lead, 93 ... Semiconductor chip -Flops, 94 ... wire 94, 95 ... plating film, 96, 97 ... mark

Claims (5)

上面及びその反対の下面を有する封止体と、
前記封止体内に位置し、上面を前記封止体内に位置させ、下面を前記封止体の下面に露出させる平坦なタブと、
前記封止体内に位置し、上面を前記封止体内に位置させ、下面を前記封止体の下面に露出させる１乃至複数の平坦なポストと、
前記封止体内に位置し、前記タブの上面に固定される半導体チップと、
前記封止体内に位置し、前記半導体チップの電極と前記ポストを電気的に接続する接続手段とを有し、
前記タブと前記ポストは前記封止体の下面に設けられ、前記タブと前記ポストを分断する溝によって電気的に分離されていることを特徴とする半導体装置。 A sealing body having an upper surface and an opposite lower surface;
A flat tab located in the encapsulant, with an upper surface located in the encapsulant and a lower surface exposed on the lower surface of the encapsulant;
One or more flat posts located in the encapsulant, with the upper surface located in the encapsulant and the lower surface exposed on the underside of the encapsulant;
A semiconductor chip located in the sealing body and fixed to the upper surface of the tab;
It is located in the sealing body, and has a connection means for electrically connecting the electrode of the semiconductor chip and the post,
The tab and the post are provided on a lower surface of the sealing body, and are electrically separated by a groove that divides the tab and the post. 前記タブ及び前記ポストの一部の前記上面の縁部分は側方に突出した構造になっていることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein an edge portion of the upper surface of a part of the tab and the post has a structure protruding sideways. 前記タブは前記半導体チップの所定の電極と電気的に接続されていることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the tab is electrically connected to a predetermined electrode of the semiconductor chip. 帯状の導電平板からなり、長手方向に沿ってタブ部分とポスト部分が設けられるリードを有するリードフレームを準備する工程と、
前記リードの前記タブ部分上に半導体チップを固定する工程と、
前記半導体チップの電極と前記ポスト部分を接続手段で電気的に接続する工程と、
前記リードの下面を露出させ、かつ前記半導体チップ及び前記接続手段を含み前記リードの上面側を覆う絶縁性樹脂からなる樹脂体を形成する工程と、
前記リード及び前記樹脂体の下面側に溝を形成して前記タブ部分とポスト部分を電気的に分離させる工程と、
前記リード及び前記樹脂体を所定箇所で切断分割する工程とによって、前記絶縁性樹脂から形成される封止体と、この封止体の下面に下面を露出させ前記タブ部分及び前記ポスト部分から形成されるタブ及びポストを有する半導体装置を製造することを特徴とする半導体装置の製造方法。 A step of preparing a lead frame having a lead made of a strip-shaped conductive flat plate and provided with a tab portion and a post portion along the longitudinal direction;
Fixing a semiconductor chip on the tab portion of the lead;
Electrically connecting the electrode of the semiconductor chip and the post portion by connection means;
Forming a resin body made of an insulating resin that exposes a lower surface of the lead and covers the upper surface side of the lead including the semiconductor chip and the connection means;
Forming a groove on the lower surface side of the lead and the resin body to electrically separate the tab portion and the post portion;
Formed from the tab portion and the post portion by exposing the lower surface to the lower surface of the sealing body by the step of cutting and dividing the lead and the resin body at predetermined locations, and the lower surface of the sealing body A method of manufacturing a semiconductor device comprising manufacturing a semiconductor device having a tab and a post. 前記リードフレームを準備する工程では、前記ポスト部分にリードフレームの長手方向に沿うようなスリットが１乃至複数並列に設けられるリードフレームを準備し、
前記電気的に接続する工程では、前記半導体チップの前記各電極と前記各ポスト部分を接続手段で電気的に接続し、
前記電気的に分離させる工程では、前記スリットを交差するように前記溝を形成し、
前記切断分割する工程では、前記スリットを交差する切断分割を行って、前記封止体の下面に下面を露出させる複数のポストを有する半導体装置を製造することを特徴とする請求項４に記載の半導体装置の製造方法。 In the step of preparing the lead frame, a lead frame is prepared in which one or more slits are provided in parallel in the longitudinal direction of the lead frame in the post portion,
In the step of electrically connecting, each electrode of the semiconductor chip and each post portion are electrically connected by a connecting means,
In the electrically separating step, the groove is formed so as to cross the slit,
5. The semiconductor device according to claim 4, wherein, in the step of cutting and dividing, a semiconductor device having a plurality of posts that exposes a lower surface on a lower surface of the sealing body by performing cutting and dividing that intersects the slit. 6. A method for manufacturing a semiconductor device.
JP2004037788A 2004-02-16 2004-02-16 Semiconductor device and its manufacturing method Pending JP2005229010A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004037788A JP2005229010A (en) 2004-02-16 2004-02-16 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004037788A JP2005229010A (en) 2004-02-16 2004-02-16 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005229010A true JP2005229010A (en) 2005-08-25

Family

ID=35003460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004037788A Pending JP2005229010A (en) 2004-02-16 2004-02-16 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005229010A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009023649A1 (en) * 2007-08-10 2009-02-19 Texas Instruments Incorporated Packaged integrated circuits and methods to form a packaged integrated circuit
JP2020047758A (en) * 2018-09-19 2020-03-26 ローム株式会社 Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009023649A1 (en) * 2007-08-10 2009-02-19 Texas Instruments Incorporated Packaged integrated circuits and methods to form a packaged integrated circuit
JP2020047758A (en) * 2018-09-19 2020-03-26 ローム株式会社 Semiconductor device
JP7144112B2 (en) 2018-09-19 2022-09-29 ローム株式会社 semiconductor equipment
US11600561B2 (en) 2018-09-19 2023-03-07 Rohm Co., Ltd. Semiconductor device
US11776891B2 (en) 2018-09-19 2023-10-03 Rohm Co., Ltd. Semiconductor device
JP7367154B2 (en) 2018-09-19 2023-10-23 ローム株式会社 semiconductor equipment

Similar Documents

Publication Publication Date Title
JP3877401B2 (en) Manufacturing method of semiconductor device
KR101146973B1 (en) Package frame and semiconductor package using the same
US20210249337A1 (en) Smds integration on qfn by 3d stacked solution
US20120181676A1 (en) Power semiconductor device packaging
JP5924110B2 (en) Semiconductor device, semiconductor device module, and semiconductor device manufacturing method
KR20060136262A (en) Package frame and semiconductor package using the same
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US20120104584A1 (en) Semiconductor device packages with protective layer and related methods
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
US5844779A (en) Semiconductor package, and semiconductor device using the same
JPH11191561A (en) Manufacture of semiconductor device
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JP3877410B2 (en) Manufacturing method of semiconductor device
US20120181677A1 (en) Semiconductor device package with two component lead frame
JP2004247613A (en) Semiconductor device and its manufacturing process
JP3877402B2 (en) Manufacturing method of semiconductor device
JP4784945B2 (en) Manufacturing method of semiconductor device
JPH11176856A (en) Manufacture of semiconductor device
JP2005229010A (en) Semiconductor device and its manufacturing method
JP4887346B2 (en) Semiconductor device
JP4207791B2 (en) Semiconductor device
JP2003347491A (en) Semiconductor device
US20050140000A1 (en) Method of manufacturing a semiconductor device and semiconductor device
JP2006049694A (en) Dual gauge lead frame
JP5086315B2 (en) Manufacturing method of semiconductor device