JP2005227714A - 信号処理装置及び信号処理方法 - Google Patents

Abstract

【課題】 少ない回路規模、ソフトウェアのステップ数で出力レベルを制限することができる信号処理装置を提供する。
【解決手段】 デジタルフィルタ（Ｈ（Ｚ））４は、加算器３の出力から複数ｍ（整数）の出力候補を生成する。エラー演算部５は、デジタルフィルタ４が生成した複数ｍの出力候補をエラー演算により評価する。パスメモリ制御部６は、デジタルフィルタ４が生成した複数ｍの出力候補からエラー演算部５による演算に基づいて複数の（ｍ≧ｎ）の出力候補を選択する。パスメモリ１０は、パスメモリ制御部６によって選択された複数ｎの出力候補を記憶する。レベル検出部１５は、パスメモリ１０に記憶された複数ｎの出力候補のレベルを検出する。
【選択図】 図１

Description

本発明は、複数ビットのデジタル入力信号又は１ビットデジタル入力信号にデルタシグマ（ΔΣ）変調処理を施して１ビットデジタル信号を生成する信号処理装置及び信号処理方法に関する。

サンプリング周波数ｆｓを約４４．１ｋＨｚとし、ＰＣＭ方式により１サンプルを各チャンネル１６ビットのデジタルオーティオとして記録しているコンパクトディスク（ＣＤ）に対して、ＤＳＤ（Direct Stream Digital）方式により生成された、サンプリング周波数が非常に高い周波数（例えば通常のＣＤのサンプリング周波数ｆｓの６４倍の周波数）で１ビット方式のオーディオストリームデータを記録しているスーパーオーディオコンパクトディスク（Super Audio ＣＤ：ＳＡ−ＣＤ）が知られるようになった。

入力信号に対して６４ｆｓのオーバーサンプリング・ΔΣ変調を施すと１ビットオーディオデジタル信号が得られる。ＣＤ方式のシステムでは、その直後に１ビットの信号からマルチビットのＰＣＭ符号へのデシメーションが行われるが、ＤＳＤ方式を採用した前記ＳＡ−ＣＤでは１ビットオーディオ信号を直接記録している。

ＳＡ−ＣＤに記録される１ビットオーディオ信号の周波数帯域はおよそ１００ｋＨｚであり、ＣＤで採用されているＰＣＭ方式における信号の周波数帯域と比べて非常に広い。

１ビットデジタルオーディオ信号を記録した音楽ディスクのフォーマットであるＳＡ−ＣＤの規格では、特開２００３−１６７６７に記載のようにピークレベルが＋３．１０ｄｂ ＳＡＣＤを超えてはいけないという規定がある。これは連続する２８サンプル中に１が４以上２４以下含まれていなければならないという規定である。音楽信号を編集する際にこの規定を破らないように自動的に信号レベルを制限するリミッタと呼ばれる機能が求められる。

図１４には、従来から用いられている一般的なΔΣ変調器３０の構成を示す。入力端子３１からのアナログ入力信号、又はマルチビット入力信号と１ビットの出力信号との差分を加算器３２によって求め、積分器として動作するデジタルフィルタ（Ｈ（Ｚ））３３にて積分値を求め、その積分出力を１ビット量子化器に相当するコンパレータ３４にて量子化して、１ビット出力を出力端子３５から出す。コンパレータ３４の出力は、加算器３２に戻され、入力信号から減算されて誤差とされる。

また、上記従来型のΔΣ変調器を改良したノイズシェイピング変調器として、特開２００３−１２４８１２には、トレリス型ノイズシェイピング変調器が開示されている。トレリス型ノイズシェイピング変調器は、ルックアヘッド（前方参照）型変調器に分類されるものである。上記従来型のΔΣ変調器の量子化器と異なり、ある時点の量子化器の入力に対して０か１の出力を決めるのではなく、一定の時間分のとりうる可能性のある出力候補を挙げてこの中からある決まったエラー関数が小さくなる最適な経路の候補を選び出して出力としている。

図１５には、ルックアヘッド型ΔΣ変調器４０の構成を示す。通常のΔΣ変調器３０のようにデジタルフィルタＨ（ｚ）３３の出力をコンパレータ３４で２値化するのではなく、０，１それぞれの値を出力とした場合のデジタルフィルタ４３の出力と差の自乗などをエラー演算部４４で算出し、積算するなどの評価関数を用い、パスメモリ制御部４５にてそれに対応する出力ビット列の優劣を判定し、最適な値をある時点での出力とする。このためそれぞれのビット列そのものあるいはビット列のテーブルへの参照値などを記録したパスメモリ５０、そのビット列に対応した評価関数の値を記録したメモリ（エラー値メモリ）４９およびデジタルフィルタの状態を記録したメモリ（フィルタ状態メモリ）４８を持っている。

特開２００３−１６７６７ 特開２００３−１２４８１２

上記従来のΔΣ変調器の前でリミッターを掛けても上記特許文献１に記載した規定を満たすようにするためには基準レベルより十分低いレベルで制限しないとΔΣ変調器を用いて１ビット信号に最量子化する際に規定を満たさない信号を出力してしまう可能性がある。また、単純に連続する２８サンプル中に２５個の１が含まれているのを検出して２５個目の１を０に置き換えたのでは滑らかに出力を変化させることができず、場合によっては大きな雑音を発生してしまうことになる。このため、より確実に出力レベルを制限する機能が求められていた。

本発明は、上記実情に鑑みてなされたものであり、少ない回路規模、ソフトウェアのステップ数で出力レベルを制限することのできる信号処理装置及び信号処理方法の提供を目的とする。

本発明に係る信号処理装置は、上記課題を解決するために、マルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の複数ｍの出力候補から所定の演算に基づいて複数ｎ（ｍ≧ｎ）の出力候補を選択する出力候補制御手段と、上記出力候補制御手段によって選択された複数ｎの出力候補を記憶する出力候補記憶手段と、上記出力候補記憶手段に記憶された複数ｎの出力候補のレベルを検出するレベル検出手段とを備え、上記レベル検出手段による検出結果を上記出力候補記憶手段に記憶されている複数ｎの出力候補に対する選択処理に反映させることにより上記課題を解決する。

出力候補制御手段は、マルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の複数ｍの出力候補から所定の演算に基づいて複数ｎ（ｍ≧ｎ）の出力候補を選択する。出力候補記憶手段は、出力候補制御手段によって選択された複数ｎの出力候補を記憶する。レベル検出手段は、出力候補記憶手段に記憶された複数ｎの出力候補のレベルを検出する。そして、レベル検出手段による検出結果を出力候補記憶手段に記憶されている複数ｎの出力候補に対する選択処理に用いる。

本発明に係る信号処理方法は、上記課題を解決するために、マルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の複数ｍの出力候補から所定の演算に基づいて複数ｎ（ｍ≧ｎ）の出力候補を選択する出力候補制御工程と、上記出力候補制御工程によって選択された複数ｎの出力候補を出力候補記憶手段に記憶する出力候補記憶工程と、上記出力候補記憶工程によって出力候補記憶手段に記憶された複数ｎの出力候補のレベルを検出するレベル検出工程とを備え、上記レベル検出工程による検出結果を上記出力候補記憶手段に記憶されている複数ｎの出力候補に対する選択処理に反映させる。

出力候補制御工程は、マルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の複数ｍの出力候補から所定の演算に基づいて複数ｎ（ｍ≧ｎ）の出力候補を選択する。出力候補記憶工程は、出力候補制御手段によって選択された複数ｎの出力候補を記憶手段に記憶する。レベル検出工程は、出力候補記憶手段に記憶された複数ｎの出力候補のレベルを検出する。そして、レベル検出工程による検出結果を出力候補記憶手段に記憶されている複数ｎの出力候補に対する選択処理に用いる。

本発明の信号処理装置によれば、出力候補制御手段がマルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の複数ｍの出力候補から所定の演算に基づいて複数ｎ（ｍ≧ｎ）の出力候補を選択し、出力候補記憶手段が出力候補制御手段によって選択された複数ｎの出力候補を記憶し、レベル検出手段が出力候補記憶手段に記憶された複数ｎの出力候補のレベルを検出する。そして、レベル検出手段による検出結果を出力候補記憶手段に記憶されている複数ｎの出力候補に対する選択処理に用いるので、少ない回路規模、ソフトウェアのステップ数で出力レベルを制限することができる。

また、ΔΣモジュレータの出力制限を決められた値に基づいて確実に行うことができる。また、急激な制限の仕方でノイズを発生するようなことなく、自然な効果が得られる。また、出力レベル制限にかからない信号に対しては、この機能がない場合に比べて音質が劣化するようなことがない。

本発明の信号処理方法によれば、出力候補制御工程がマルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の複数ｍの出力候補から所定の演算に基づいて複数ｎ（ｍ≧ｎ）の出力候補を選択し、出力候補記憶工程が出力候補制御手段によって選択された複数ｎの出力候補を記憶手段に記憶し、レベル検出工程が出力候補記憶手段に記憶された複数ｎの出力候補のレベルを検出する。そして、レベル検出工程による検出結果を出力候補記憶手段に記憶されている複数ｎの出力候補に対する選択処理に用いるので、少ない回路規模、ソフトウェアのステップ数で出力レベルを制限することができる。

また、ΔΣモジュレータの出力制限を決められた値に基づいて確実に行うことができる。また、急激な制限の仕方でノイズを発生するようなことなく、自然な効果が得られる。また、出力レベル制限にかからない信号に対しては、この機能がない場合に比べて音質が劣化するようなことがない。

以下、本発明を実施するための最良の形態を説明する。この実施の形態は、図１に示すような音声信号処理装置１である。この音声信号処理装置１は、入力信号である、例えばマルチビット信号と、後述するパスメモリ１０から出力される出力ビット列との差分を求める加算器３と、加算器３の出力から複数ｍ（整数）の出力候補を生成する出力候補生成手段であるデジタルフィルタ（Ｈ（Ｚ））４と、デジタルフィルタ４が生成した複数ｍの出力候補をエラー演算により評価する評価手段であるエラー演算部５と、デジタルフィルタ４が生成した複数ｍの出力候補からエラー演算部５による演算に基づいて複数の（ｍ＞ｎ）の出力候補を選択する出力候補制御手段であるパスメモリ制御部６と、パスメモリ制御部６によって選択された複数ｎの出力候補を記憶する出力記憶手段であるパスメモリ１０と、パスメモリ１０に記憶された複数ｎの出力候補のレベルを検出するレベル検出部１５とを備えている。

また、音声信号処理装置１は、デジタルフィルタ４のフィルタ状態を記憶するフィルタ８と、エラー演算部５で演算されたエラー値を記憶しているエラー値メモリ９とを備えている。フィルタ状態メモリ８とエラー値メモリ９とパスメモリ１０は、例えばＲＡＭ７からなる。

また、音声信号処理装置１は、端子１３から入力される閾値を記憶する閾値メモリ１４と、レベル検出部１５により検出されたレベルに基づいてパスメモリ１９から出力ビット列として最も可能性の高い出力候補を選択して出力端子から導出する選択部１１とを備えている。

エラー演算部５は、入力となるマルチビットデータのサンプルと出力ビットとの誤差をサンプル時間毎に算出する。具体的には、０，１それぞれの値を出力とした場合のデジタルフィルタ出力と差の二乗などを積算するなどの評価関数によりエラーを算出している。この評価関数により算出された値を誤差としてサンプル時間毎に算出する。この誤差値は、正規化され、エラー値メモリ９に記憶される。

この音声信号処理装置１の動作について図２を参照して説明する。デジタルフィルタ（Ｈ（Ｚ））４は、マルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の出力候補を生成する。図２では、先ず、ステップＳ１にて“0”、“１”を採り、ステップＳ２にてそれぞれに“0”、“1”を付け加えて［00]、[01]、[10]、[11]を採り、ステップＳ３にて上記４つのデータ列にさらにそれぞれ“0”、“1”を付け加える。これにより、ステップＳ３では、｛000,001,010,011,100,101,110,111｝という８つの第１候補がデジタルフィルタ４によって生成される。末尾の３つを記すと、[000]、[001]、[010]、[011]、[100]、[101]、[110]、[111]となる。これらの８つの第１候補は、末尾の２つの並び方でまとめると、[000]又は[100]、[001]又は[101]、[010]又は[110]、[011]又は[111]という４つのペアになる。

ステップＳ４では、上記８つの第１候補の４つのペアのそれぞれから、パスメモリ制御部６がエラー演算部５による所定の演算に基づいていずれかを選択する。つまり、第１候補の８つの出力から第２候補として４つの出力候補を選択する。この所定の演算は、エラー演算部５により行われる。エラー演算部５は、上述したように入力となるマルチビットデータのサンプルと出力ビットとの誤差をサンプル時間毎に算出する。具体的には、上記入出力差の二乗を誤差としてサンプル時間毎に算出する。この誤差値は、エラー値メモリ９に記憶される。このエラー値メモリ９の上記誤差値に基づいてパスメモリ制御部６は、上記[000]又は[100]、[001]又は[101]、[010]又は[110]、[011]又は[111]という４つのペアの計８つの第１候補から、４つの出力候補を第２候補として選択する。図２の例では、誤差値の小さいもの、つまり入力元信号に近いものを選択している。この例では、(000)、(101)、(010)、(111)が選択された。

次に、ステップＳ５では、再度、デジタルフィルタ４が上記選択されたそれぞれの候補に“0”、“1”を付け加える。これにより、｛0000,0001,1010,1011,0100,0101,1110,1111）という８つの第３候補がデジタルフィルタ４によって生成される。これら８つの第３候補は、末尾の２つの並び方でまとめると、[0000]又は[0100]、[0001]又は[0101]、[1010]又は[1110]、[1011]又は[1111]という４つのペアになる。

ステップＳ６では、上記８つの第３候補の４つのペアのそれぞれから、エラー演算部５による所定の演算に基づいてパスメモリ制御部６がいずれかを選択する。つまり、第３候補の８つの出力から第４候補として４つの出力候補を選択する。この所定の演算は、上述したようにエラー演算部５により行われる。エラー値メモリ９に記憶されている誤差値に基づいてパスメモリ制御部６は、上記[0000]又は[0100]、[0001]又は[0101]、[1010]又は[1110]、[1011]又は[1111]という４つのペアの計８つの第３候補から、４つの出力候補を第４候補として選択する。図２の例では、誤差値の小さいもの、つまり入力元信号に近いものを選択している。この例では、(0100)、(0101)、(1110)、（1111)が選択された。

次に、ステップＳ７では、再度、デジタルフィルタ４が上記選択されたそれぞれの候補に“0”、“1”を付け加える。これにより、｛01000,01001,01010,01011,11100,11101,11110,11111｝という８つの第５候補がデジタルフィルタ４によって生成される。これら８つの第５候補は、末尾の２つの並び方でまとめると、[01000]又は[11100]、[01001]又は[11101]、[01010]又は[11110]、[01011]又は[11111]という４つのペアになる。

ステップＳ８では、上記８つの第５候補の４つのペアのそれぞれから、エラー演算部５による所定の演算に基づいていずれかを選択する。つまり、第５候補の８つの出力から第６候補として４つの出力候補を選択する。この所定の演算は、上述したようにエラー演算部５により行われる。エラー値メモリ９に記憶されている誤差値に基づいてパスメモリ制御部６は、上記[01000]又は[11100]、[01001]又は[11101]、[01010]又は[11110]、[01011]又は[11111]という４つのペアの計８つの第５候補から、４つの出力候補を第６候補として選択する。図２の例では、誤差値の小さいもの、つまり入力元信号に近いものを選択している。この例では、(01000)、(01001)、(11110)、（11111)が選択された。

次に、ステップＳ９では、再度、デジタルフィルタ４が上記選択されたそれぞれの候補に“0”、“1”を付け加える。これにより、｛010000,010001,010010,010011,111100,111101,111110,111111｝という８つの第７候補がデジタルフィルタ４によって生成される。これら８つの第７候補は、末尾の２つの並び方でまとめると、[010000]又は[111100]、[010001]又は[111101]、[010010]又は[111110]、[010011]又は[111111]という４つのペアになる。

ステップＳ１０では、上記８つの第７候補の４つのペアのそれぞれから、エラー演算部５による所定の演算に基づいていずれかを選択する。つまり、第７候補の８つの出力から第８候補として４つの出力候補を選択する。この所定の演算は、上述したようにエラー演算部５により行われる。エラー値メモリ９に記憶されている誤差値に基づいてパスメモリ制御部６は、[010000]又は[111100]、[010001]又は[111101]、[010010]又は[111110]、[010011]又は[111111]という４つのペアの計８つの第７候補から、４つの出力候補を第８候補として選択する。図２の例では、誤差値の小さいもの、つまり入力元信号に近いものを選択している。この例では、(111100)、(111101)、(111110)、(010011)が選択された。

ステップＳ１０で求められた第８候補の最初の３つの出力だけを見ると、ステップＳ４で求められた第２候補に比べると、２つが候補から減っていることが分かる。パスメモリ１０には、これらの出力候補を得るまでの経路が記憶される。例えば、ステップＳ４における第２候補を形成する経路（パス）、ステップＳ６における第４候補を形成する経路、ステップＳ８における第６候補を形成する経路、ステップＳ１０における第８候補を形成する経路がサンプル時間毎に記憶されている。例えば、第８候補である(111100)は、ステップＳ２では(111)、ステップＳ６では(1111)、ステップＳ８では(11110)というようにビット列が経路を辿りながら形成されることにより得られる。このようにデジタルフィルタ４によって生成した８つの候補の４つのペアのそれぞれからエラー演算部５による所定の演算に基づいてパスメモリ制御部６がパスメモリ１０を参照しながら何れかを選択するという処理を一定時間分だけ繰り返すことによって出力候補は絞られてくる。

パスメモリ１０には、一定時間の採りうる可能性のある出力候補の中から、パスメモリ制御部６によって上記エラー値に基づいて選択された出力候補が記憶されている。

この音声信号処理装置１は、ステップＳ２、Ｓ４、Ｓ６、Ｓ８の各段階にて、パスメモリ１０に記憶された複数の出力候補のレベルをレベル検出部１５によって閾値メモリ１４に記憶されている閾値と比較することにより、オーバーレベルを検出する。オーバーレベル検出信号は、パスメモリ制御部６に送られ、その検出信号に対応する出力候補に関する情報が選択部１１に送られる。選択部１１は、オーバーレベルに対応する出力候補をパスメモリ１０から除外し、最終的な出力候補を決定して出力端子１２から導出する。これにより出力レベルが設定値以下に制限された出力候補が決定される。

レベル検出部１５は、本願出願人による特開２００２−１６７６７号公報（上記特許文献１）に開示されている信号レベル検出方法によって以下のようにレベルを検出し、オーバーレベルの検出をしている。

具体的には、連続する１ビットの信号列に含まれる０または１の占有率からレベルを検出している。例えば、スーパーオーディオＣＤの規格では、２８サンプル中に１が４個以上２４個以下という条件でレベルとして＋３．１０ｄＢ ＳＡＣＤに制限している。レベル検出部１５は、パスメモリ制御部６からレベルを検出すべき出力候補の参照信号を受け、その参照信号に対応するパスメモリ１０上の出力候補（ビット列）のうち、図３に示すように、最新のビットから必要なビット数のうち１（または０）の数を数える。例えば、上記特許文献１では２８ビット分のサンプル中の１（または０）の数を数える。レベル検出部１５は、この値とあらかじめ閾値メモリ１４に設定されたレベルに対応する閾値と比較することによりオーバーレベルの検出をする。

図４には、レベル検出部１５の具体例を示す。新たに入力されるサンプルSAM_NEWが１の場合は＋１を、０が入力される場合は−１をレベルメモリ１５ａに記憶されているこれまでの加算値に加算器１５ｂにより加え、新たに１又は−１を加えることにより、計算する範囲から除外されるサンプルSAM_DELが１ならば−１を、０ならば＋１をこれまでの加算値に加算器１５ｂにて加えることにより１の個数を算出するのと同等の計算をレベル判定器１５ｃは行っている。０と１の数が同数であれば０となる。この加算値をｃとすると連続する２８サンプル中に含まれる１の数（ｍ）とレベルの対応は図５に示すようになる。

次に、音声信号処理装置１の効果を、上記図１４に示した一般的なΔΣ変調器（比較例１）、一般的なΔΣ変調器でリミッタがある場合（比較例２）と比較して説明する。

振幅が0.42の1kHzの正弦波を入力した場合について説明する。振幅が0.42の1kHzの正弦波を入力すると、−１．３４dB（振幅が0.4285）を超えた出力となることがある。図５の表からいうと、連続する２８サンプル中の１の数が８以上２０以下という制限が満たせなくなった場合である。例えば、「0101101110111011010111111111」という出力のときである。この出力は、２８サンプル中に０が７個、１が２１個あるため上記の制限範囲を超えている。リミッタが無い従来型のΔΣ変調器（比較例１）の周波数振幅特性は図６に示すようになる。

次に、従来型のΔΣ変調器でリミッタがある場合（比較例２）の出力波形を図７に、周波数振幅特性を図８に示す。図７では、上記正弦波を-1.34dB（0.4285）で制限出来ていることが示される。

本願の音声信号処理装置１であるルックアヘッド型のΔΣ変調器の出力波形を図９に、周波数振幅特性を図１０に示す。これらの特性の測定条件は、音声信号処理装置１への入力信号として周波数1kHz、振幅±0.42の正弦波を用いた場合であり、経路（パス）の数を８とし、パスの長さを５１２とした。音声信号処理装置１のパスメモリ制御部６の制御の基に選択部１１がパスメモリ１０から長さが５１２のパスを８つ選択したときの上記入力信号に対するΔΣ変調信号の信号列の特性を表す。もちろん、パスメモリ制御部６は、レベル検出部１５で検出されたオーバーレベル検出信号に応じて選択部１１の選択を制御している。

比較例２と本願の音声信号処理装置１による周波数振幅特性（図８と図１０）を比較すると、本願の音声信号処理装置１による特性の10kHz以下の帯域ではリミッタの影響がほとんど出ない程、比較例２の周波数振幅特性に比べS/Nが良くなっている。上記図６に示した比較例１、つまりリミッタが無いときの周波数振幅特性と同じ位のS/Nとなっている。また、本願のルックアヘッド型ΔΣ変調器にリミッタ機能をつけたものでは、10kHzから100kHzの帯域でも比較例２に比べるとS/Nが良くなっている。ＳＡ−ＣＤの規格では、高域のノイズレベルの規定もあるので、高域のノイズ特性を悪化させずに音声帯域のレベル制限ができるという効果を奏するのが明らかである。また、図９における出力波形によれば、出力信号列65536個の中に-1.34dB（0.4285）を超えてしまうようなサンプルが無いことが確認できる。

なお、音声信号処理装置１は、図１１に示すように、サンプル周期毎にデジタルフィルタ４によって生成されるすべての出力候補のエラー値にしたがって、パスメモリ制御部６によってその中から二つだけを尤もらしい出力候補として選択するようにしてもよい。

また、音声信号処理装置１は、図１２に示すように、レベル検出部１５からのオーバーレベル検出信号をオーバーレベル表示器１６に送ることによりＬＥＤなどを点灯させるようにしてもよい。

また、音声信号処理装置１にあっては、入力信号が小さい場合は、レベル検出部１５からなる制限部がない場合とまったく同じ動作になるため、音質の劣化が起こらない。

また、音声信号処理装置１は、図１３に示すミキシング装置２０に適用される。例えば、上記図１４に示したような従来のΔΣ変調器によって出力された１ビットオーディオ信号に乗算器２２にてレベルコントローラ２３からのレベル制御係数が乗算される。乗算器２２の出力であるレベル制御出力はマルチビットデータとなる。このマルチビットを再度、ΔΣ変調するときに、音声信号処理装置１が適用され、出力端子２４から上述したように選択部１１にて選択されたビット列が出力される。

音声信号処理装置のブロック図である。 音声信号処理装置の動作を説明するための図である。 レベル検出器によるレベル検出の概要を説明するための図である。 レベル検出器によるレベル検出の詳細を説明するための図である。。 連続する２８サンプル中に含まれる１の数（ｍ）とレベルの対応を示す図である。 比較例１の周波数振幅特性図である。 比較例２の出力波形図である。 比較例２の周波数振幅特性図である。 本実施の形態の出力波形図である。 本実施の形態の周波数振幅特性図である。 ビット列を評価関数により選別する他の具体例である。 音声信号処理装置の変形例のブロック図である。 音声信号処理装置を適用したミキシング装置のブロック図である。 一般的なΔΣ変調器のブロック図である。 ルックアヘッド型ΔΣ変調器のブロック図である。

符号の説明

１ 音声信号処理装置、３ 加算器、４ デジタルフィルタ、５ エラー演算器、６ パスメモリ制御部、８ フィルタ状態メモリ、９ エラー値メモリ、１０ パスメモリ、１１ 選択部、１５ レベル検出部

Claims (5)

1. マルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の複数ｍの出力候補から所定の演算に基づいて複数ｎ（ｍ≧ｎ）の出力候補を選択する出力候補制御手段と、
   上記出力候補制御手段によって選択された複数ｎの出力候補を記憶する出力候補記憶手段と、
   上記出力候補記憶手段に記憶された複数ｎの出力候補のレベルを検出するレベル検出手段とを備え、
   上記レベル検出手段による検出結果を上記出力候補記憶手段に記憶されている複数ｎの出力候補に対する選択処理に反映させることを特徴とする信号処理装置。
2. マルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の出力候補を複数ｍ生成する出力候補生成手段を備えることを特徴とする請求項１記載の信号処理装置。
3. 上記出力候補生成手段にてサンプル時間毎に複数ｍの出力候補を生成するときのマルチビットデータのサンプルと出力ビットとの誤差を演算する誤差演算手段をさらに備えることを特徴とする請求項２記載の信号処理装置。
4. 上記誤差演算手段によって演算された誤差を記憶する誤差記憶手段をさらに備えることを特徴とする請求項３記載の信号処理装置。
5. マルチビットデータにΔΣ変調処理を施したときに、一定時間分の取りうる可能性のあるビット列の複数ｍの出力候補から所定の演算に基づいて複数ｎ（ｍ≧ｎ）の出力候補を選択する出力候補制御工程と、
   上記出力候補制御工程によって選択された複数ｎの出力候補を出力候補記憶手段に記憶する出力候補記憶工程と、
   上記出力候補記憶工程によって出力候補記憶手段に記憶された複数ｎの出力候補のレベルを検出するレベル検出工程とを備え、
   上記レベル検出工程による検出結果を上記出力候補記憶手段に記憶されている複数ｎの出力候補に対する選択処理に反映させることを特徴とする信号処理方法。

Images