JP2005217685A - チューナ - Google Patents

チューナ Download PDF

Info

Publication number
JP2005217685A
JP2005217685A JP2004020765A JP2004020765A JP2005217685A JP 2005217685 A JP2005217685 A JP 2005217685A JP 2004020765 A JP2004020765 A JP 2004020765A JP 2004020765 A JP2004020765 A JP 2004020765A JP 2005217685 A JP2005217685 A JP 2005217685A
Authority
JP
Japan
Prior art keywords
signal
tuner
amplifier
frequency signal
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004020765A
Other languages
English (en)
Inventor
Hitoshi Ogino
均 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004020765A priority Critical patent/JP2005217685A/ja
Publication of JP2005217685A publication Critical patent/JP2005217685A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 どのような受信信号条件でも最適性能を得ることができるチューナを提供する。
【解決手段】 高周波信号を直接Iベースバンド信号及びQベースバンド信号に変換するダウンコンバータ部(ミキサ5及び6、増幅器7及び8、90°移相器9、電圧制御発振器10、PLL11)と、外部から供給されるAGC制御電圧に応じて前記高周波信号のレベル調整を行う第1利得調整部(RF減衰器3、可変利得増幅器4)と、前記AGC制御電圧から独立した信号を入力する外部入力端子15と、外部入力端子15に入力された信号に応じて前記高周波信号のレベル調整を行う第2利得調整部(RF増幅器2、帰還回路14)とを備えるチューナ。
【選択図】 図1

Description

本発明は、ダイレクトコンバージョン方式のチューナ及びヘテロダイン方式のチューナに関する。
従来のチューナとして、ここではデジタル放送受信用チューナを例に挙げて説明する。CS (communication satellite)放送、デジタルBS(broadcasting satellite)放送、デジタル地上波放送などの各デジタル放送を受信する受信装置においてデジタル放送受信用チューナが用いられる。
従来のデジタル放送受信用チューナの一構成例を図7に示す。図7のデジタル放送受信用チューナは、ダイレクトコンバージョン方式のデジタル衛星放送受信用チューナであって、RF(Radio Frequency)入力端子1と、RF増幅器2と、RF減衰器3と、可変利得増幅器4と、ミキサ5及び6と、増幅器7及び8と、90°移相器9と、電圧制御発振器10と、PLL(Phase Locked Loop)11と、出力端子12及び13とを備えている。通常、可変利得増幅器4と、ミキサ5及び6と、増幅器7及び8と、90°移相器9とは、ダイレクトコンバージョンIC(Integrated Circuit)として1つのICチップに格納される。
衛星より送信されるRF信号が図示しないアンテナで受信される。そして、アンテナで受信された12GHz帯のRF信号は、図示しないLNB(Low Noise Block down converter)で適正レベルまで増幅され且つ1GHz帯のRF信号にダウンコンバートされたのち、図7のデジタル放送受信用チューナに設けられているRF入力端子1に送出される。RF入力端子1に入力されたRF信号は、RF増幅器2で増幅され、RF減衰器3及び可変利得増幅器4でレベル調整されたのち、2分配されミキサ5とミキサ6とに送出される。なお、RF減衰器3及び可変利得増幅器4は、外部(復調IC)から供給されるAGC制御電圧に応じて利得が変化する。
2分配された一方の信号は、ミキサ5によって電圧制御発振器10から出力される局部発振信号と混合され、Iベースバンド信号に変換され、増幅器7を経由して出力端子12に送出される。90°移相器9は、電圧制御発振器10から出力される局部発振信号を90°移相する。そして、2分配された他方の信号は、ミキサ6によって90°移相器9から出力される局部発振信号と混合され、Qベースバンド信号に変換され、増幅器8を経由して出力端子13に送出される。このような動作により、出力端子12から出力されるIベースバンド信号と出力端子13から出力されるQベースバンド信号とは互いに90°の位相差を持つ信号になる。なお、PLL11は、電圧制御発振器10から出力される局部発振信号が所定の周波数(2分配された信号周波数と略同一の周波数)になるように電圧制御発振器10を制御する。
続いて、従来のデジタル放送受信用チューナの他の構成例を図8に示す。図8のデジタル放送受信用チューナは、ヘテロダイン方式のデジタル地上波放送受信用チューナであって、RF入力端子21と、RF増幅器22と、RF減衰器23と、ミキサ24と、電圧制御発振器25と、PLL26と、可変利得増幅器27と、ミキサ28と、局部発振器29と、出力端子30とを備えている。ミキサ24は第1ダウンコンバートICの一部または全部として、ミキサ28は第2ダウンコンバートICの一部または全部として、それぞれ別々の半導体チップに格納される。そして、通常、可変利得増幅器27は第1ダウンコンバートIC又は第2ダウンコンバートICのいずれかに含まれる。なお、固定の周波数を発振する局部発振器29の代わりに任意の周波数を発振する電圧制御発振器及びその電圧制御発振器を制御するPLLを設けてもよい。
図示しないアンテナで受信されたRF信号が、図8のデジタル放送受信用チューナに設けられているRF入力端子21に送出される。
RF入力端子21に入力されたRF信号は、RF増幅器22で増幅され、RF減衰器23でレベル調整され、ミキサ24に送出される。
RF減衰器23から出力されるRF信号は、ミキサ24によって電圧制御発振器25から出力される局部発振信号と混合され、第1中間周波信号に変換され、可変利得増幅器27によってレベル調整されたのちミキサ28に送出される。なお、RF減衰器23及び可変利得増幅器27は、外部(復調IC)から供給されるAGC制御電圧に応じて利得が変化する。また、PLL26は、電圧制御発振器25から出力される局部発振信号が所定の周波数(RF信号周波数との差が第1中間周波信号の周波数となる周波数)になるように電圧制御発振器25を制御する。
可変利得増幅器27から出力される第1中間周波信号は、ミキサ28によって局部発振器29から出力される局部発振信号と混合され、第2中間周波信号に変換され、出力端子30に送出される。なお、ミキサ28によって第1中間周波信号がベースバンド信号にダウンコンバートされるように、ミキサ28に入力される局部発振信号の周波数を設定してもよい。
特開昭62−18809号公報
一般に、図7又は図8のデジタル放送受信用チューナにAGC制御電圧を供給する復調IC(図示せず)は、受信信号レベルに対応するAGCリファレンス値を予め記憶している。しかしながら、図7又は図8のデジタル放送受信用チューナと復調ICを内蔵する受信装置が使用される地域によっては、復調ICによって予め記憶されているAGCリファレンス値が最適値にならない場合がある。このため、図7及び図8のデジタル放送受信用チューナでは、受信信号条件によって最良の性能を確保することができない場合があった。
例えば、図9(a)に示すように受信帯域内の受信信号レベルが高いとき等は歪み特性を重視し、図9(b)に示すように受信帯域内の受信信号レベルが低いとき等はNF(Noise Figure)特性を重視すべきであるが、図7及び図8のデジタル放送受信用チューナではAGC制御電圧のみによってRF信号のレベル調整が成されるために、使用される地域や組み合わされる復調ICによって、受信帯域内の受信信号レベルが高いとき等でも歪み特性が重視されなかったり受信帯域内の受信信号レベルが低いとき等でもNF特性が重視されなかったりする場合があり、かかる場合において最良の性能を確保することができなかった。
本発明は、上記の問題点に鑑み、どのような受信信号条件でも最適性能を得ることができるチューナを提供することを目的とする。
上記目的を達成するために本発明に係るチューナにおいては、高周波信号をベースバンド信号又は中間周波信号に変換するダウンコンバータ部と、外部から供給されるAGC制御電圧に応じて前記高周波信号のレベル調整を行う第1利得調整部と、前記AGC制御電圧から独立した信号に応じて前記高周波信号のレベル調整を行う第2利得調整部と、を備える構成としている。
上記構成において、AGC制御電圧から独立した信号を受信信号条件に対応した信号にすることで、どのような受信信号条件でも最適性能を得ることができるチューナを実現することができる。例えば、受信帯域内の受信信号レベルが高いとき等は第2利得調整部の利得を下げてIIP3(入力時3次インタセプトポイント)を向上させることによって、チューナ内部歪み特性を重視するようにでき、受信帯域内の受信信号レベルが低いとき等は第2利得調整部の利得を上げてチューナ出力のC/N(Carrier to Noise ratio)を向上させることによって、NF特性を重視するようにできる。
また、前記AGC制御電圧から独立した信号が前記ダウンコンバータ部に設けられる半導体集積回路装置の汎用ポートから出力されるようにしてもよい。
これにより、ダウンコンバータ部に設けられる半導体集積回路装置においてソフトウェア的にAGC制御電圧から独立した信号を生成することが可能となり、専用の信号生成回路(ハードウェア)が不要となる。
また、前記第2利得調整部の一構成例としては、前記高周波信号を増幅する増幅器と、前記増幅器に帰還をかける帰還回路であって前記AGC制御電圧から独立した信号に応じて帰還量が段階的に切り替わる切り換え式帰還回路とを備える回路が挙げられる。また、前記第2利得調整部の他の構成例としては、前記高周波信号を増幅する増幅器と、前記高周波信号を減衰する減衰器であって前記AGC制御電圧から独立した信号に応じて減衰量が段階的に切り替わる切り換え式固定減衰器とを備える回路が挙げられる。
前記第2利得調整部を上記構成例のようにすることにより、前記第2利得調整部の回路構成を簡単にすることができる。
本発明によると、どのような受信信号条件でも最適性能を得ることができるチューナを実現することができる。
以下に本発明の一実施形態について図面を参照して説明する。本発明に係るチューナとして、ここでは、デジタル放送受信用チューナを例に挙げて説明する。本発明の第一実施形態に係るデジタル放送受信用チューナの構成を図1に示す。なお、図1において図7と同一の部分には同一の符号を付し、詳細な説明を省略する。
図1のデジタル放送受信用チューナは、ダイレクトコンバージョン方式のデジタル衛星放送受信用チューナであって、図7のデジタル放送受信用チューナに、スイッチング型の帰還回路14と、外部入力端子15とを新たに設けた構成である。スイッチング型の帰還回路14は、RF増幅器2に帰還をかける帰還回路であって、外部入力端子15に供給される外部制御信号に応じて帰還量が段階的に切り替わる。
外部入力端子15に供給される外部制御信号は、AGC制御電圧から独立しており且つ受信信号条件に応じた信号とする。例えば、受信帯域内の受信信号レベルが高いとき等は外部制御信号をRF増幅器2とスイッチング型の帰還回路14とによって構成される増幅部の利得が下がるような信号にするとよい。これにより、IIP3(入力時3次インタセプトポイント)が向上する。一方、受信帯域内の受信信号レベルが低いとき等は外部制御信号をRF増幅器2とスイッチング型の帰還回路14とによって構成される増幅部の利得が上がるような信号にするとよい。これにより、チューナ出力のC/Nが向上する。
このような構成により、図9(a)に示すように受信帯域内の受信信号レベルが高い場合等は歪み特性を重視し、図9(b)に示すように受信帯域内の受信信号レベルが低い場合等はNF特性を重視することができるので、どのような受信信号条件でも最良の性能を確保することができる。
次に、本発明の第二実施形態に係るデジタル放送受信用チューナの構成を図2に示す。なお、図2において、図1と同一の部分には同一の符号を付し詳細な説明を省略する。
図2のデジタル放送受信用チューナが図1のデジタル放送受信用チューナと異なる点は、外部入力端子15を具備せず、その代わりにスイッチング型の帰還回路14の帰還量がPLL11の汎用ポート11aから出力される制御信号に応じて段階的に切り替わる点である。PLL11は受信信号条件のデータをI2Cバス(図示せず)を介して入力し、受信信号条件に応じた制御信号を汎用ポート11aから出力する。なお、汎用ポート11aから出力される制御信号は、AGC制御電圧から独立している信号である。これにより、PLL11によってソフトウェア的にRF増幅器2とスイッチング型の帰還回路14とによって構成される増幅部の利得を制御することが可能となる。
次に、本発明の第三実施形態に係るデジタル放送受信用チューナの構成を図3に示す。なお、図3において、図1と同一の部分には同一の符号を付し詳細な説明を省略する。
図3のデジタル放送受信用チューナが図1のデジタル放送受信用チューナと異なる点は、スイッチング型の帰還回路14を具備せず、その代わりにスイッチング型の固定減衰器16を入力端子1とRF増幅器2との間に設けた点である。スイッチング型の固定減衰器16は、RF信号を減衰する減衰器であって、外部入力端子15に供給される外部制御信号に応じて減衰量が段階的に切り替わる。なお、スイッチング型の固定減衰器16とRF増幅器2との配置を入れ換えても構わない。
外部入力端子15に供給される外部制御信号は、AGC制御電圧から独立しており且つ受信信号条件に応じた信号とする。例えば、受信帯域内の受信信号レベルが高いとき等は外部制御信号をRF増幅器2とスイッチング型の固定減衰器16とによって構成される増幅部の利得が下がるような信号にするとよい。これにより、IIP3(入力時3次インタセプトポイント)が向上する。一方、受信帯域内の受信信号レベルが低いとき等は外部制御信号をRF増幅器2とスイッチング型の固定減衰器16とによって構成される増幅部の利得が上がるような信号にするとよい。これにより、チューナ出力のC/Nが向上する。
このような構成により、図9(a)に示すように受信帯域内の受信信号レベルが高い場合等は歪み特性を重視し、図9(b)に示すように受信帯域内の受信信号レベルが低い場合等はNF特性を重視することができるので、どのような受信信号条件でも最良の性能を確保することができる。
なお、図3のデジタル放送受信用チューナから外部入力端子15を取り除き、その代わりにスイッチング型の帰還回路14の帰還量がPLL11の汎用ポート11aから出力される制御信号に応じて帰還量が段階的に切り替わるようにしても構わない。
次に、本発明の第四実施形態に係るデジタル放送受信用チューナの構成を図4に示す。なお、図4において、図8と同一の部分には同一の符号を付し詳細な説明を省略する。
図4のデジタル放送受信用チューナは、受信信号をヘテロダイン方式のデジタル地上波放送受信用チューナであって、図8のデジタル放送受信用チューナに、スイッチング型の帰還回路14と、外部入力端子15を新たに設けた構成である。スイッチング型の帰還回路14は、RF増幅器2に帰還をかける帰還回路であって、外部入力端子15に供給される外部制御信号に応じて帰還量が段階的に切り替わる。
外部入力端子15に供給される外部制御信号は、AGC制御電圧から独立しており且つ受信信号条件に応じた信号とする。例えば、受信帯域内の受信信号レベルが高いとき等は外部制御信号をRF増幅器22とスイッチング型の帰還回路14とによって構成される増幅部の利得が下がるような信号にするとよい。これにより、IIP3(入力時3次インタセプトポイント)が向上する。一方、受信帯域内の受信信号レベルが低いとき等は外部制御信号をRF増幅器22とスイッチング型の帰還回路14とによって構成される増幅部の利得が上がるような信号にするとよい。これにより、チューナ出力のC/Nが向上する。
このような構成により、図9(a)に示すように受信帯域内の受信信号レベルが高い場合等は歪み特性を重視し、図9(b)に示すように受信帯域内の受信信号レベルが低い場合等はNF特性を重視することができるので、どのような受信信号条件でも最良の性能を確保することができる。
なお、本発明に係る第四実施形態のチューナについても、上述した第一実施形態から第二実施形態又は第三実施形態への変形と同様の変形を実施することができる。
ここで、図1、図2及び図4のデジタル放送受信用チューナが具備するスイッチング型の帰還回路14の一構成例を図5に示す。図5に示すスイッチング型の帰還回路は、抵抗R1及びR2と、容量C1及びC2と、ダイオードD1と、NPN型トランジスタQ1とによって構成される。RF増幅器2(図5において図示せず)の入力端が容量C1とNPN型トランジスタQ1のベースとの接続ノードに接続され、RF増幅器2(図5において図示せず)の出力端が容量C2とNPN型トランジスタQ1のコレクタとの接続ノードに接続され、外部入力端子15又はPLL11の汎用ポート11aが抵抗R1の一端に接続される。
また、図3のデジタル放送受信用チューナが具備するスイッチング型の固定減衰器16の一構成例を図6に示す。図6に示すスイッチング型の固定減衰器は、抵抗R3〜R7と、容量C3〜C6と、ダイオードD2と、NPN型トランジスタQ2とによって構成される。RF入力端子1(図6において図示せず)及びRF増幅器2(図5において図示せず)の入力端が容量C3と容量C5との接続ノード及びNPN型トランジスタQ2のコレクタとの接続ノードに接続され、外部入力端子15又はPLL11の汎用ポート11aが抵抗R6の一端に接続される。
なお、上述した実施形態では帰還回路又は固定減衰器をスイッチング型にしているが、本発明はこれに限定されることはなく、帰還回路の帰還量又は減衰器の減衰量が連続可変する形態であっても構わない。
は、本発明の第一実施形態に係るデジタル放送受信用チューナの構成を示す図である。 は、本発明の第二実施形態に係るデジタル放送受信用チューナの構成を示す図である。 は、本発明の第三実施形態に係るデジタル放送受信用チューナの構成を示す図である。 は、本発明の第四実施形態に係るデジタル放送受信用チューナの構成を示す図である。 は、図1、図2及び図4のデジタル放送受信用チューナが具備する帰還回路の一構成例を示す図である。 は、図3のデジタル放送受信用チューナが具備する固定減衰器の一構成例を示す図である。 は、従来のデジタル放送受信用チューナの一構成例を示す図である。 は、従来のデジタル放送受信用チューナの他の構成例を示す図である。 は、受信信号レベルの周波数特性を示す図である。
符号の説明
1、21 RF入力端子
2、22 RF増幅器
3、23 RF減衰器
4、27 可変利得増幅器
5、6、24、28 ミキサ
7、8 増幅器
9 90°移相器
10、25 電圧制御発振器
11、26 PLL
11a 汎用ポート
12、13、30 出力端子
14 帰還回路
15 外部入力端子
16 固定減衰器

Claims (4)

  1. 高周波信号をベースバンド信号又は中間周波信号に変換するダウンコンバータ部と、
    外部から供給されるAGC制御電圧に応じて前記高周波信号のレベル調整を行う第1利得調整部と、
    前記AGC制御電圧から独立した信号に応じて前記高周波信号のレベル調整を行う第2利得調整部と、
    を備えることを特徴とするチューナ。
  2. 前記AGC制御電圧から独立した信号が、前記ダウンコンバータ部に設けられる半導体集積回路装置の汎用ポートから出力される信号である請求項1に記載のチューナ。
  3. 前記第2利得調整部が、前記高周波信号を増幅する増幅器と、前記増幅器に帰還をかける帰還回路であって前記AGC制御電圧から独立した信号に応じて帰還量が段階的に切り替わる切り換え式帰還回路とを有する請求項1または請求項2に記載のチューナ。
  4. 前記第2利得調整部が、前記高周波信号を増幅する増幅器と、前記高周波信号を減衰する減衰器であって前記AGC制御電圧から独立した信号に応じて減衰量が段階的に切り替わる切り換え式固定減衰器とを有する請求項1または請求項2に記載のチューナ。
JP2004020765A 2004-01-29 2004-01-29 チューナ Pending JP2005217685A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004020765A JP2005217685A (ja) 2004-01-29 2004-01-29 チューナ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004020765A JP2005217685A (ja) 2004-01-29 2004-01-29 チューナ

Publications (1)

Publication Number Publication Date
JP2005217685A true JP2005217685A (ja) 2005-08-11

Family

ID=34904600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004020765A Pending JP2005217685A (ja) 2004-01-29 2004-01-29 チューナ

Country Status (1)

Country Link
JP (1) JP2005217685A (ja)

Similar Documents

Publication Publication Date Title
JP4368592B2 (ja) デジタル放送受信用チューナ及びこれを備えた受信装置
KR101287318B1 (ko) 부고조파 믹서를 갖는 직접 변환 수신기
JPH0678227A (ja) 放送信号の受信方法及び装置
EP2016685A2 (en) System and method for generating local oscillator (lo) signals for a quadrature mixer
JP2002076805A (ja) Agc増幅回路及びそれを用いた受信装置
JP4891888B2 (ja) 無線通信回路および無線通信システム
US7515648B2 (en) Transmitter and wireless communication apparatus using same
US20040014450A1 (en) Signal receiving apparatus and gain control method using analog control AGC and step control AGC
US20070049330A1 (en) Wireless transceiver for supporting a plurality of communication or broadcasting services
EP1657919A1 (en) Zero-IF tuner for digital multimedia broadcasting
EP1246360A1 (en) Dual digital television tuner
JPWO2003073628A1 (ja) マイクロ波帯無線送信装置およびマイクロ波帯無線受信装置およびマイクロ波帯無線通信システム
US20070146044A1 (en) Quadrature mixer circuit and RF communication semiconductor integrated circuit
KR100666341B1 (ko) 이중변환 수신기
JP2002016462A (ja) 受信回路及び受信利得制御方法
US7983639B2 (en) RF filter and digital broadcast receiving tuner and RF signal processing device using RF filter
JP2010268296A (ja) 衛星放送受信用コンバータic、衛星放送受信用コンバータ、および衛星放送受信用アンテナ
JP2005217685A (ja) チューナ
KR100774514B1 (ko) 지상파 디지털 방송용 수신기
JP2008103970A (ja) ミキサ及び受信装置
JP5169677B2 (ja) 受信装置
KR20060117102A (ko) 바이패스 회로를 구비한 위성 디지털 멀티미디어 방송용수신기.
Zhang et al. A monolithic CMOS IF integrated circuit for a superheterodyne transceiver
Na et al. A design of 13dBm IIP3 DVB-S. 2 RF receiver with auto calibration technique
JP2000217102A (ja) 衛星放送受信用チュ―ナ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080729