JP2005216887A - 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置 - Google Patents

薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置 Download PDF

Info

Publication number
JP2005216887A
JP2005216887A JP2004017911A JP2004017911A JP2005216887A JP 2005216887 A JP2005216887 A JP 2005216887A JP 2004017911 A JP2004017911 A JP 2004017911A JP 2004017911 A JP2004017911 A JP 2004017911A JP 2005216887 A JP2005216887 A JP 2005216887A
Authority
JP
Japan
Prior art keywords
substrate
thin film
film device
element formation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004017911A
Other languages
English (en)
Inventor
Shinkichi Suganuma
真吉 菅沼
Chiho Kinoshita
智豊 木下
Akihiko Asano
明彦 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004017911A priority Critical patent/JP2005216887A/ja
Publication of JP2005216887A publication Critical patent/JP2005216887A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】溶接により、素子形成基板と支持基板と接合されている状態で素子形成基板に薄膜デバイス層を形成した後、素子形成基板より支持基板を分離することで、既存の装置と既存のプロセスを使用し、かつ薄膜デバイス層を形成した後に大量の薬液を使わずに、基板を薄くした薄膜デバイスを得ることを可能とする。
【解決手段】支持基板11に支えられた素子形成基板12に薄膜デバイス層13を形成する工程を備えた薄膜デバイス10の製造方法であって、支持基板11と素子形成基板12とは一部が溶着接合されていて、素子形成基板12上に薄膜デバイス層13を形成した後に支持基板11から素子形成基板12を分離する。
【選択図】図1

Description

本発明は、基板の薄型化が容易な薄膜デバイスの製造方法、その製造方法で形成される薄膜デバイス、その薄膜デバイスを用いた液晶表示装置およびエレクトロルミネッセンス表示装置に関するものである。
近年、薄膜デバイスは、使用機器の小型化の影響を受けて、薄型化、軽量化、堅牢化に対する要求を受けている。しかしながら、薄膜デバイスは、高温、真空という環境で作製されるために、製造に使われる基板に制限がある。例えば、薄膜トランジスタを用いた液晶表示装置では、1000℃の温度に耐える石英基板、500℃の温度に耐えるガラス基板が使われている。
現在、パッシブマトリックス用のガラス基板では0.4mm〜0.7mmの厚みのものが用いられ、アクティブマトリックス用のガラス基板では、0.5mm〜0.7mm程度の厚みの基板が使用されている。これらの基板の薄型化も検討されているが、基板が薄くなると、大型のガラス基板は自重で極度に撓み、割れやすくなる。そのため、従来の液晶表示素子の製造ラインにおいて、ガラス基板を洗浄後乾燥する際にエアナイフの圧力によって大きく撓み、完全に乾燥させることが難しくなる。また、成膜工程においては、膜の応力によってガラス基板に反りが発生し、ロボットによる搬出が困難となり、ガラス基板に割れが生じる。フォトリソグラフィー工程では、スピン回転によるレジストコート時に、応力緩和のために回転速度を、例えば1200rpmから700rpmまで下げる必要が生じるが、回転速度をこのように下げると所定の膜厚を得ることが難しくなる。
そこで、液晶表示素子の軽量薄型化を進めるため、軽くて変形にも強いプラスチック基板にトランジスタを形成する研究も盛んに行われている。しかしながら、プラスチック基板にトランジスタを形成する方法では、基板の耐熱性が低いために300℃程度の化学的気相成長(CVD)工程を行うことができず、200℃以下のプロセスが求められるため、ゲート絶縁膜が粗悪となり、トランジスタ特性にヒステリシスが発生するなど、動作が不安定になるという信頼性の問題が生じている。また、プラスチック基板にトランジスタを形成する方法には、トランジスタの動作特性を向上させるための水素化アニールを行うことができないというプロセス課題がある。この他、基板が透湿性を持つため、水分が基板を通過し、薄膜デバイスや液晶、有機エレクトロルミネッセンス素子(以下、有機EL素子という)などに悪影響を与え、信頼性上問題となる。
そこで、耐熱温度の高い製造基板上に形成した薄膜デバイスを実使用基板に転写する技術が開示されている。転写する方法としては、剥離層を設けてデバイス作製後に剥離層から剥離する方法(例えば、特許文献1参照。)や、エッチングによりガラス基板を除去してしまう方法(例えば、特許文献2参照。)などが検討されている。しかしながら、特開平10−125930号公報に開示された技術では、大面積を均一に剥離することが難しく、また特開2003−68995号公報に開示された技術では、基板をエッチングで除去するため大量の薬液が必要となり、コスト的、環境的な課題がある。
それらを解決する手段として、2枚のガラスを貼り合わせ1枚の基板とし、薄膜デバイスを製造後、2枚のガラスを分離し基板の薄型化を可能とする技術(例えば、特許文献3参照。)が提案されている。
特開平10−125930号公報 特開2003−68995号公報 特開2002−72176号公報
特開2002−72176号公報に開示された技術では、2枚のガラスを部分接合するのに紫外線接着剤を使用している。そのため、基板としての耐熱性が低くなる、部分接合したガラス基板の厚さにばらつきが生じるなどの問題がある。またガラス基板の厚さにバラツキが大きくなると、リソグラフィー技術を使用する際に、光の焦点が基板内で合わなくなるため問題となる。
本発明の薄膜デバイスの製造方法は、支持基板に支えられた素子形成基板に薄膜デバイス層を形成する工程を備えた薄膜デバイスの製造方法であって、前記支持基板と前記素子形成基板とは一部が溶着接合されていて、前記薄膜デバイス層を形成した後に前記支持基板と前記素子形成基板とを分離することを特徴とする薄膜デバイスの製造方法。
ことを最も主要な特徴とする。
本発明の薄膜デバイスは、素子形成基板に薄膜デバイス層を形成してなる薄膜デバイスであって、前記素子形成基板は、前記支持基板と前記素子形成基板とは一部が溶着接合されている状態で、前記素子形成基板に前記薄膜デバイス層を形成した後、前記素子形成基板を分離してなることを最も主要な特徴とする。
本発明の液晶表示装置は、素子形成基板に液晶を駆動する薄膜デバイス層が形成された薄膜デバイスと、前記薄膜デバイスの薄膜デバイス層側に間隔を置いて対向させた対向基板と、前記薄膜デバイスと前記対向基板との間に封止された液晶層とを備えた液晶表示装置において、前記薄膜デバイスは、前記支持基板と前記素子形成基板とは一部が溶着接合されている状態で、前記素子形成基板における前記支持基板とは反対側の面に薄膜デバイス層を形成した後、前記素子形成基板を分離してなることを最も主要な特徴とする。
本発明のエレクトロルミネッセンス表示装置は、素子形成基板にエレクトロルミネッセンス発光を行う薄膜デバイス層が形成された薄膜デバイスを用いて形成されたエレクトロルミネッセンス表示装置において、前記薄膜デバイスは、前記支持基板と前記素子形成基板とは一部が溶着接合されている状態で、前記素子形成基板における前記支持基板とは反対側の面に薄膜デバイス層を形成した後、前記素子形成基板を分離してなることを最も主要な特徴とする。
本発明の薄膜デバイスの製造方法は、支持基板と素子形成基板とは、支持基板と素子形成基板とは一部が溶着接合されていて、薄膜デバイス層を形成した後に支持基板と素子形成基板とを分離するため、予め、素子形成基板を薄く形成しておくことができるので、薄い基板上に薄膜デバイス層を形成した薄膜デバイスを製造できるという利点がある。また、薄膜デバイスを形成する際には、既存の装置と既存のプロセスを使用することができ、なおかつ、大量の薬液を使わずに薄膜デバイス層を形成した後に基板を薄くすることができる。
本発明の薄膜デバイスは、支持基板と前記素子形成基板とは一部が溶着接合されている状態で、素子形成基板に薄膜デバイス層を形成した後、素子形成基板より支持基板が分離されてなるため、予め、素子形成基板を薄く形成しておくことができるので、薄い基板上に薄膜デバイス層を形成した薄膜デバイスとなるという利点がある。
本発明の液晶表示装置は、本発明の薄膜デバイスを用いたため、上記説明した薄膜デバイスと同様の作用効果を得ることができるという利点がある。
本発明のエレクトロルミネッセンス表示装置は、本発明の薄膜デバイスを用いたため、上記説明した薄膜デバイスと同様の作用効果を得ることができるという利点がある。
既存の装置と既存のプロセスを使用し、かつ薄膜デバイス層を形成した後に大量の薬液を使わずに基板を薄くした薄膜デバイスを得るという目的を、支持基板と素子形成基板とは一部が溶着接合されている状態で、薄膜デバイス層を形成した後に支持基板と素子形成基板とを分離することで薄膜デバイスを得ることを実現した。
本発明の薄膜デバイスの製造方法および薄膜デバイスは以下の原理を利用している。すなわち、2枚の基板として、支持基板と素子形成基板とを用意し、それぞれの基板同士を接合するのに溶接を用いる。通常、ガラスに熱を加えると溶融するがガラス同士を密接させ熱を加えるとガラスの溶接現象が起こる。本発明では、基板に例えばガラス基板を用い、この現象を利用することによって、2枚の基板同士を貼り合わせ接合する。薄膜デバイス層を形成した後の分離工程の際、薄膜デバイス層の形成領域が溶接されないように不使用領域を接合することが望ましい。また、2枚の基板は、同じものを使用することが望ましい。これは、異種の基板材料を使用すると、過熱時に膨張係数差により剥離する恐れがあるためである。
ここで、本発明の薄膜デバイスの製造方法および薄膜デバイスの実施の形態を、図1の概略構成図によって説明する。
図1(1)に示すように、支持基板11と薄い素子形成基板12とを用意し、レーザ−溶接技術もしくはランプ加熱溶接技術によって、予め、支持基板11と素子形成基板12とをパネル形成領域を除く領域の一部を用いて溶接しておく。その結果、例えばレーザー光が照射されて支持基板11と素子形成基板12とが溶着された溶着接合部15によって、支持基板11と素子形成基板12とが接合される。その詳細については、後述の実施例で説明する。そして、図1(2)に示すように、素子形成基板11に薄膜デバイス層13を形成する。その際、上記溶着接合部15上にかからないように形成することが好ましい。その後、図1(3)に示すように、素子形成基板12より支持基板11を分離することにより、薄い素子形成基板12に薄膜デバイス層13が形成された薄膜デバイス(アクティブ基板)10が完成する。上記分離の際には、支持基板11側に溶着接合部15が残るようになる。
上記薄膜デバイス層13を形成した後に、貼り合わされている基板同士を分離する際には、薄膜デバイス層13が形成された素子形成基板12の支持基板11と接合されていない領域を切り離すことが一番簡単なため、基板同士を全面貼り合わせるのではなく、部分的に接合することが必要となっている。
また、上記支持基板11と薄い素子形成基板12とを貼り合わせた基板に、スピンコーター等による強い外力がかかる場合であっても、基板同士の溶着による接合であるため、基板同士が剥がれることはない。また紫外線効果型接着剤のような接着剤による接合でもないため、薄膜デバイス層13を形成する際に、高温処理を行うことが可能となる。
また、上記支持基板11と上記素子形成基板12とは、同一材質のものを使用することが望ましい。これは、異種の材料(例えばガラス)を使用すると、加熱熱時に膨張係数差により剥離する恐れがあるためである。
以上の手段を用いることによって、耐熱性やガラス厚のばらつきの問題はなくなり、既存の装置で既存のプロセスにより薄膜デバイス層を形成でき、薄膜デバイス層を形成した後の基板を容易に薄くすることが可能となる。
本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を、図2〜図15の製造工程図によって説明する。
図2に示すように、支持基板101を用意する。この支持基板101には、一例として、厚さ0.67mmのガラス基板を用いる。また、素子形成基板を用意する。この素子形成基板102には、一例として、厚さ0。03mmのガラス基板を用いる。これらの支持基板101と素子形成基板102とを重ね合わせる。
次に、図3に示すように、重ね合わせた上記支持基板101と素子形成基板102とをステージ401上に載置するとともにステージ401に設けられたもので基板をステージ401表面に吸着させる吸引口402を負圧力にすることで、ステージ401上に支持基板101を真空吸着で固定する。その後、ステージ401を移動させながら、図4に示すように、素子形成基板102の不使用領域102Nの一部に、レーザー光(図示せず)を照射して、例えば複数のパネル領域104を一括して囲むように連続的に、上記支持基板101〔前記図2参照〕と素子形成基板102とを溶接する。もしくは、断続的に溶接してもよく、または個々のパネル領域を囲むように連続的もしくは断続的に溶接してもよい。図面においてレーザー光照射領域151を太い実線で示す。上記レーザー光には、例えば波長が9.4μm、周波数81MHzをパルス出力する炭酸ガスレーザー装置を使用した。この炭酸ガスレーザー装置は、平均出力は最大で225Wであり、上記溶接加工では、パルス周期とパルス幅を制御することにより最適な条件を見出すことができる。例えば、上記溶接時のレーザー加工条件としては、一例として、パルス周期を200μs、パルス幅を4μsに設定した。上記レーザー溶接に用いるレーザー溶接装置は、炭酸ガスレーザー加工装置に限定されず、ガラス基板同士の溶接が可能なものであればよい。
その結果、図5に示すように、支持基板101と素子形成基板102とがレーザー光(図示せず)が照射された溶着部103で接合され、貼り合わされた支持基板101と素子形成基板102との合計の厚さが0.7mmの厚さの接合基板が完成した。
次に、上記接合基板の素子形成基板102上に薄膜デバイス層を形成する方法を、図6によって説明する。
図6に示すように、上記素子形成基板102上に、一般的な低温ポリシリコン技術、例えば「2003 FPDテクノロジー大全」(電子ジャーナル2003年3月25日発行、p.166−183およびp.198−201)、「'99最新液晶プロセス技術」(プレスジャーナル1998年発行、p.53−59)、「フラットパネル・ディスプレイ1999」(日経BP社、1998年発行、p.132−139)等に記載されているような低温ポリシリコンボトムゲート型薄膜トランジスタ(以下薄膜トランジスタをTFTと記す)プロセスでTFTを含む薄膜デバイス層を形成した。薄膜デバイス層の形成方法の一例を以下に説明する。
まず、素子形成基板102上にゲート電極105を形成するための導電膜を形成した。この導電膜には例えば厚さが100nmのモリブデン(Mo)膜を用いた。モリブデン膜の形成方法としては例えばスパッタリング法を用いた。そして上記導電膜をゲート電極105に形成した。このゲート電極105は、一般的なフォトリソグラフィー技術およびエッチング技術によりパターニングして形成した。上記スパッタリング時に基板104が真空下に置かれるが、上記支持基板101と素子形成基板102とが溶接されている(溶着部の図示は省略した。)ため、上記支持基板101と素子形成基板102とが剥離することはなかった。またフォトリソグラフィー技術を使用する際にレジストを回転塗布法により塗布したが、上記支持基板101と素子形成基板102とが剥離することはなかった。
次いで、ゲート電極105上を被覆するようにゲート絶縁膜106を形成した。ゲート絶縁膜106は、例えばプラズマCVD法によって、酸化珪素(SiO2)層、または酸化珪素(SiO2)層と窒化珪素(SiNx)層との積層体で形成した。さらに連続的に非晶質シリコン層(厚さ30nm〜100nm)を形成した。
この非晶質シリコン層に波長308nmのXeClエキシマレーザパルスを照射し熔融再結晶化し結晶シリコン層(ポリシリコン層)を作製した。このポリシリコン層を用いて、チャネル形成領域となるポリシリコン層107を形成し、その両側にn-型ドープ領域からなるポリシリコン層108、n+型ドープ領域からなるポリシリコン層109を形成した。このように、アクティブ領域は高いオン電流と低いオフ電流を両立するためのLDD(Lightly Doped Drain)構造とした。またポリシリコン層107上にはn-型のリンイオン打込み時にチャネルを保護するためのストッパー層110を形成した。このストッパー層110は、例えば酸化珪素(SiO2)層で形成した。
さらに、プラズマCVD法によって、酸化珪素(SiO2)層、または酸化珪素(SiO2)層と窒化珪素(SiNx)層との積層体からなるパッシベーション膜111を形成した。このパッシベーション膜111上に、各ポリシリコン層109に接続するソース電極112およびドレイン電極113を形成した。各ソース電極112およびドレイン電極113は例えばアルミニウム、アルミニウム合金、高融点金属等の導電性材料で形成した。
各ソース電極112およびドレイン電極113形成した後、カラーフィルター114を形成した。カラーフィルター114は、カラーレジストを全面に塗布した後、リソグラフィー技術でパターニングを行って形成した。カラーフィルター114には、ソース電極112と後に形成する液晶駆動用電極が接続されるようにコンタクトホール114Cを形成した。このカラーフィルターの形成工程を3回行って、RGBの3色(赤、緑、青)を形成した。次に、平坦化を行うために保護膜115を形成した。保護膜115は例えばポリメチルメタクリル酸樹脂系の樹脂により形成した。また保護膜115には、ソース電極112と液晶駆動用電極とが接続されるようにコンタクトホール115Cを形成した。その後、ソース電極112に接続する画素電極116を形成した。この画素電極116は、例えば、透明電極で形成される。透明電極としては、例えばインジウムスズオキサイド(ITO)により形成され、その形成方法としてはスパッタリング法が用いられる。
以上の工程により、支持基板101に支持された素子形成基板102上に薄膜デバイス層118が形成された薄膜デバイス100(以下、アクティブ基板という)を作製することができた。また、今回は、ボトムゲート型ポリシリコンTFTを作製したが、トップゲート型ポリシリコンTFTやアモルファスTFTでも同じように実施できる。
次に、対向基板の製造例を、図7の概略構成断面図によって説明する。
図7に示すように、対向基板として、支持基板121と電極形成基板122を貼り合わせたものを使用した。そして上記電極形成基板122に共通電極123を形成した。この共通電極123は、一例として、スパッタ法によってインジウムスズオキサイド(ITO)を堆積して形成した。なお、上記支持基板121と電極形成基板122との貼り合わせは、前記支持基板121と前記電極形成基板122との溶着接合と同様に、例えばレーザー光照射により形成することができる。このようにして、支持基板121に電極形成基板122が支持された対抗基板120を形成することができた。その後、電極形成基板122を所望の大きさに切断する。切断方法は、例えば次に説明する支持基板101から素子形成基板102を切り離すレーザー切断加工技術を採用することができる。
次に、支持基板101から素子形成基板102を切り離す工程について説明する。この切り離し技術には、既存のレーザー光を照射して切断するレーザー切断加工技術を用いることができる。図8に示すように、破線で示す切断領域(レーザー光照射領域)161は、素子形成基板102の不使用領域102Nにおいて、溶着接合部103の内側でかつ複数のパネル領域104を囲むようにレーザー光を連続的に照射する。もしくは個々のパネル領域104を囲むように連続的に照射してもよい。上記レーザー光には、例えば波長が9.4μm、周波数81MHzをパルス出力する炭酸ガスレーザー装置を使用した。この炭酸ガスレーザー装置は、平均出力は最大で225Wであり、上記切断加工では、パルス周期とパルス幅を制御することにより最適な条件を見出すことができる。例えば、上記切断時のレーザー加工条件としては、パルス周期を10μs、パルス幅を2μsに設定した。上記レーザー切断に用いるレーザー溶接装置は、炭酸ガスレーザー加工装置に限定されず、ガラス基板の切断が可能なものであればよい。
この結果、図9に示すように、レーザー照射した領域に切断領域162が形成される。その結果、素子形成基板102と支持基板101とを切り離すことができる。以上の工程により、薄膜デバイス層(図示せず)の形成された素子形成基板102が支持基板101から分離される。なお、素子形成基板102を支持基板101から分離する際に、部分的に切断面において支持基板101と素子形成基板102とが溶着を起こすことがあるが、その場合には機械的に溶着部分を剥がしとることにより素子形成基板102を支持基板101から分離できる。なお、上述したように、この分離方法は、対向基板120における支持基板121から電極形成基板122を分離する方法にも同様にして適用することができる。
次に、図10に示すように、支持フィルム126に接着剤127を塗布し、素子形成基板102と支持フィルム126を重ね合わせる。上記支持フィルム126には、例えばプラスチックフィルムを用い、プラスチックフィルムとしては例えばポリカーボネートフィルムを用いる。また上記接着剤127には、例えば紫外線硬化接着剤を用いる。そして接着剤中の気泡をなくすために減圧脱泡し、続いて紫外線を照射し接着剤127を硬化させ支持フィルム126と素子形成基板102とが接着したアクティブ基板100が完成した。
また、図11に示すように、上記アクティブ基板100と同様に、対向基板120についても、支持フィルム128に接着剤129を塗布し、電極形成基板122と支持フィルム128を重ね合わせる。上記支持フィルム126には、例えばプラスチックフィルムを用い、プラスチックフィルムとしては例えばポリカーボネートフィルムを用いる。また上記接着剤129には、例えば紫外線硬化接着剤を用いる。そして接着剤中の気泡をなくすために減圧脱泡し、続いて紫外線を照射し接着剤129を硬化させ支持フィルム128と電極形成基板122とが接着した対向基板120が完成した。
次に、図示はしないが、上記対向基板120とアクティブ基板100とに配向膜(例えばポリイミド膜)を塗布し、ラビング処理を行う配向処理を行った。
次に、図12に示すように、アクティブ基板100にはシール剤(図示せず)を塗布し、対向基板120には多数のスペーサー131を散布した。
その後、真空中でアクティブ基板100に液晶130を滴下し、対向基板120と重ね合わせた。続いて、上記アクティブ基板100と対向基板120とを加圧しながら紫外線を照射してシール剤を硬化させて、上記液晶130をアクティブ基板100と対向基板120とで挟持した液晶基板140を形成した。
次に、図示はしないが、前記図3によって説明したのと同様にして、上記液晶基板140をステージ401上に載置するとともに、ステージ401に設けられた吸引口402を負圧力にすることで、ステージ401上に上記液晶基板140を真空吸着で固定する。
次に、図13に示すように、パネル領域104が確保されるように、上記液晶基板140を例えば図面の破線で示す切断線にそって切断した。切断方法は、レーザー切断加工法を用いた。
次に、図14に示すように、アクティブ基板100および対向基板120の各外側に偏光板等の光学フィルム125を貼り付け、液晶表示装置1を完成させた。
本実施例で作製した液晶デバイスでは、剛性のある支持基板101に接合した素子形成基板102上に薄膜を形成するため、既存の装置と既存のプロセスを使用することができ、なおかつフッ酸を使用せずに、ガラスを薄くすることが可能である。
上記薄膜デバイスの製造方法は、支持基板101と素子形成基板102とは、不使用領域において一部分が溶着接合されており、薄膜デバイス層118を形成した後に支持基板101と素子形成基板102とが分離されるため、予め、素子形成基板102を薄く形成しておくことができるので、薄い基板上に薄膜デバイス層118を形成した薄膜デバイス100を製造できるという利点がある。また、薄膜デバイス100を形成する際には、既存の装置と既存のプロセスを使用することができ、なおかつ、大量の薬液を使わずに薄膜デバイス層118を形成した後に基板を薄くすることができる。
次に、本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第2実施例を、図15〜図18の製造工程図によって説明する。この第2実施例は、前記第1実施例において、支持基板と素子形成基板の接合方法が異なるのみで、その他の工程は、上記第1実施例と同様である。したがって、ここでは、支持基板と素子形成基板との接合方法のみを説明する。
図15に示すように、支持基板201を用意する。この支持基板201には、一例として、厚さ0.67mmのガラス基板を用いる。また、素子形成基板を用意する。この素子形成基板202には、一例として、厚さ0。03mmのガラス基板を用いる。これらの支持基板201と素子形成基板202とを重ね合わせる。
次に、図16に示すように、素子形成基板202上にランプアニール防止用の保護マスク241を載せる。そして素子形成基板202の不使用領域202Nの少なくとも一部が露出するように上記保護マスク241からはみ出した領域が素子形成基板202と支持基板201との接合領域となる。例えば、第1実施例と同様に、線状に溶着接合部を形成してもよい。
次に、図17に示すように、次に素子形成基板202を重ね合わせた支持基板201をアニール装置のステージ(図示せず)に設置する。光源251から射出される直接光、もしくは光源251の背面側に反射板252を設置した場合には反射板252により反射される反射光も含めて集光レンズ253により集光して、上記ステージを動かしながら重ね合わせた支持基板201と素子形成基板202の不使用領域の一部に光照射する。この結果、図18に示すように、支持基板201と素子形成基板202の光照射された領域が溶融し、溶接領域203が形成される。その際、素子形成基板202上に保護マスク241〔前記図17参照〕が設置されているので、パネル領域にまで溶融領域203は及ばない。
上記光源253には、キセノンアークランプを用いた。また、キセノンアークランプの加熱に入る前に予熱工程、後に冷却工程を入れることにより急激な温度変化が無くなり、ガラス基板からなる支持基板201および素子形成基板202の割れや変形を抑えることができた。
このように、支持基板202と素子形成基板202との間に溶着部203を形成することで支持基板201と素子形成基板202とを溶着した後の工程は、前記第1実施例で説明した素子形成基板上に薄膜デバイス層を形成する工程以降と同様な工程を行えばよい。
次に、本発明の薄膜デバイスの製造方法および薄膜デバイスおよびエレクトロルミネッセンス表示装置に係る一実施例を、図19の製造工程図によって説明する。この実施例は、支持基板と素子形成基板との接合方法は、前記第1、第2実施例の製造方法を用いることができる。したがって、ここでは、エレクトロルミネッセンス表示装置に用いる薄膜デバイス層の形成方法のみを説明する。
上記第1実施例もしくは第2実施例で説明した支持基板と素子形成基板との接合方法を用いて、支持基板301と素子形成基板302とを不使用領域において溶着によって接合した。ここでは、レーザー溶接技術により上記溶着を達成した。
次に、図19に示すように、上記素子形成基板302上に、一般的な低温ポリシリコン技術、例えば「2003 FPDテクノロジー大全」(電子ジャーナル2003年3月25日発行、p.166−183およびp.198−201)、「'99最新液晶プロセス技術」(プレスジャーナル1998年発行、p.53−59)、「フラットパネル・ディスプレイ1999」(日経BP社、1998年発行、p.132−139)等に記載されているような低温ポリシリコンボトムゲート型薄膜トランジスタ(以下薄膜トランジスタをTFTと記す)プロセスでTFTを含む薄膜デバイス層を形成した。薄膜デバイス層の形成方法の一例を以下に説明する。
まず、素子形成基板302上にゲート電極305を形成するための導電膜を形成した。この導電膜には例えば厚さが100nmのモリブデン(Mo)膜を用いた。モリブデン膜の形成方法としては例えばスパッタリング法を用いた。そして上記導電膜をゲート電極205に形成した。このゲート電極305は、一般的なフォトリソグラフィー技術およびエッチング技術によりパターニングして形成した。次いで、ゲート電極305上を被覆するようにゲート絶縁膜306を形成した。ゲート絶縁膜306は、例えばプラズマCVD法によって、酸化珪素(SiO2)層、または酸化珪素(SiO2)層と窒化珪素(SiNx)層との積層体で形成した。さらに連続的に非晶質シリコン層(厚さ30nm〜100nm)を形成した。
この非晶質シリコン層に波長308nmのXeClエキシマレーザパルスを照射し熔融再結晶化し結晶シリコン層(ポリシリコン層)を作製した。このポリシリコン層を用いて、チャネル形成領域となるポリシリコン層307を形成し、その両側にn-型ドープ領域からなるポリシリコン層308、n+型ドープ領域からなるポリシリコン層309を形成した。このように、アクティブ領域は高いオン電流と低いオフ電流を両立するためのLDD(Lightly Doped Drain)構造とした。またポリシリコン層307上にはn-型のリンイオン打込み時にチャネルを保護するためのストッパー層310を形成した。このストッパー層310は、例えば酸化珪素(SiO2)層で形成した。
さらに、プラズマCVD法によって、酸化珪素(SiO2)層、または酸化珪素(SiO2)層と窒化珪素(SiNx)層との積層体からなるパッシベーション膜211を形成した。このパッシベーション膜311上に、各ポリシリコン層309に接続するソース電極312およびドレイン電極313を形成した。各ソース電極312およびドレイン電極313は例えばアルミニウム、アルミニウム合金、高融点金属等の導電性材料で形成した。
このようにして、低温ポリシリコンボトムゲート型薄膜トランジスタ(TFT)プロセスで薄膜トランジスタ(TFT)を形成した。
次に、例えばスピンコート法によって、ソース電極312、ドレイン電極313等を覆うように、パッシベーション膜311上に保護絶縁層314を例えばメタクリル酸メチル樹脂系樹脂で形成した後、一般的なフォトリソグラフィー技術およびエッチング技術により、ソース電極312と後に形成する有機EL素子のアノード電極とを接続できるように、その部分の保護絶縁層314を取り除いた。
次に、保護絶縁層314上に、有機EL素子を形成した。有機EL素子は、アノード電極315と有機層とカソード電極318とで構成されている。アノード電極315は、例えばスパッタリング法でクロム(Cr)を堆積して形成し、各TFTのソース電極312に接続され、個別に電流を流せるようになっている。
有機層は、有機正孔輸送層316と有機発光層317を積層させた構造とした。有機正孔輸送層316としては、例えば銅フタロシアニンを蒸着により30nmの厚さに形成した。有機発光層317は、緑色として、Alq3[tris(8-quinolinolato)aluminium(III)]を50nmの厚さに、青色として、バソクプロイン(Bathocuproine:2,9-dimethyl-4,7-diphenyl-1,10phenanthroline)を14nmの厚さに、赤色としてBSB−BCN[2,5-bis{4-(N-methoxyphenyl-N-phenylamino)styryl}benzene-1,4-dicarbonitrile]を30nmの厚さにそれぞれ蒸着した。
カソード電極318としては、酸化インジウム錫(In2 3 +SnO2 :ITO)を使用した。
今回は、有機EL素子として、上記構造を用いたが、電極に、電子輸送層、正孔輸送層、電子注入層、正孔注入層、電子阻止層、正孔阻止層、発光層を組み合わせた公知の構造を用いてもよい。
さらに、カソード電極318を覆う形で、パッシベーション膜319を形成した。今回、パッシベーション膜319は、スパッタリング法により窒化シリコン(SiNx)膜を例えば200nmの厚さに形成した。このパッシベーション膜319は、その他、CVD法、蒸着法などで形成してもよい。
以上の工程により、支持基板301に支持された素子形成基板302上に薄膜デバイス層320が形成された薄膜デバイス300(以下、アクティブ基板という)を作製することができた。また、今回は、ボトムゲート型ポリシリコンTFTを作製したが、トップゲート型ポリシリコンTFTやアモルファスTFTでも同じように実施できる。
次に、薄膜デバイス層320に保護フィルム(図示せず)を貼り付けた。この保護フィルムには例えば0.1mmの厚さのポリカーボネートフィルムを用い、接着剤を用いて貼り付けた。
次に、図示はしないが、アクティブ基板300を支持する支持基板301をパネルの大きさ、すなわちパネル形成領域が確保される大きさに切断した。切断には、レーザ切断加工装置を用いた。この結果、素子形成基板302上に薄膜デバイス層320を形成したアクティブ基板(薄膜デバイス)300が得られる。
上記実施例で作製したエレクトロルミネッセンス表示装置では、剛性のある支持基板301に接合された素子形成基板302上に薄膜デバイス層320を形成するため、既存の装置と既存のプロセスを使用することができ、なおかつフッ酸によるガラスエッチングを使用せずに、ガラスからなる基板を薄くすることが可能である。
上記薄膜デバイスの製造方法は、支持基板301と素子形成基板302とは、溶着により接合されており、薄膜デバイス層320を形成した後に支持基板301と素子形成基板302とが分離されるため、予め、素子形成基板302を薄く形成しておくことができるので、薄い基板上に薄膜デバイス層320を形成した薄膜デバイス300を製造できるという利点がある。また、薄膜デバイス300を形成する際には、既存の装置と既存のプロセスを使用することができ、なおかつ、大量の薬液を使わずに薄膜デバイス層320を形成した後に基板を薄くすることができる。
上記支持基板と上記素子形成基板との接合はレーザー溶接、ランプ光照射による溶接の他に、例えばバーナーによる加熱による溶接技術を採用することもできる。すなわち、支持基板と素子形成基板とを不使用領域の一部において溶接できる手段であればよい。
本発明の薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置は、薄いガラス基板を使用した液晶表示装置、有機エレクトロルミネッセンス表示装置等の表示装置に適用するのに好適である。
本発明の薄膜デバイスの製造方法および薄膜デバイスの実施の形態を示す概略構成図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第1実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第2実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第2実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第2実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る第2実施例を示す製造工程図である。 本発明の薄膜デバイスの製造方法および薄膜デバイスおよびエレクトロルミネッセンス表示装置に係る一実施例を示す製造工程図である。
符号の説明
10…薄膜デバイス、11…支持基板、12…素子形成基板、13…薄膜デバイス層、15…溶着接合部

Claims (8)

  1. 支持基板に支えられた素子形成基板に薄膜デバイス層を形成する工程を備えた薄膜デバイスの製造方法であって、
    前記支持基板と前記素子形成基板とは一部が溶着接合されていて、
    前記薄膜デバイス層を形成した後に前記支持基板と前記素子形成基板とを分離する
    ことを特徴とする薄膜デバイスの製造方法。
  2. 前記支持基板と前記素子形成基板とは不使用領域において部分的に接合されていて、
    前記薄膜デバイス層を形成した後に分離する際、前記素子形成基板の非接合領域を切り離すことにより前記素子形成基板が前記支持基板から分離される
    ことを特徴とする請求項1項記載の薄膜デバイスの製造方法。
  3. 前記支持基板と前記素子形成基板との溶着接合は、
    前記支持基板と素子形成基板との一部を加熱して溶接する
    ことを特徴とする請求項1項記載の薄膜デバイスの製造方法。
  4. 前記支持基板と前記素子形成基板との溶着接合は、
    レーザー照射による溶接である
    ことを特徴とする請求項1項記載の薄膜デバイスの製造方法。
  5. 前記支持基板と前記素子形成基板との溶着接合は、
    ランプ光照射による溶接である
    ことを特徴とする請求項1項記載の薄膜デバイスの製造方法。
  6. 素子形成基板に薄膜デバイス層を形成してなる薄膜デバイスであって、
    前記素子形成基板は、前記支持基板と前記素子形成基板とは一部が溶着接合されている状態で、前記素子形成基板に前記薄膜デバイス層を形成した後、前記素子形成基板を分離してなる
    ことを特徴とする薄膜デバイス。
  7. 素子形成基板に液晶を駆動する薄膜デバイス層が形成された薄膜デバイスと、
    前記薄膜デバイスの薄膜デバイス層側に間隔を置いて対向させた対向基板と、
    前記薄膜デバイスと前記対向基板との間に封止された液晶層と
    を備えた液晶表示装置において、
    前記薄膜デバイスは、
    前記支持基板と前記素子形成基板とは一部が溶着接合されている状態で、前記素子形成基板における前記支持基板とは反対側の面に薄膜デバイス層を形成した後、前記素子形成基板を分離してなる
    ことを特徴とする液晶表示装置。
  8. 素子形成基板にエレクトロルミネッセンス発光を行う薄膜デバイス層が形成された薄膜デバイスを用いて形成されたエレクトロルミネッセンス表示装置において、
    前記薄膜デバイスは、
    前記支持基板と前記素子形成基板とは一部が溶着接合されている状態で、前記素子形成基板における前記支持基板とは反対側の面に薄膜デバイス層を形成した後、前記素子形成基板を分離してなる
    ことを特徴とするエレクトロルミネッセンス表示装置。
JP2004017911A 2004-01-27 2004-01-27 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置 Abandoned JP2005216887A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004017911A JP2005216887A (ja) 2004-01-27 2004-01-27 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004017911A JP2005216887A (ja) 2004-01-27 2004-01-27 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置

Publications (1)

Publication Number Publication Date
JP2005216887A true JP2005216887A (ja) 2005-08-11

Family

ID=34902572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004017911A Abandoned JP2005216887A (ja) 2004-01-27 2004-01-27 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置

Country Status (1)

Country Link
JP (1) JP2005216887A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251080A (ja) * 2006-03-20 2007-09-27 Fujifilm Corp プラスチック基板の固定方法、回路基板およびその製造方法
JP2007268597A (ja) * 2006-03-31 2007-10-18 Pioneer Electronic Corp 積層体の切断方法
JP2014207270A (ja) * 2013-04-11 2014-10-30 株式会社ディスコ 加工方法
JP2015097221A (ja) * 2013-11-15 2015-05-21 株式会社ディスコ 加工方法
JP2016163043A (ja) * 2015-02-27 2016-09-05 株式会社ディスコ ウェハ分割方法
US9500890B2 (en) 2013-11-15 2016-11-22 Samsung Display Co., Ltd. Method of manufacturing device substrate and display device manufactured using the same
JPWO2016046997A1 (ja) * 2014-09-26 2017-04-27 住友ベークライト株式会社 素子積層フィルムの製造方法
JP2017201405A (ja) * 2014-02-28 2017-11-09 新日鉄住金化学株式会社 表示装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251080A (ja) * 2006-03-20 2007-09-27 Fujifilm Corp プラスチック基板の固定方法、回路基板およびその製造方法
JP2007268597A (ja) * 2006-03-31 2007-10-18 Pioneer Electronic Corp 積層体の切断方法
JP2014207270A (ja) * 2013-04-11 2014-10-30 株式会社ディスコ 加工方法
JP2015097221A (ja) * 2013-11-15 2015-05-21 株式会社ディスコ 加工方法
US9500890B2 (en) 2013-11-15 2016-11-22 Samsung Display Co., Ltd. Method of manufacturing device substrate and display device manufactured using the same
JP2017201405A (ja) * 2014-02-28 2017-11-09 新日鉄住金化学株式会社 表示装置の製造方法
JPWO2016046997A1 (ja) * 2014-09-26 2017-04-27 住友ベークライト株式会社 素子積層フィルムの製造方法
JP2016163043A (ja) * 2015-02-27 2016-09-05 株式会社ディスコ ウェハ分割方法

Similar Documents

Publication Publication Date Title
JP6173019B2 (ja) 発光装置
JP4894987B2 (ja) 表示用パネルの製造方法
US6821803B2 (en) Method of manufacturing an electroluminescence display device
JP5137142B2 (ja) 平板表示装置の製造方法
US7611745B2 (en) Laser repairing method of electroluminescent display device
TWI472395B (zh) 雷射輻射設備及使用其來製造顯示裝置之方法
US20100279578A1 (en) Organic EL display device and manufacturing method thereof
US20050174039A1 (en) Display panel and method for manufacturing display panel
TW201521196A (zh) 顯示裝置之製造方法及系統
JP2014186169A (ja) 表示装置の製造方法及び表示装置
JP2003109773A (ja) 発光装置、半導体装置およびそれらの作製方法
US20050174042A1 (en) Display panel and method for manufacturing display panel
JP2004272224A (ja) 液晶表示装置およびその製造方法
JP2010080339A (ja) 表示装置
US11469396B2 (en) Display apparatus
WO2002103663A1 (en) Tie-ring type display device, and method of manufacturing the display device
JP2009205941A (ja) 表示装置の製造方法、表示装置、照明装置の製造方法および照明装置
JP4731902B2 (ja) 自発光パネルの製造方法
JP2001282123A (ja) 表示装置およびその製造方法
JP2003323132A (ja) 薄膜デバイスの製造方法および半導体装置
JP2005216887A (ja) 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置
JP2005209756A (ja) 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置
JP2005243413A (ja) 表示装置の製造方法
JP2005017567A (ja) 液晶表示装置と液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置とエレクトロルミネッセンス表示装置の製造方法
JP2004252297A (ja) Tft液晶ディスプレイパネルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20091009