JP2005210137A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005210137A
JP2005210137A JP2005043978A JP2005043978A JP2005210137A JP 2005210137 A JP2005210137 A JP 2005210137A JP 2005043978 A JP2005043978 A JP 2005043978A JP 2005043978 A JP2005043978 A JP 2005043978A JP 2005210137 A JP2005210137 A JP 2005210137A
Authority
JP
Japan
Prior art keywords
pedestal
electrode
integrated circuit
semiconductor integrated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005043978A
Other languages
English (en)
Inventor
Takuji Osumi
卓史 大角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005043978A priority Critical patent/JP2005210137A/ja
Publication of JP2005210137A publication Critical patent/JP2005210137A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】電極の接続信頼性を高くするとともに、集積回路表面を保護する。
【解決手段】半導体集積回路を有する主面を持つ半導体集積回路基板100と、半導体集積回路基板100の上記主面上に形成されたポリイミド樹脂等の絶縁体からなる台座部104aと、半導体集積回路基板100の上記主面上に形成され、上記半導体集積回路の配線101に接続されるとともに、台座部104aの上面上に延在する延在部分を有する導体105と、半導体集積回路基板100の上記主面に面するとともに、台座部104aの上記上面上の導体105の上記延在部分に接続された接続基板300とを備える。
【選択図】図3

Description

本発明は、半導体装置の製造方法に関するものであり、特に半導体集積回路上の電極構造の形成方法と、接続基板に対する半導体集積回路基板の実装方法に関するものである。
従来、半導体集積回路基板を接続基板に実装する構造としては、テープ・キャリア・パッケージ(Tape Carrier Package)、チップ・オン・ボード(Chip On Board)やチップ・オン・グラス(Chip On Glass)等の構造があった。上記の実装構造においては、通常、半導体集積回路基板と接続基板との間に封止樹脂を充填していた。また上記の実装構造における半導体集積回路基板の電極構造および電極接続構造には、バンプ電極を用いたバンプ接続構造があった。上記のバンプ電極には、主として、金(Au)バンプ電極や鉛(Pb)とスズ(Sn)の合金(以下、Pb−Snと表記する)からなる半田バンプ電極などの金属バンプ電極が用いられていた。
上記従来の金属バンプ電極は、塑性変形を生じやすく、さらにPb−Sn等の合金の場合にはその結晶界面から破壊を生じやすいため、半導体集積回路基板と接続基板との熱膨張係数の差、あるいは封止樹脂とバンプ電極自体との熱膨張係数の差に起因する熱応力により熱疲労を生じやすく、電極破壊を生じることがあった。また、バンプ電極材料の金属を半導体集積回路にメッキする工程や、メッキした金属をエッチングする工程の際に、半導体集積回路のトリミング回路等、表面保護膜に被覆されていない部分に悪影響を与えてしまうことがあった。このように従来の電極構造(バンプ電極)の接続信頼性は満足できるものではなく、また従来の電極形成工程は、半導体集積回路表面を充分に保護することができるものではなかった。
本発明はこのような従来の課題を解決するものであり、電極の接続信頼性の高い半導体装置の製造方法を提供することを目的とするものである。また、電極形成工程以降において半導体集積回路表面を保護することができる半導体装置を提供することを目的とするものである。
上記の目的を達成するために本発明の半導体装置の製造方法は、
半導体基板の主面上に半導体集積回路を形成し、
前記半導体基板の前記主面上に台座を形成し、
前記半導体基板の前記主面上に、前記半導体集積回路に接続され前記台座の表面上へ延在する導電層を形成し、
前記半導体集積回路、前記台座、および前記導電層が形成された前記半導体基板の前記主面が、接続基板に面するように配置し、
前記導電層の前記延在部を前記接続基板に接続し、
前記半導体基板と前記接続基板間の空間に、前記台座と同じ熱膨張率を有する封止材を供給する
ことを特徴とする。
また、本発明の他の半導体装置の製造方法は、
半導体基板の主面上に半導体集積回路を形成し、
前記半導体基板の前記主面上に、前記半導体基板の前記主面に面する第1の面および該第1の面に対向する第2の面を有する絶縁性の台座と、前記半導体集積回路に接続され前記台座の前記第2の面上へ延在する導電層とを形成し、
前記半導体基板を搭載するための接続基板を準備し、
前記半導体集積回路、前記台座、および前記導電層が形成された前記半導体基板の前主面が、前記接続基板に面するように配置し、
前記導電層の前記延在部を前記接続基板に接続し、
前記半導体基板と前記接続基板間の空間に、前記台座と同じ熱膨張率を有する封止材を供給する
ことを特徴とする。
以上説明したように本発明の半導体装置の製造方法によれば、半導体基板上に台座を形成し、この台座上に半導体集積回路に接続する導電層を形成し、この台座上の導電層に接続基板を接続することにより、半導体集積回路の表面を保護することができるとともに、熱応力による台座の塑性変形が生じにくくなり、熱疲労による電極破壊を防止することができるので、電極の接続信頼性を高めることができるという効果がある。さらに、封止材と台座との熱膨張係数を同じにすることにより、電極の熱疲労による破壊を防止することができるので、電極の接続信頼性を高めることができるという効果がある。
第1の実施形態
図1は本発明の第1の実施形態の半導体装置における電極構造を示す図であり、(1)は上面図、(2)は(1)のA−A’間の断面図である。図1において、半導体集積回路基板100上には、配線101と表面保護膜102と配線引出部103とを有する半導体集積回路が形成されている。配線101は、通常、アルミ(Al)、もしくはAlにシリコン(Si)や銅(Cu)が添加された合金からなる。表面保護膜102は、半導体集積回路表面を覆う保護膜であり、通常、シリコン酸化膜(SiO膜)、もしくはシリコン窒化膜(Si膜)、等からなる。配線引き出し部103は、配線101を露出させるために表面保護膜102に形成された開口部である。配線引出部103は、ボンディングパッドのように配線101のパッド形成部(引き回し部よりも幅を広くした部分)に形成しても良いし、またヴィアホールのように配線101の引き回し部に形成しても良い。
上記の半導体集積回路上には、高さの異なる台座部104aおよび104bと、導体105と、開口部106とを有する電極が形成されている。台座部104aおよび104bは、ともに絶縁体からなる。ここでは、絶縁体の材質として、ポリイミド樹脂を用いる。台座部104bの頂面104b−aは、台座部104aの頂面104a−aよりもΔTだけ低くなるように形成されている。台座部104aの上面形状は、図1に示すような四角形に限定されるものではない。
開口部106は、配線101を露出させるために、台座部104aおよび104bとなる絶縁体に設けられたものである。従って、開口部106は、配線引き出し部103を含む領域に形成される。図1では、開口部106が台座部104aを取り囲むように形成されており、台座部104aと104bとが開口部106により分離されている。しかし、開口部106は配線101を露出させるものであれば良く、台座部104aを取り囲む形状に限定されるものではない。また、台座部104aと104bとは、高さの異なるものであれば良く、分離されたものでなくても良い。
導体105は、配線101の表面から台座部104aの頂面104a−aに至るように、配線101の表面を含む開口部106および上記の絶縁体上に形成されている。すなわち導体105は、配線101を台座部104aの頂面104a−aに引き回すものである。図1では、導体105が台座部104a表面を完全に被覆する構造となっているが、台座部104aの側面には、導体105が形成されていない部分があっても良い。導体105は、金属層あるいは合金層からなる単層構造もしくは積層構造を有する。上記の金属材料あるいは合金材料は、接続基板との接続工程を考慮して選択される。導体105としては、例えば、Au層、Cu層、またはPb−Sn層からなる単層構成、あるいはAu層とニッケル(Ni)層の2層構造(以下、Ni/Au層と表記する)、あるいはAu層とチタン(Ti)およびタングステン(W)の合金層の2層構造(以下、Ti−W/Au層と表記する)、等がある。
高いほうの台座部104aと導体105と開口部106は、接続基板に接続するための電極部107を構成する。また、低いほうの台座部104bは、半導体集積回路回路100の表面を保護する表面保護部108を構成する。なお、高いほうの台座部104aを最も高い台座部とし、低いほうの台座部104bを高さの異なる複数の台座部により構成してもよい。すなわち、導体が形成される最も高い台座部を含めて、3種類以上の高さの複数の台座部を形成しても良い。
図2は図1に示した第1の実施形態の半導体装置の電極形成工程を示す断面構造図である。まず図2(1)に示すように、配線101、表面保護膜102、および配線引出部103が形成された半導体集積回路基板100上に、台座部104aおよび104bとなる絶縁層204を形成し、この絶縁層204に配線101を露出させる開口部106を形成する工程を実施する。これにより、台座部104aが形成される。ここでは、絶縁層204として硬化可能な絶縁樹脂を用い、上記の絶縁樹脂を半導体集積回路基板100上に塗布し、この絶縁樹脂に開口部106を形成し、絶縁樹脂を硬化する工程を実施する。上記の硬化可能な絶縁樹脂として、ここではポリイミド樹脂を用いる。すなわち、半導体集積回路基板100であるウエハーにスピンコート法によりポリイミド樹脂を塗布し、開口部106を形成してから、上記のウエハーに350[℃]程度のベイク処理を施すことによりポリイミド樹脂を硬化させる。
次に図2(2)および(3)に示すように、開口部106を形成した絶縁層204上に、導体105となる導電膜205を形成し、開口部106の配線101表面から絶縁層204の所定表面領域(台座部104aの頂面104a−a)に至る部分を残して導電膜205をパタ−ニングする工程を実施する。これにより、導体105が形成される。ここでは、導電膜205としてCu膜を用い、スパッタリング法等により絶縁層204上にCu膜を形成し、このCu膜の上にフォトレジスト207をパターニングし、フォトレジスト207をエッチングマスクとして酸等を用いたウエットエッチング法により導電膜205をパターニングする。
最後に図2(4)に示すように、絶縁層204の導体105が形成されていない部分(台座部104bとなる部分)が、導電膜105が形成されている部分(台座部104a)よりも低くなるように、絶縁層204の導体105が形成されていない部分の表面を所定の厚さだけ削る工程を実施する。これにより、頂面104b−aが台座部104aの頂面104a−aよりも低い台座部104bが形成される。以上の工程により、半導体集積回路基板100上に図1に示す電極が形成される。このあと、半導体集積回路基板100は接続基板に実装される。図1に示す電極において接続基板に接続するのは、電極部107の台座部104aの頂面104a−a上に形成された導体105である。台座部104b(図1の表面保護部108)は接続基板に接触せず、台座部104bと接続基板との間には、例えば封止樹脂が充填される。
図3は第1の実施形態の半導体装置における電極と接続基板との接続部周辺の構造を示す断面図であり、(1)は電極部107をテープキャリア等の接続基板のリード301にボンディングする場合を示し、(2)は電極部107を接続基板300の配線302にボンディングする場合を示す。図3(1)においては、接続部の導体105は、例えば熱圧着法により接続基板のリード301にボンディングされる。また、図3(2)においては、接続部の導体105は、例えばリフロー法により接続基板300の配線302にボンディングされる。
このように第1の実施形態によれば、半導体集積回路全面を絶縁体からなる台座部104aおよび104bにより被覆することにより、電極形成の際や電極のボンディングの際に半導体集積回路の表面(特に表面保護膜102が形成されていない部分)を保護することができる。また、導体105が形成される台座部104aの頂面104a−aを、台座部104bの頂面104b−aよりΔTだけ高く形成することにより、台座部104a上の導体105を接続基板に容易にボンディングすることができる。また、金属よりも弾性限界が高く、結晶構造ではなく高分子構造を有するポリイミド樹脂等の絶縁体からなる台座部104aにより電極部107を構成することにより、ボンディングの際の応力や熱応力に対して電極部107が塑性変形せずに弾性変形にとどまり、熱疲労による電極破壊を防止することができるので、電極の接続信頼性を高めることができる。また、台座部104a上の導体105と配線101とは、台座部104の高さ分だけ空間的に隔てられており、熱圧着法を用いても導体105と配線101の接続面における金属拡散による電極劣化が発生しないため、従来の金属バンプ電極に必要であった拡散防止金属層が不必要となる。また、台座部104aは、配線引出部103上だけでなく、表面保護膜102上にはみ出して形成されていてもかまわないので、電極の接続部の上面形状および大きさ(台座104の頂面104a−aの大きさ)を、配線引出部103の上面形状および大きさに関係なく、自由に設定することができる。
第2の実施形態
図4は本発明の第2の実施形態の半導体装置における電極構造を示す図であり、(1)は上面図、(2)は(1)のA−A’間の断面図である。なお、図4において、図1と同じものには同一符号を付してある。図4に示す第2の実施形態の電極構造は、図1に示す上記第1の実施形態の電極構造において、高さの異なる台座部104aおよび104bを高さの異なる台座部404aおよび404bとし、導体105を導体405とし、また開口部106を開口部406としたものである。台座部404aおよび404bの材質は台座部104aおよび104bと同じであり、ここではポリイミド樹脂である。導体405の材質は導体105と同じである。また、上記第1の実施形態と同様に、台座部404bの頂面404b−aは、台座部404aの頂面404a−aよりもΔTだけ低くなるように形成されている。
図4に示す第2の実施形態の電極構造は、高いほうの台座部404aと低いほうの台座部404bとが開口部により分離されずに一体形成されており、この一体形成された台座部404aおよび台座部404bの表面が導体405により完全に被覆されておらず、その一部が露出していることを特徴とするものである。導体405は、低いほうの台座部404bの頂面404b−aには形成されておらず、また高いほうの台座部404aの台座部404bとの境界側の側面404a−bにも形成されていない。開口部406は、図1の開口部106のように、台座部404aを取り囲んではいない。高いほうの台座部404aと導体405と開口部406は、接続基板に接続するための電極部407を構成する。また、低いほうの台座部404aは、半導体集積回路回路100の表面を保護する表面保護部408を構成する。
図5は図4に示した第2の実施形態の半導体装置の電極形成工程を示す工程断面図である。なお、図5において、図2と同じものには同一符号を付してある。まず図5(1)に示すように、半導体集積回路基板100上に、台座部404aおよび404bとなる絶縁層204を形成し、この絶縁層204に配線101を露出させる開口部406を形成する工程を実施する。例えば、図2(1)と同様に、絶縁層204として硬化可能なポリイミド樹脂を用い、開口部406を形成してからポリイミド樹脂を硬化させる。
次に図5(2)および(3)に示すように、開口部406を形成した絶縁層204上に、導体405となる導電膜205を形成し、開口部406の配線101表面から絶縁層204の所定表面領域(台座部404aの形成予定領域)に至る部分を残して導電膜205をパタ−ニングする工程を実施し、導体405を形成する。例えば、図2(2)および(3)と同様に、導電膜205としてCu膜を用い、フォトレジスト207をエッチングマスクとして導電膜205をパターニングする。
最後に図5(4)に示すように、絶縁層204の導体405が形成されていない部分(台座部404bとなる部分)が、導体405が形成されている部分(台座部404aとなる部分)よりも低くなるように、絶縁層204の導体405が形成されていない部分の表面を所定の厚さだけ削る工程を実施し、一体構造の台座404aおよび404bを形成する。以上の工程により、半導体集積回路基板100上に図4に示す電極が形成される。
図6は第2の実施形態の半導体装置における電極と接続基板との接続部周辺の構造を示す断面図であり、(1)は電極部407をテープキャリア等の接続基板のリード301にボンディングする場合を示し、(2)は電極部407を接続基板300の配線302にボンディングする場合を示す。電極部407の頂面上の導体405は、熱圧着法やリフロー法により接続基板のリード301(図6(1))あるいは配線302(図6(2))にボンディングされる。
このように第2の実施形態によれば、一体形成された台座404aおよび404bの表面が導体405により完全には被覆されておらず、その一部が露出している構造であることにより、ボンディングの際などに弾性変形によって生じるひずみを逃がしやすく、また電極形成工程以降の熱履歴により台座404aから発生するガスを逃がしやすく、このため導体405の破壊が生じにくくなるので、電極の接続信頼性をさらに高めることができる。
なお、図2において、導体が高いほうの台座404aの表面を完全に被覆していても、台座404aと台座404bとが一体形成されていれば、上記と同様の効果がある。また、図1のように高いほうの台座104aと低いほうの台座104bとが分離されていても、台座104aの表面の一部が露出した構造であれば、上記と同様の効果がある。
第3の実施形態
図7は本発明の第3の実施形態の半導体装置における電極構造を示す断面図である。なお、図7において、図1または図4と同じものには同一符号を付してある。図7に示す第3の実施形態の電極構造は、図4に示す上記第2の実施形態の電極構造において、配線101が形成され、表面保護膜102が形成されていない半導体集積回路基板100上に、高さの異なる台座部404aおよび404bと、導体405と、開口部406とを形成したものである。第3の実施形態の電極構造は、台座部404aおよび404b、特に低いほうの台座部404bが、半導体集積回路の表面保護膜になっていることを特徴とするものである。なお、第3の実施形態の半導体装置における電極と接続基板との接続部周辺の構造は、図6に示す上記第2の実施形態と同じである。
図8は図7に示した第3の実施形態の半導体装置の電極形成工程を示す工程断面図である。なお、図8において、図2または図5と同じものには同一符号を付してある。まず図8(1)に示すように、配線101の形成が済み、その上に表面保護膜が形成されていない半導体集積回路基板100上に、台座部404aおよび404bとなる絶縁層204を形成し、この絶縁層204に開口部406を形成する工程を実施する。例えば、図5(1)と同様に、絶縁層204として硬化可能なポリイミド樹脂を用い、開口部406を形成してからポリイミド樹脂を硬化させる。
次に図8(2)に示すように、開口部406を形成した絶縁層204上に、導体405となる導電膜を形成し、この導電膜をパタ−ニングする工程を実施し、導体405を形成する。例えば、図5(2)ないし(4)と同様に、導電膜としてCu膜を用い、フォトレジストをエッチングマスクとして導電膜をパターニングする。最後に、絶縁層204の導体405が形成されていない部分の表面を所定の厚さだけ削る工程を実施し、一体構造の台座404aおよび404bを形成する。以上の工程により、表面保護膜が形成されていない半導体集積回路基板100上に図7に示す電極が形成される。
このように第3の実施形態によれば、電極部407の台座404aおよび表面保護部408の台座404bとなる絶縁層204、特に台座404bとなる絶縁層204が、半導体集積回路の表面保護膜としての機能を担っており、別途表面保護膜を形成する必要がないので、半導体装置の製造工程が簡素化され、製造コストを削減することができる。
第4の実施形態
図9は本発明の第4の実施形態の半導体装置の電極形成工程において絶縁層および開口部を形成する工程を示す断面図である。なお、図9において、図2または図5と同じものには同一符号を付してある。また、第4の実施形態の半導体装置の電極構造は、上記第2の実施形態の半導体装置と同じである。第4の実施形態の電極形成工程は、図5に示す上記第2の実施形態の電極形成工程と概略同じである。ただし、第4の実施形態の電極形成工程は、絶縁層および開口部を形成する工程(図5(1)に示す工程)において、絶縁層として感光性絶縁樹脂を用い、この感光性絶縁樹脂にリソグラフィ技術により開口部を形成することを特徴とするものである。
まず図9(1)に示すように、半導体集積回路基板100上に、台座部404aおよび404bとなる硬化可能な感光性絶縁樹脂504を形成し、この感光性絶縁樹脂504の開口部形成予定領域を露光する。感光性絶縁樹脂504として、ここでは感光性のポリイミド樹脂を用い、半導体集積回路基板100であるウエハーにスピンコート法により感光性ポリイミド樹脂を塗布し、このポリイミド樹脂の感光波長を含む露光光501を、開口部形成予定領域に照射する。
次に図9(2)に示すように、露光された感光性絶縁樹脂504を現像液に浸して現像することにより感光部を除去し、感光性絶縁樹脂504の開口部406を形成する。次に上記のウエハーに350[℃]程度のベイク処理を施すことにより感光性絶縁樹脂504(ポリイミド樹脂)を硬化させる。なお、これ以降の工程は、図5の(2)ないし(4)に示す工程と同じである。
このように第4の実施形態によれば、台座部404aおよび404bとなる絶縁層として感光性絶縁樹脂504を用い、リソグラフィ技術により感光性絶縁樹脂504に開口部406を形成することにより、機械的な加工技術を用いる場合等に比べ、開口部406を精度良く微細にかつ効率的に形成することができる。
なお、第4の実施形態の開口部形成工程を、上記第1または第3の実施形態の半導体装置に適用することも可能である。
第5の実施形態
図10は本発明の第5の実施形態の半導体装置の電極形成工程において絶縁層および開口部を形成する工程を示す断面図である。なお、図10において、図2または図5と同じものには同一符号を付してある。また、第5の実施形態の半導体装置の電極構造は、上記第2の実施形態の半導体装置と同じである。第5の実施形態の電極形成工程は、図5に示す上記第2の実施形態の電極形成工程と概略同じである。ただし、第5の実施形態の電極形成工程は、絶縁層および開口部を形成する工程(図5(1)に示す工程)において、絶縁層である絶縁樹脂に、レーザ加工技術により開口部を形成することを特徴とするものである。
まず図10(1)に示すように、半導体集積回路基板100上に、台座部404aおよび404bとなる硬化可能な絶縁樹脂604を形成し、この絶縁樹脂604の開口部形成予定領域にレーザ光601を照射し、開口部形成予定領域の絶縁樹脂を焼いて除去する。絶縁樹脂604として、ここではポリイミド樹脂を用いる。
次に図10(2)に示すように、開口部406が形成された絶縁樹脂604(ポリイミド樹脂)に350[℃]程度のベイク処理を施すことにより絶縁樹脂604を硬化させる。なお、これ以降の工程は、図5の(2)ないし(4)に示す工程と同じである。
このように第5の実施形態によれば、台座部404aおよび404bとなる絶縁層として絶縁樹脂604を用い、レーザ加工技術により絶縁樹脂604に開口部406を形成することにより、機械的な加工技術を用いる場合等に比べ、開口部406を精度良く微細にかつ効率的に形成することができる。
なお、第5の実施形態の開口部形成工程を、上記第1または第3の実施形態の半導体装置に適用することも可能である。
第6の実施形態
図11は本発明の第6の実施形態の半導体装置の電極形成工程において絶縁層を削る工程を示す断面図である。なお、図11において、図2または図5と同じものには同一符号を付してある。また、第6の実施形態の半導体装置の電極構造は、上記第2の実施形態の半導体装置と同じである。第6の実施形態の電極形成工程は、図5に示す上記第2の実施形態の電極形成工程と概略同じである。ただし、第5の実施形態の電極形成工程は、絶縁層を削る工程(図5(4)に示す工程)において、導電体405をマスクとして絶縁層である絶縁樹脂をプラズマエッチング技術によりエッチングすることを特徴とするものである。
図11(1)に示すように、台座部404aおよび404bとなる硬化可能な絶縁樹脂604を形成し、この絶縁樹脂604に開口部406を形成し、さらに導体405を形成した半導体集積回路基板100に対し、酸素(O)を主成分とするエッチングガス701によるプラズマエッチングを施す。絶縁樹脂604としては、ポリイミド樹脂を用いる。導体405はエッチングガス701のプラズマによりエッチングされず、ポリイミド樹脂は上記のプラズマによりエッチングされるので、導電体405をエッチングマスクとして台座部404bとなる絶縁樹脂604の表面が選択的にエッチングされる。
上記のプラズマエッチングにより、台座部404bとなる絶縁樹脂604の表面をΔTだけエッチングすることにより、図11(2)に示すように、台座部404bが形成される。
このように第6の実施形態によれば、絶縁層として絶縁樹脂604(ポリイミド樹脂)を用い、Oを主成分とするエッチングガスによるプラズマエッチング技術により台座部404bを形成することにより、台座404bとなる絶縁樹脂604のエッチング深さΔTを任意の値に精度良くかつ容易にコントロールすることができる。
なお、第6に実施形態の絶縁層エッチング工程を、上記第1、第3、第4、または第5の実施形態の半導体装置に適用することも可能である。
第7の実施形態
図12は本発明の第7の実施形態の半導体装置における電極構造を示す断面図である。なお、図12において、図1または図4と同じものには同一符号を付してある。図12に示す第7の実施形態の電極構造は、図4に示す上記第2の実施形態の電極構造において、配線101と表面保護膜102とトリミング用配線501が形成された半導体集積回路基板100上に、高さの異なる台座部404aおよび404bと導体405と開口部406とを形成したものである。表面保護膜102とトリミング用配線801とは、トリミング用パッド部802を構成している。
第7の実施形態の電極構造は、電気的試験の結果に基づくトリミング、すなわちトリミング用配線801の加工が済んだトリミング用パッド部802を台座部404aおよび404bにより被覆していることを特徴とするものである。
図13は図12に示した第7の実施形態の半導体装置の電極形成工程におけるトリミング工程および開口部形成工程を示す断面図である。なお、図13において、図2または図5と同じものには同一符号を付してある。第7の実施形態の電極形成工程は、図5に示す上記第2の実施形態の電極形成工程と概略同じである。ただし、第7の実施形態の電極形成工程は、図5(1)ないし(4)に示す工程を実施する前に、図13(1)に示すトリミング工程を実施し、また開口部形成工程において、トリミング配線以外の任意の配線を露出させるように開口部を形成し、トリミングパッドを絶縁層により被覆することを特徴とするものである。
まず図13(1)に示すように、配線101、表面保護膜102、およびトリミング配線801の形成が済んだ半導体集積回路基板100の半導体集積回路に対し、電気的試験を実施し、この試験結果に基づいて、トリミング用配線801の加工を実施する。すなわち、トリミング用パッド部802に露出したトリミング用配線801を必要に応じて切断する。
次に図13(2)に示すように、上記の電気的試験およびトリミングが済んだ半導体集積回路基板上に、台座部404aとなる絶縁層204を形成し、この絶縁層204に開口部406を形成する工程を実施する。例えば、図5(1)と同様に、絶縁層204として硬化可能なポリイミド樹脂を用い、開口部406を形成してからポリイミド樹脂を硬化させる。このとき、開口部406はトリミング用パッド部802の形成領域を除いた領域に形成され、トリミング用パッド部802は絶縁層204により被覆されたままとなる。なお、図示しない以降の工程は、図5(2)ないし(4)と同じである。
このように第7の実施形態によれば、トリミング工程の終了以降は露出させることが好ましくないトリミング用パッド部802のトリミング用配線801を、台座部となる絶縁層204により開口部形成工程以降において被覆することにより、トリミング用配線801がトリミング工程の終了以降の各工程、特に導電膜の形成およびパターニング工程の影響を受けないようにすることができ、トリミング工程時のトリミング用配線801の加工状態を維持することができる。
第8の実施形態
図14は本発明の第8の実施形態の半導体装置における電極構造を示す断面図である。なお、図14において、図1または図4と同じものには同一符号を付してある。第8の実施形態の電極構造は、図4に示す上記第2の実施形態の電極構造において、台座部405aの頂面405a−aに形成された導体405上に、バンプ電極901を設けたことを特徴とするものである。バンブ電極901の材質としては、Au、Cu等の高融点金属を用いても良いし、Pb−Sn(半田)、インジウム(Ιn)等の低融点金属を用いても良い。
高いほうの台座部404aと導体405と開口部406とバンプ電極901は、電極部907を構成し、また低いほうの台座部104aは表面保護部408を構成する。バンプ電極901の高さをHとすると、接続部907は、図4に示す上記第2の実施形態の接続部407よりもHだけ高くなる。なお、第8の実施形態の電極形成工程は、例えば、図5に示す上記第2の実施形態の電極形成工程を実施してから、バンプ電極901の形成工程を実施するものである。
図15は第8の実施形態の半導体装置における電極と接続基板との接続部周辺の構造を示す断面図であり、(1)は電極部907をテープキャリア等の接続基板のリード301にボンディングする場合を示し、(2)は電極部907を接続基板300の配線302にボンディングする場合を示す。電極部907のバンプ電極907は、熱圧着法やリフロー法により接続基板のリード301(図15(1))あるいは配線302(図15(2))にボンディングされる。
このように第8の実施形態によれば、絶縁層からなる台座405a上に導体405を介してバンプ電極901を設けることにより、バンプ電極901がない場合に比べて、半導体集積回路表面から電極部907のリード301あるいは配線302との接続面までの高さが高くなるので、熱応力による歪みを吸収しやすくなり、接続信頼性をさらに高くすることができる。また、バンプ電極901として半田を用いた場合には、接続基板に接続する際に接続位置が多少ずれてもセルフアライン効果が期待できる。
第9の実施形態
図16は本発明の第9の実施形態の半導体装置の構造を示す断面図である。図16に示す半導体装置は、半導体集積回路基板1000を接続基板300にフェースダウンで、すなわち半導体集積回路形成面を接続基板300に対向させて実装し、間に封止樹脂1001を充填したものである。封止樹脂1001としては、例えばポリイミド樹脂を用いる。半導体集積回路基板1000の表面は、絶縁層からなる台座1004上に導体1005を形成した電極1007を有する。上記の絶縁層は例えばポリイミド樹脂であり、また電極1007は例えば図1に示す上記第1の実施形態の電極である。第9の実施形態の半導体装置は、封止樹脂1001と、台座1004とが同じ材料(例えば、ポリイミド樹脂)であることを特徴とするものである。
従来の金属バンプ電極と高分子樹脂からなる封止樹脂とによるフェースダウン接続構造の半導体装置では、バンプ電極と封止樹脂の熱膨張係数の差により、封止樹脂が膨張するに従ってバンプ電極が引き伸ばされるような熱応力が発生し、バンプ電極が熱疲労により破壊されることがあった。しかし、第9の実施形態の半導体装置のように、封止樹脂1001と電極1007の台座1004とが同じ材料であれば、両者の間に熱膨張係数の差は生じず、電極1007が破壊されることはない。
このように第9の実施形態によれば、封止樹脂1001と台座1004とを同じ材料から形成し、封止樹脂1001と台座1004との熱膨張係数同じにすることにより、電極1007の熱疲労による破壊を防止することができるので、電極の接続信頼性を高めることができる。
本発明の第1の実施形態の半導体装置における電極構造を示す断面図である。 本発明の第1の実施形態の半導体装置の電極形成工程を示す断面構造図である。 本発明の第1の実施形態の半導体装置における電極と接続基板との接続部周辺の構造を示す断面図である。 本発明の第2の実施形態の半導体装置の電極構造を示す断面図である。 本発明の第2の実施形態の半導体装置の電極形成工程を示す断面構造図である。 本発明の第2の実施形態の半導体装置における電極と接続基板との接続部周辺の構造を示す断面図である。 本発明の第3の実施形態の半導体装置の電極構造を示す断面図である。 本発明の第3の実施形態の半導体装置の電極形成工程を示す断面構造図である。 本発明の第4の実施形態の半導体装置の電極形成工程を示す断面構造図である。 本発明の第5の実施形態の半導体装置の電極形成工程を示す断面構造図である。 本発明の第6の実施形態の半導体装置の電極形成工程を示す断面構造図である。 本発明の第7の実施形態の半導体装置の電極構造を示す断面図である。 本発明の第7の実施形態の半導体装置の電極形成工程を示す断面構造図である。 本発明の第8の実施形態の半導体装置の電極構造を示す断面図である。 本発明の第8の実施形態の半導体装置における電極と接続基板との接続部周辺の構造を示す断面図である。 本発明の第9の実施形態の半導体装置の構造を示す断面図である。
符号の説明
100,1000 半導体集積回路基板、 101 配線、 104a,104b,404a,404b,1004 台座部、 104a−a,104b−a,404a−a,404b−a 台座部頂面、 105,405,1005 導体、 106,406 開口部、 204 絶縁層、 205 導電膜、 300 接続基板、 504 感光性絶縁樹脂、 604 絶縁樹脂、 801 トリミング用配線、 901 バンプ電極、 1001 封止樹脂。

Claims (3)

  1. 半導体基板の主面上に半導体集積回路を形成し、
    前記半導体基板の前記主面上に台座を形成し、
    前記半導体基板の前記主面上に、前記半導体集積回路に接続され前記台座の表面上へ延在する導電層を形成し、
    前記半導体集積回路、前記台座、および前記導電層が形成された前記半導体基板の前記主面が、接続基板に面するように配置し、
    前記導電層の前記延在部を前記接続基板に接続し、
    前記半導体基板と前記接続基板間の空間に、前記台座と同じ熱膨張率を有する封止材を供給する
    ことを特徴とする半導体装置の製造方法。
  2. 半導体基板の主面上に半導体集積回路を形成し、
    前記半導体基板の前記主面上に、前記半導体基板の前記主面に面する第1の面および該第1の面に対向する第2の面を有する絶縁性の台座と、前記半導体集積回路に接続され前記台座の前記第2の面上へ延在する導電層とを形成し、
    前記半導体基板を搭載するための接続基板を準備し、
    前記半導体集積回路、前記台座、および前記導電層が形成された前記半導体基板の前主面が、前記接続基板に面するように配置し、
    前記導電層の前記延在部を前記接続基板に接続し、
    前記半導体基板と前記接続基板間の空間に、前記台座と同じ熱膨張率を有する封止材を供給する
    ことを特徴とする半導体装置の製造方法。
  3. 前記台座と前記封止材とは、同一材料からなることを特徴とする請求項1または2に記載の半導体装置の製造方法。
JP2005043978A 2005-02-21 2005-02-21 半導体装置の製造方法 Pending JP2005210137A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005043978A JP2005210137A (ja) 2005-02-21 2005-02-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005043978A JP2005210137A (ja) 2005-02-21 2005-02-21 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9128176A Division JPH10321631A (ja) 1997-05-19 1997-05-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005210137A true JP2005210137A (ja) 2005-08-04

Family

ID=34909675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005043978A Pending JP2005210137A (ja) 2005-02-21 2005-02-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005210137A (ja)

Similar Documents

Publication Publication Date Title
KR100432329B1 (ko) 반도체장치및그제조방법
US7301243B2 (en) High-reliable semiconductor device using hermetic sealing of electrodes
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
JP2005005322A (ja) 半導体装置の製造方法、半導体装置
US20010011777A1 (en) Semiconductor device using a BGA package and method of producing the same
KR20040097899A (ko) 반도체 장치의 제조 방법
JP2001127095A (ja) 半導体装置及びその製造方法
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003158140A (ja) 半導体パッケージ、半導体パッケージの製造方法、モジュール及び電子機器
JP4196954B2 (ja) 半導体装置
JP2013065582A (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法
JP4010298B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005210137A (ja) 半導体装置の製造方法
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2006245465A (ja) 半導体装置およびその製造方法
JP4016276B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005039170A (ja) 半導体装置及びその製造方法
JP4769926B2 (ja) 半導体装置及びその製造方法
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004014893A (ja) 半導体装置及びその製造方法
JP2007035875A (ja) 半導体装置およびその製造方法
KR20060074090A (ko) 플립 칩 패키지의 범프 형성방법
JP2006186279A (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20070928

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20071023

Free format text: JAPANESE INTERMEDIATE CODE: A131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A02 Decision of refusal

Effective date: 20080422

Free format text: JAPANESE INTERMEDIATE CODE: A02

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

A521 Written amendment

Effective date: 20090210

Free format text: JAPANESE INTERMEDIATE CODE: A821

RD02 Notification of acceptance of power of attorney

Effective date: 20090210

Free format text: JAPANESE INTERMEDIATE CODE: A7422