JP2005210137A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005210137A JP2005210137A JP2005043978A JP2005043978A JP2005210137A JP 2005210137 A JP2005210137 A JP 2005210137A JP 2005043978 A JP2005043978 A JP 2005043978A JP 2005043978 A JP2005043978 A JP 2005043978A JP 2005210137 A JP2005210137 A JP 2005210137A
- Authority
- JP
- Japan
- Prior art keywords
- pedestal
- electrode
- integrated circuit
- semiconductor integrated
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体集積回路を有する主面を持つ半導体集積回路基板100と、半導体集積回路基板100の上記主面上に形成されたポリイミド樹脂等の絶縁体からなる台座部104aと、半導体集積回路基板100の上記主面上に形成され、上記半導体集積回路の配線101に接続されるとともに、台座部104aの上面上に延在する延在部分を有する導体105と、半導体集積回路基板100の上記主面に面するとともに、台座部104aの上記上面上の導体105の上記延在部分に接続された接続基板300とを備える。
【選択図】図3
Description
半導体基板の主面上に半導体集積回路を形成し、
前記半導体基板の前記主面上に台座を形成し、
前記半導体基板の前記主面上に、前記半導体集積回路に接続され前記台座の表面上へ延在する導電層を形成し、
前記半導体集積回路、前記台座、および前記導電層が形成された前記半導体基板の前記主面が、接続基板に面するように配置し、
前記導電層の前記延在部を前記接続基板に接続し、
前記半導体基板と前記接続基板間の空間に、前記台座と同じ熱膨張率を有する封止材を供給する
ことを特徴とする。
半導体基板の主面上に半導体集積回路を形成し、
前記半導体基板の前記主面上に、前記半導体基板の前記主面に面する第1の面および該第1の面に対向する第2の面を有する絶縁性の台座と、前記半導体集積回路に接続され前記台座の前記第2の面上へ延在する導電層とを形成し、
前記半導体基板を搭載するための接続基板を準備し、
前記半導体集積回路、前記台座、および前記導電層が形成された前記半導体基板の前主面が、前記接続基板に面するように配置し、
前記導電層の前記延在部を前記接続基板に接続し、
前記半導体基板と前記接続基板間の空間に、前記台座と同じ熱膨張率を有する封止材を供給する
ことを特徴とする。
図1は本発明の第1の実施形態の半導体装置における電極構造を示す図であり、(1)は上面図、(2)は(1)のA−A’間の断面図である。図1において、半導体集積回路基板100上には、配線101と表面保護膜102と配線引出部103とを有する半導体集積回路が形成されている。配線101は、通常、アルミ(Al)、もしくはAlにシリコン(Si)や銅(Cu)が添加された合金からなる。表面保護膜102は、半導体集積回路表面を覆う保護膜であり、通常、シリコン酸化膜(SiO2膜)、もしくはシリコン窒化膜(SixNy膜)、等からなる。配線引き出し部103は、配線101を露出させるために表面保護膜102に形成された開口部である。配線引出部103は、ボンディングパッドのように配線101のパッド形成部(引き回し部よりも幅を広くした部分)に形成しても良いし、またヴィアホールのように配線101の引き回し部に形成しても良い。
図4は本発明の第2の実施形態の半導体装置における電極構造を示す図であり、(1)は上面図、(2)は(1)のA−A’間の断面図である。なお、図4において、図1と同じものには同一符号を付してある。図4に示す第2の実施形態の電極構造は、図1に示す上記第1の実施形態の電極構造において、高さの異なる台座部104aおよび104bを高さの異なる台座部404aおよび404bとし、導体105を導体405とし、また開口部106を開口部406としたものである。台座部404aおよび404bの材質は台座部104aおよび104bと同じであり、ここではポリイミド樹脂である。導体405の材質は導体105と同じである。また、上記第1の実施形態と同様に、台座部404bの頂面404b−aは、台座部404aの頂面404a−aよりもΔTだけ低くなるように形成されている。
図7は本発明の第3の実施形態の半導体装置における電極構造を示す断面図である。なお、図7において、図1または図4と同じものには同一符号を付してある。図7に示す第3の実施形態の電極構造は、図4に示す上記第2の実施形態の電極構造において、配線101が形成され、表面保護膜102が形成されていない半導体集積回路基板100上に、高さの異なる台座部404aおよび404bと、導体405と、開口部406とを形成したものである。第3の実施形態の電極構造は、台座部404aおよび404b、特に低いほうの台座部404bが、半導体集積回路の表面保護膜になっていることを特徴とするものである。なお、第3の実施形態の半導体装置における電極と接続基板との接続部周辺の構造は、図6に示す上記第2の実施形態と同じである。
図9は本発明の第4の実施形態の半導体装置の電極形成工程において絶縁層および開口部を形成する工程を示す断面図である。なお、図9において、図2または図5と同じものには同一符号を付してある。また、第4の実施形態の半導体装置の電極構造は、上記第2の実施形態の半導体装置と同じである。第4の実施形態の電極形成工程は、図5に示す上記第2の実施形態の電極形成工程と概略同じである。ただし、第4の実施形態の電極形成工程は、絶縁層および開口部を形成する工程(図5(1)に示す工程)において、絶縁層として感光性絶縁樹脂を用い、この感光性絶縁樹脂にリソグラフィ技術により開口部を形成することを特徴とするものである。
図10は本発明の第5の実施形態の半導体装置の電極形成工程において絶縁層および開口部を形成する工程を示す断面図である。なお、図10において、図2または図5と同じものには同一符号を付してある。また、第5の実施形態の半導体装置の電極構造は、上記第2の実施形態の半導体装置と同じである。第5の実施形態の電極形成工程は、図5に示す上記第2の実施形態の電極形成工程と概略同じである。ただし、第5の実施形態の電極形成工程は、絶縁層および開口部を形成する工程(図5(1)に示す工程)において、絶縁層である絶縁樹脂に、レーザ加工技術により開口部を形成することを特徴とするものである。
図11は本発明の第6の実施形態の半導体装置の電極形成工程において絶縁層を削る工程を示す断面図である。なお、図11において、図2または図5と同じものには同一符号を付してある。また、第6の実施形態の半導体装置の電極構造は、上記第2の実施形態の半導体装置と同じである。第6の実施形態の電極形成工程は、図5に示す上記第2の実施形態の電極形成工程と概略同じである。ただし、第5の実施形態の電極形成工程は、絶縁層を削る工程(図5(4)に示す工程)において、導電体405をマスクとして絶縁層である絶縁樹脂をプラズマエッチング技術によりエッチングすることを特徴とするものである。
図12は本発明の第7の実施形態の半導体装置における電極構造を示す断面図である。なお、図12において、図1または図4と同じものには同一符号を付してある。図12に示す第7の実施形態の電極構造は、図4に示す上記第2の実施形態の電極構造において、配線101と表面保護膜102とトリミング用配線501が形成された半導体集積回路基板100上に、高さの異なる台座部404aおよび404bと導体405と開口部406とを形成したものである。表面保護膜102とトリミング用配線801とは、トリミング用パッド部802を構成している。
図14は本発明の第8の実施形態の半導体装置における電極構造を示す断面図である。なお、図14において、図1または図4と同じものには同一符号を付してある。第8の実施形態の電極構造は、図4に示す上記第2の実施形態の電極構造において、台座部405aの頂面405a−aに形成された導体405上に、バンプ電極901を設けたことを特徴とするものである。バンブ電極901の材質としては、Au、Cu等の高融点金属を用いても良いし、Pb−Sn(半田)、インジウム(Ιn)等の低融点金属を用いても良い。
図16は本発明の第9の実施形態の半導体装置の構造を示す断面図である。図16に示す半導体装置は、半導体集積回路基板1000を接続基板300にフェースダウンで、すなわち半導体集積回路形成面を接続基板300に対向させて実装し、間に封止樹脂1001を充填したものである。封止樹脂1001としては、例えばポリイミド樹脂を用いる。半導体集積回路基板1000の表面は、絶縁層からなる台座1004上に導体1005を形成した電極1007を有する。上記の絶縁層は例えばポリイミド樹脂であり、また電極1007は例えば図1に示す上記第1の実施形態の電極である。第9の実施形態の半導体装置は、封止樹脂1001と、台座1004とが同じ材料(例えば、ポリイミド樹脂)であることを特徴とするものである。
Claims (3)
- 半導体基板の主面上に半導体集積回路を形成し、
前記半導体基板の前記主面上に台座を形成し、
前記半導体基板の前記主面上に、前記半導体集積回路に接続され前記台座の表面上へ延在する導電層を形成し、
前記半導体集積回路、前記台座、および前記導電層が形成された前記半導体基板の前記主面が、接続基板に面するように配置し、
前記導電層の前記延在部を前記接続基板に接続し、
前記半導体基板と前記接続基板間の空間に、前記台座と同じ熱膨張率を有する封止材を供給する
ことを特徴とする半導体装置の製造方法。 - 半導体基板の主面上に半導体集積回路を形成し、
前記半導体基板の前記主面上に、前記半導体基板の前記主面に面する第1の面および該第1の面に対向する第2の面を有する絶縁性の台座と、前記半導体集積回路に接続され前記台座の前記第2の面上へ延在する導電層とを形成し、
前記半導体基板を搭載するための接続基板を準備し、
前記半導体集積回路、前記台座、および前記導電層が形成された前記半導体基板の前主面が、前記接続基板に面するように配置し、
前記導電層の前記延在部を前記接続基板に接続し、
前記半導体基板と前記接続基板間の空間に、前記台座と同じ熱膨張率を有する封止材を供給する
ことを特徴とする半導体装置の製造方法。 - 前記台座と前記封止材とは、同一材料からなることを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005043978A JP2005210137A (ja) | 2005-02-21 | 2005-02-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005043978A JP2005210137A (ja) | 2005-02-21 | 2005-02-21 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9128176A Division JPH10321631A (ja) | 1997-05-19 | 1997-05-19 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005210137A true JP2005210137A (ja) | 2005-08-04 |
Family
ID=34909675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005043978A Pending JP2005210137A (ja) | 2005-02-21 | 2005-02-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005210137A (ja) |
-
2005
- 2005-02-21 JP JP2005043978A patent/JP2005210137A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100432329B1 (ko) | 반도체장치및그제조방법 | |
US7301243B2 (en) | High-reliable semiconductor device using hermetic sealing of electrodes | |
JP2004023101A (ja) | 半導体素子パッケージおよびその製造方法 | |
JP2005005322A (ja) | 半導体装置の製造方法、半導体装置 | |
US20010011777A1 (en) | Semiconductor device using a BGA package and method of producing the same | |
KR20040097899A (ko) | 반도체 장치의 제조 방법 | |
JP2001127095A (ja) | 半導体装置及びその製造方法 | |
JP3855992B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2003158140A (ja) | 半導体パッケージ、半導体パッケージの製造方法、モジュール及び電子機器 | |
JP4196954B2 (ja) | 半導体装置 | |
JP2013065582A (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
JP4010298B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005210137A (ja) | 半導体装置の製造方法 | |
JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
JP2006245465A (ja) | 半導体装置およびその製造方法 | |
JP4016276B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005039170A (ja) | 半導体装置及びその製造方法 | |
JP4769926B2 (ja) | 半導体装置及びその製造方法 | |
JP4038691B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4240226B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004014893A (ja) | 半導体装置及びその製造方法 | |
JP2007035875A (ja) | 半導体装置およびその製造方法 | |
KR20060074090A (ko) | 플립 칩 패키지의 범프 형성방법 | |
JP2006186279A (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20070928 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20071023 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A02 | Decision of refusal |
Effective date: 20080422 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
A521 | Written amendment |
Effective date: 20090210 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20090210 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |