JP2005209979A - 半導体装置 - Google Patents

Abstract

【課題】多層配線構造の半導体装置において、下層配線と上層配線とを接続する複数のヴィアの中のいずれかに電流が集中してしまうのを緩和し、設計上安全な電流値の範囲内であればＥＭ現象による断線を起こり難くする。
【解決手段】互いに配線抵抗の異なる下層配線１と上層配線２とがヴィア３，４を介して接続される多層配線構造を有するとともに、前記ヴィア３，４が前記下層配線１および前記上層配線２における電流方向の上流側と下流側に複数配置されている半導体装置において、上流側ヴィア３を経由する電流に作用する電気抵抗と下流側ヴィア４を経由する電流に作用する電気抵抗とが均等化するように、各配線１，２または各ヴィア３，４を構成する。
【選択図】図１

Description

本発明は、多層配線構造を有する半導体装置に関するものである。

近年、半導体装置は、その集積度向上に伴い、多層配線構造のものが多く用いられている。ここで、多層配線構造とは、少なくとも下層配線と、その下層配線の上に層間絶縁膜を介して形成された上層配線とを備え、これら下層配線および上層配線がヴィア（接続プラグ）を介して電気的に接続されている構造をいう。このような多層配線構造の中には、ある１カ所の下層配線と上層配線との接続部分に対して、複数のヴィアが存在するものもある（例えば、特許文献１参照）。

特開平６−８５０７８号公報

ところで、多層配線構造において、下層配線と上層配線とは、それぞれの配線抵抗が必ずしも同一であるとは限らない。そのような場合において、１カ所の接続部分に対して複数のヴィアが存在していると、設計上安全な電流範囲であっても、実際には複数のヴィアの中で作用する電気抵抗が最も低い箇所のヴィアに電流が集中してしまい、エレクトロマイグレーション（以下「ＥＭ」と略す）現象が生じるおそれがある。ＥＭ現象とは、高密度の電流が流れることにより配線を構成する金属原子が移動することをいい、断線の原因となり得るものである。

図７は、電流集中によるＥＭ現象を説明するための模式図である。図例の多層配線構造では、配線幅の同じ下層配線１１と上層配線１２とが、複数のヴィア１３，１４を介して接続されているが、その配線材料やヴィア材料、配線幅が同じであれば、下層配線１１よりも上層配線１２のほうが配線高さ（厚さ）が大きいことにより、互いの配線抵抗が異なっており、上層配線１２の配線抵抗のほうが下層配線１１の配線抵抗よりも低抵抗となっている。また、複数のヴィア１３，１４は、下層配線１１および上層配線１２における電流方向（電流の流れる方向。図中における矢印参照）の上流側と下流側に分かれて配置されている。このような多層配線構造では、各ヴィア１３，１４間において上層配線１２の配線抵抗のほうが下層配線１１の配線抵抗よりも低抵抗であるため、一方のヴィア１４に電流が集中してしまい、ＥＭ現象が生じ易くなってしまう。このようなＥＭ現象は、電流が集中するヴィア１４内部の他に、そのヴィア１４と下層配線１１または上層配線１２との界面部分や、そのヴィア１４近傍の下層配線１１または上層配線１２の部分等においても発生し得る。

そこで、本発明は、多層配線構造において下層配線と上層配線との配線抵抗が互いに異なる場合であっても、これら下層配線と上層配線とを接続する複数のヴィアの中のいずれかに電流が集中してしまうのを緩和し、設計上安全な電流値の範囲内であればＥＭ現象による断線を起こり難くすることのできる、半導体装置を提供することを目的とする。

本発明は、上記目的を達成するために案出された半導体装置である。すなわち、互いに配線抵抗の異なる下層配線と上層配線とがヴィアを介して接続される多層配線構造を有するとともに、前記ヴィアが前記下層配線および前記上層配線における電流方向の上流側と下流側に複数配置されている半導体装置であって、前記上流側のヴィアを経由する電流に作用する電気抵抗と、前記下流側のヴィアを経由する電流に作用する電気抵抗とが、前記下層配線と前記上層配線との配線抵抗の相違を相殺するように設定されていることを特徴とするものである。

上記構成の半導体装置において、「ヴィアを経由する電流に作用する電気抵抗」とは、ヴィアにおける電気抵抗の他に、そのヴィアを経由する電流が流れる下層配線または上層配線における電気抵抗をも含む意である。そして、このような電気抵抗が、下層配線と上層配線との配線抵抗の相違を相殺するように設定されている。ここで、「相違を相殺するように」とは、それぞれの電気抵抗を完全に揃える場合の他に、それぞれの電気抵抗が揃うように近づける場合をも含む意である。このようにそれぞれの電気抵抗を設定すれば、下層配線と上層配線との配線抵抗が互いに異なる場合であっても、その配線抵抗の相違に起因する上流側のヴィアまたは下流側のヴィアへの電流集中を緩和し得るようになる。つまり、各ヴィアを経由する電気抵抗を近づくように揃えることで、特定のヴィアへの電流集中を緩和し得る。したがって、上流側のヴィアまたは下流側のヴィアのいずれかにＥＭ現象が生じてしまうのを抑制することが可能となる。

本発明によれば、多層配線構造において下層配線と上層配線との配線抵抗が互いに異なる場合であっても、これら下層配線と上層配線とを接続する複数のヴィアの中のいずれかに電流が集中してしまうのを緩和し得るようになるので、ＥＭ現象が生じてしまうのを抑制することが可能となる。したがって、設計上安全な電流値の範囲内であれば、ＥＭ現象による断線を起こり難くすることができ、結果として半導体装置の信頼性向上に寄与することが可能となる。

以下、図面に基づき本発明に係る半導体装置について説明する。

ここで説明する半導体装置は、下層配線の上に層間絶縁膜を介して上層配線が積層されるとともに、下層配線と上層配線とが層間絶縁膜に設けられたヴィアによって導通するように構成されたものである。さらには、導通させる許容電流量の確保のため、１カ所の接続部分に対して複数のヴィアが存在しているものである。このような構成の半導体装置としては、いわゆるダマシンプロセス（特にデュアルダマシン）を経て形成されたものが挙げられる。ダマシンプロセスによれば、ドライエッチングが一般に困難であるＣｕ（銅）を配線材料として用いることが可能となり、アルミニウムより電気抵抗が低く信頼性の高い配線を実現することが可能になるからである。ただし、本発明がダマシンプロセスを経たものに限定されないことはいうまでもない。

〔第１の実施の形態〕
図１は、本発明に係る半導体装置の第１実施形態を示す説明図である。図例の多層配線構造においても、図７を用いて説明した多層配線構造と同様に、下層配線１と上層配線２とが複数のヴィア３，４を介して接続されているが、下層配線１よりも上層配線２のほうが配線高さ（厚さ）が大きいため、これにより互いの配線抵抗が異なっており、上層配線２の配線抵抗のほうが下層配線１の配線抵抗よりも低抵抗となっている。さらに、複数のヴィア３，４が、下層配線１および上層配線２における電流方向の上流側と下流側に分かれて配置されている。なお、ここでは、上層配線２から下層配線１へ（図中左側から右側へ）電流が流れる場合を例に挙げる。

このような多層配線構造において、下層配線１および上層配線２の形成材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）等の低抵抗金属を用いることが考えられる。また、その配線形成に際しては、バリアメタルとして、チタン（Ｔｉ）、タンタル（Ｔａ）、Ｗ等、またはその酸化物、窒化物を用いることが考えられる。

ただし、ここで説明する多層配線構造では、従来とは異なり、上流側ヴィア３が２箇所に並設されているのに対して、下流側ヴィア４が１箇所のみに配設されている。しかも、下流側ヴィア４の配設箇所では、上流側ヴィア３の配設箇所に比べて、上層配線２の配線幅が狭くなるように、段差が形成されている。したがって、上流側ヴィア３を経由する電流に作用する電気抵抗と、下流側ヴィア４を経由する電流に作用する電気抵抗とを比べると、それぞれの電気抵抗は、上層配線２の配線幅の差（段差）およびヴィア３，４の配設数に応じて、互いに相違することになる。なお、ヴィア３，４を経由する電流に作用する電気抵抗とは、ヴィア３，４における電気抵抗の他に、そのヴィア３，４を経由する電流が流れる下層配線１または上層配線２における電気抵抗をも含む意である。

このとき、それぞれの電気抵抗の相違は、例えば下層配線１と上層配線２との配線抵抗の相違を相殺するように設定されているものとする。ここで、「相違を相殺するように」とは、それぞれの電気抵抗を完全に揃える場合の他に、それぞれの電気抵抗が揃うように近づける場合をも含む意である。これは、それぞれの電気抵抗を完全に揃えることが困難であることによるものである。このような電気抵抗の設定を行うためには、上層配線２の段差およびヴィア３，４の配設数を適宜設定すればよい。なお、ヴィア３，４の配設数は、一般に設計上流す電流値によって最低の配設数が決まることから、具体的には上層配線２の配線幅の差によって、電気抵抗の相違についての設定を行うことになる。

これにより、多層配線構造では、下層配線１と上層配線２との配線抵抗が互いに異なり、各ヴィア３，４間において上層配線２の配線抵抗のほうが下層配線１の配線抵抗よりも低抵抗である場合でも、その配線抵抗の相違に起因するヴィア３，４への電流集中を緩和し得るようになり、一方のヴィア４に電流が集中してしまうことがなくなる。

図２は、電流集中緩和の概要を示す説明図である。例えば、図７を用いて説明した従来の多層配線構造においては、図２（ａ）に示すように、各ヴィア１３，１４間において、ヴィア１４側を経由する電気抵抗のほうがヴィア１３側を経由する電気抵抗よりも低抵抗であるため、一方のヴィア１４に電流が集中してしまい、ＥＭ現象が生じ易くなってしまう。ところが、図１のような第１実施形態における多層配線構造では、図２（ｂ）または（ｃ）に示すように、各ヴィア３，４を経由する電気抵抗が互いに近づくことにより、一方の経路への電流集中が緩和され、他方の経路へ流れる電流の割合が増加する。これにより、第１実施形態における多層配線構造では、一方のヴィア４およびその近傍に発生するＥＭ現象を抑制することが可能となるのである。

この点について、具体例を挙げてさらに詳しく説明する。図３は、電流集中緩和の概要を説明するための回路図である。例えば、図７を用いて説明した従来の多層配線構造において、ヴィア１３側の電気抵抗Ｒv13とヴィア１４側の電気抵抗Ｒv14との間で、２Ｒv13＝Ｒv14の関係があるとすると、それぞれの経路へ流れる電流Ｉv13、Ｉv14は、Ｉv13＝２Ｉv14＝０．３３３Ｉの関係となる。ところが、図１のような第１実施形態における多層配線構造では、各ヴィア３，４を経由する電気抵抗が互いに近づくことにより、１．１Ｒv3＝Ｒv4の関係とすることが可能となり、これによりそれぞれの経路へ流れる電流もＩv3＝２Ｉv4＝０．４７６Ｉの関係となる。つまり、一方の経路への電流集中が０．６６６Ｉ→０．５２３Ｉに緩和され、ヴィア４およびその近傍に発生するＥＭ現象を抑制することが可能となるのである。

さらに、電流集中を緩和する上では、それぞれの電気抵抗の相違は、均等化するように設定されていることが好ましい。各ヴィア３，４を経由する電流に作用する電気抵抗が均等化されていれば、各ヴィア３，４への電流集中を確実に回避し得るようになり、ＥＭ現象が生じてしまうのを抑制するのに非常に有効となるからである。

つまり、ここで説明した多層配線構造では、各ヴィア３，４を経由する電流に作用する電気抵抗が、下層配線１と上層配線２との配線抵抗の相違を相殺するように、さらに好ましくは均等化するように設定されているため、その設定が設計上安全な電流値の範囲内であれば、ＥＭ現象による断線を起こり難くすることができ、結果として半導体装置の信頼性向上に寄与することが可能となる。したがって、その多層配線構造を用いて半導体装置を構成すれば、例えば高密度、高速度のＣＭＯＳ（Complementary Metal-Oxide Semiconductor）デバイスの実現が可能となる。このような半導体装置は、コンピュータ、ゲーム機、いわゆるモバイル製品等の性能を著しく向上させるものである。

なお、ここでは、各ヴィア３，４を経由する電流に作用する電気抵抗に対する設定が、上層配線２の段差およびヴィア３，４の配設数によって行われている場合を例に挙げたが、その設定は、上流側および下流側の各ヴィア３，４の形状の相違と、下層配線１および上層配線２の形状を相違との、少なくとも一方により行われていればよい。

図４は、他の具体例を示す説明図である。図例の多層配線構造では、２箇所に並設された上流側ヴィア３ａに対して、下流側ヴィア４ａが、１箇所のみに配設されている。しかも、下流側ヴィア４ａは、下層配線１ａおよび上層配線２ａよりも配線幅の狭いバイパス線５上に配設されている。このように構成された多層配線構造においても、各ヴィア３ａ，４ａを経由する電流に作用する電気抵抗が、下層配線１ａと上層配線２ａとの配線抵抗の相違を相殺するように、さらに好ましくは均等化するように設定することが可能となるため、各ヴィア３ａ，４ａへの電流集中を回避して、ＥＭ現象が生じてしまうのを抑制し得るようになる。

図５は、さらに他の具体例を示す説明図である。図例の多層配線構造では、上流側ヴィア３ｂの平面形状が楕円状になっている。このように、各ヴィア３ｂ，４ｂの形状を相違させて、その断面積の違いを利用しても、各ヴィア３ｂ，４ｂを経由する電流に作用する電気抵抗が、下層配線１ｂと上層配線２ｂとの配線抵抗の相違を相殺するように、さらに好ましくは均等化するように設定することが可能となるため、各ヴィア３ｂ，４ｂへの電流集中を回避して、ＥＭ現象が生じてしまうのを抑制し得るようになる。なお、楕円状のヴィア３ｂの形成については、周知技術を利用すればよいため（例えば、特開平１０−１４４８７８号公報参照）、ここではその説明を省略する。

〔第２の実施の形態〕
次に、本発明の第２の実施の形態について説明する。ただし、ここでは、上述した第１の実施の形態との相違点についてのみ説明する。

図６は、本発明に係る半導体装置の第２実施形態を示す説明図である。図例の多層配線構造においても、図７を用いて説明した多層配線構造と同様に、下層配線６と上層配線７とが複数のヴィア８，９を介して接続されているが、下層配線６よりも上層配線７のほうが配線高さ（厚さ）が大きいため、これにより互いの配線抵抗が異なっており、上層配線７の配線抵抗のほうが下層配線６の配線抵抗よりも低抵抗となっている。さらに、複数のヴィア８，９が、下層配線６および上層配線７における電流方向の上流側と下流側に分かれて配置されている。

ただし、ここで説明する多層配線構造では、従来とは異なり、上層配線７の配線抵抗のほうが下層配線６の配線抵抗よりも低抵抗となっていることから、その上層配線７における上流側ヴィア８と下流側ヴィア９との間に、局所的な配線抵抗部１０が設けられている。

配線抵抗部１０は、上層配線７の形成材料よりも高抵抗なものによって形成すればよい。例えば、空間（中空）、絶縁膜、半導体、当該形成材料よりも高抵抗な導体等によって形成することが考えられる。また、その形状は、その形成の容易さを考慮して決定すればよく、例えば図例のようなスリット状とすることが考えられる。なお、このような配線抵抗部１０は、周知技術を利用して形成すればよいため、ここではその形成手順の詳細についての説明を省略する。また、配線抵抗部１０の形成箇所、形成数等についても、第１の実施の形態の場合における配線幅や段差等と同様に、設計上安全な電流値の範囲内で適宜設定すればよい。

このような多層配線構造においても、配線抵抗部１０の存在により、各ヴィア８，９を経由する電流に作用する電気抵抗が、下層配線６と上層配線７との配線抵抗の相違を相殺するように、さらに好ましくは均等化するように設定することが可能となるため、第１の実施の形態の場合と同様に、各ヴィア８，９への電流集中を回避してＥＭ現象が生じてしまうのを抑制し得るようになり、結果として半導体装置の信頼性向上に寄与することが可能となる。

〔第３の実施の形態〕
次に、本発明の第３の実施の形態について説明する。ただし、ここでも、上述した第１または第２の実施の形態との相違点についてのみ説明する。

ここで説明する多層配線構造では、上流側および下流側の各ヴィアの形成材料の相違により、各ヴィアを経由する電流に作用する電気抵抗に対する設定が行われている。例えば、上層配線の配線抵抗のほうが下層配線の配線抵抗よりも低抵抗の場合であれば、上流側ヴィアのほうが下流側ヴィアよりも高抵抗の形成材料によって形成されている。なお、それぞれの形成材料については、Ｃｕ、Ａｌ、Ｗ等や、バリアメタルの材料Ｔｉ、Ｔａ、Ｗ等、あるいはその酸化物または窒化物等を、適宜組み合わせて用いればよい。

このような多層配線構造においても、各ヴィアの形成材料の相違により、各ヴィアを経由する電流に作用する電気抵抗が、下層配線と上層配線との配線抵抗の相違を相殺するように、さらに好ましくは均等化するように設定することが可能となるため、第１または第２の実施の形態の場合と同様に、各ヴィアへの電流集中を回避してＥＭ現象が生じてしまうのを抑制し得るようになり、結果として半導体装置の信頼性向上に寄与することが可能となる。

なお、上述した第１〜第３の実施の形態では、本発明について具体例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、各ヴィアの配設数等は単なる例示に過ぎず、下層配線および上層配線の形成材料、その配線幅や段差有無等と同様に、適宜設定すればよいことは勿論である。さらに、ここでは、上層配線の配線抵抗のほうが下層配線の配線抵抗よりも低抵抗となっている場合を例に挙げたが、これと逆の場合であっても、本発明が適用可能であることはいうまでもない。また、電流方向についても同様であり、上層配線から下層配線へ電流が流れる場合に限定されることなく、その逆の場合であっても全く同様に適用することが可能である。

本発明に係る半導体装置の第１実施形態の一具体例を示す説明図であり、（ａ）はその平面図、（ｂ）はその正面図である。 本発明に係る半導体装置の第１実施形態における電流集中緩和の概要を示す説明図であり、（ａ）は電流集中緩和前を示す図、（ｂ）および（ｃ）は電流集中緩和後を示す図である。 本発明に係る半導体装置の第１実施形態における電流集中緩和の概要を説明するための回路図である。 本発明に係る半導体装置の第１実施形態の他の具体例を示す説明図であり、（ａ）はその平面図、（ｂ）はその正面図、（ｃ）はＡ−Ａ断面図、（ｄ）はＢ−Ｂ断面図である。 本発明に係る半導体装置の第１実施形態のさらに他の具体例を示す説明図であり、（ａ）はその平面図、（ｂ）はその正面図である。 本発明に係る半導体装置の第２実施形態の一具体例を示す説明図であり、（ａ）はその平面図、（ｂ）はＣ−Ｃ断面図である。 従来の半導体装置における多層配線構造の一例を示す図であり、電流集中によるＥＭ現象を説明するための模式図であり、（ａ）はその平面図、（ｂ）はその正面図である。

符号の説明

１，１ａ，１ｂ，６…下層配線、２，２ａ，２ｂ，７…上層配線、３，３ａ，３ｂ，８…上流側ヴィア、４，４ａ，４ｂ，９…下流側ヴィア、５…バイパス線、１０…配線抵抗部

Claims (5)

1. 互いに配線抵抗の異なる下層配線と上層配線とがヴィアを介して接続される多層配線構造を有するとともに、前記ヴィアが前記下層配線および前記上層配線における電流方向の上流側と下流側に複数配置されている半導体装置であって、
   前記上流側のヴィアを経由する電流に作用する電気抵抗と、前記下流側のヴィアを経由する電流に作用する電気抵抗とが、前記下層配線と前記上層配線との配線抵抗の相違を相殺するように設定されている
   ことを特徴とする半導体装置。
2. 前記上流側のヴィアを経由する電流に作用する電気抵抗と前記下流側のヴィアを経由する電流に作用する電気抵抗とが均等化されている
   ことを特徴とする請求項１記載の半導体装置。
3. 前記上流側および前記下流側の各ヴィアの形状の相違と、前記下層配線および前記上層配線の形状を相違との少なくとも一方により、前記各ヴィアを経由する電流に作用する電気抵抗に対する設定が行われている
   ことを特徴とする請求項１記載の半導体装置。
4. 前記下層配線または前記上層配線のいずれか一方に局所的な配線抵抗部を設けることにより、前記各ヴィアを経由する電流に作用する電気抵抗に対する設定が行われている
   ことを特徴とする請求項１記載の半導体装置。
5. 前記上流側および前記下流側の各ヴィアの形成材料の相違により、前記各ヴィアを経由する電流に作用する電気抵抗に対する設定が行われている
   ことを特徴とする請求項１記載の半導体装置。
   

Images