JP2005209777A - Circuit module and manufacturing method therefor - Google Patents

Circuit module and manufacturing method therefor Download PDF

Info

Publication number
JP2005209777A
JP2005209777A JP2004012970A JP2004012970A JP2005209777A JP 2005209777 A JP2005209777 A JP 2005209777A JP 2004012970 A JP2004012970 A JP 2004012970A JP 2004012970 A JP2004012970 A JP 2004012970A JP 2005209777 A JP2005209777 A JP 2005209777A
Authority
JP
Japan
Prior art keywords
chip
circuit
circuit module
circuit component
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004012970A
Other languages
Japanese (ja)
Inventor
Koji Miyazawa
孝治 宮沢
Kohei Takase
耕平 高瀬
Takami Hirai
隆己 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soshin Electric Co Ltd
Original Assignee
Soshin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soshin Electric Co Ltd filed Critical Soshin Electric Co Ltd
Priority to JP2004012970A priority Critical patent/JP2005209777A/en
Publication of JP2005209777A publication Critical patent/JP2005209777A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To miniaturize a circuit module by lessening the total mounting area of an IC chip and circuit components and reducing dead spaces in dielectric boards. <P>SOLUTION: The circuit module 10A is formed by mounting one IC chip 14 and a plurality of circuit components 16 separately on a wiring board 12, where the IC chip 14 and the circuit components 16 are sealed in a resin layer 60. Each circuit component 16 includes one or more circuits which are formed in the dielectric board 26 composed of a plurality of laminated dielectric layers, and an upper surface terminal 32 and a lower surface terminal 34 which are lead out from the upper surface and lower surface of the dielectric board 26, respectively. <P>COPYRIGHT: (C)2005,JPO&amp;NCIPI

Description

本発明は、回路モジュールに関し、例えば1つのICチップと1以上の回路部品とを有する回路モジュール及びその製造方法に関する。   The present invention relates to a circuit module, for example, a circuit module having one IC chip and one or more circuit components, and a manufacturing method thereof.

一般に、例えば1つのICチップと1以上の回路部品とを有する回路モジュールは以下のような構造を有する。   In general, for example, a circuit module having one IC chip and one or more circuit components has the following structure.

即ち、図12に示すように、配線基板100の上面には、少なくとも1つのICチップ102が実装されるダイ104と、例えば2つの回路部品106が実装されるランド108と、IC用配線パターン110が形成されている。   That is, as shown in FIG. 12, on the upper surface of the wiring substrate 100, a die 104 on which at least one IC chip 102 is mounted, a land 108 on which, for example, two circuit components 106 are mounted, and an IC wiring pattern 110. Is formed.

そして、配線基板100のダイ104上にICチップ102が実装され、各ランド108上にそれぞれ回路部品106が実装されている。ICチップ102のパッド(図示せず)とIC用配線パターン110とはそれぞれボンディングワイヤ112で電気的に接続されている。   Then, the IC chip 102 is mounted on the die 104 of the wiring board 100, and the circuit components 106 are mounted on the lands 108, respectively. The pads (not shown) of the IC chip 102 and the IC wiring pattern 110 are electrically connected by bonding wires 112, respectively.

ICチップ102は、ワイヤボンディング部分を含めて樹脂層114で封止されている。配線基板100上に実装されたICチップ102及び回路部品106は、金属製あるいは樹脂製のハウジング116で被覆された形態となっている。   The IC chip 102 is sealed with a resin layer 114 including a wire bonding portion. The IC chip 102 and the circuit component 106 mounted on the wiring board 100 are covered with a metal or resin housing 116.

外部との信号のやりとりは、配線基板100の下面に形成された端子118を通じて行うようにしている。該端子118は、配線基板100の上面に形成されたランド108とスルーホール(図示せず)を介して電気的に接続されている(例えば特許文献1)。   Signal exchange with the outside is performed through a terminal 118 formed on the lower surface of the wiring board 100. The terminal 118 is electrically connected to a land 108 formed on the upper surface of the wiring board 100 via a through hole (not shown) (for example, Patent Document 1).

また、他の構造としては、図13に示すように、複数の回路120が内蔵された1つの誘電体基板122を用いる。該誘電体基板122の上面にはダイ(図示せず)と複数の電極124が形成されている。そして、該誘電体基板122のダイ上にICチップ102が実装され、該ICチップ102のパッド(図示せず)と誘電体基板122の電極124とがボンディングワイヤ126で電気的に接続されている。   Further, as another structure, as shown in FIG. 13, one dielectric substrate 122 in which a plurality of circuits 120 are incorporated is used. A die (not shown) and a plurality of electrodes 124 are formed on the upper surface of the dielectric substrate 122. Then, the IC chip 102 is mounted on the die of the dielectric substrate 122, and pads (not shown) of the IC chip 102 and the electrodes 124 of the dielectric substrate 122 are electrically connected by bonding wires 126. .

誘電体基板122の上面に実装されたICチップ102は、ワイヤボンディング部分を含めて樹脂層128で封止されている。外部との信号のやりとりは、誘電体基板122の下面に形成された端子130を通じて行うようにしている。   The IC chip 102 mounted on the upper surface of the dielectric substrate 122 is sealed with a resin layer 128 including a wire bonding portion. Signal exchange with the outside is performed through a terminal 130 formed on the lower surface of the dielectric substrate 122.

ここで、図13に示す回路モジュールの製造工程について図14〜図16を参照しながら簡単に説明する。   Here, the manufacturing process of the circuit module shown in FIG. 13 will be briefly described with reference to FIGS.

まず、図14の工程1に示すように、ベース基板140を用意する。このベース基板140の上面には耐熱シート142が貼着されている。この耐熱シート142の両面は粘着性を有する。その後、図14の工程2に示すように、耐熱シート142の上面に複数の誘電体基板122を貼着する。その後、図14の工程3に示すように、各誘電体基板122の上面にICチップ102を実装し、更に、図15に示すように、ICチップ102のパッドと誘電体基板122の上面に形成された電極124との間でワイヤボンディングを行う。   First, as shown in step 1 of FIG. 14, a base substrate 140 is prepared. A heat resistant sheet 142 is attached to the upper surface of the base substrate 140. Both surfaces of the heat-resistant sheet 142 are adhesive. Thereafter, as shown in Step 2 of FIG. 14, a plurality of dielectric substrates 122 are attached to the upper surface of the heat-resistant sheet 142. Thereafter, as shown in step 3 of FIG. 14, the IC chip 102 is mounted on the upper surface of each dielectric substrate 122, and further, formed on the pads of the IC chip 102 and the upper surface of the dielectric substrate 122 as shown in FIG. Wire bonding is performed between the formed electrodes 124.

次いで、図14の工程4に示すように、誘電体基板122の上面に実装されたICチップ102を、ワイヤボンディング部分を含めて樹脂層128で封止して回路モジュール144が完成する(図16参照)。その後、図14の工程5に示すように、樹脂層128の上面に捺印を行った後、図14の工程6に示すように、耐熱シート142から各回路モジュール144を分離する。   Next, as shown in Step 4 of FIG. 14, the IC chip 102 mounted on the upper surface of the dielectric substrate 122 is sealed with the resin layer 128 including the wire bonding portion, thereby completing the circuit module 144 (FIG. 16). reference). Thereafter, as shown in Step 5 of FIG. 14, after marking the upper surface of the resin layer 128, each circuit module 144 is separated from the heat-resistant sheet 142 as shown in Step 6 of FIG. 14.

特開平9−312522号公報Japanese Patent Laid-Open No. 9-31522

一般に、回路モジュールは、ICチップと1以上の回路部品をそれぞれ配線基板上に半田層にて実装するようにしているため、ICチップと回路部品において半田層で実装するためのランドスペースが必要になる。   In general, in a circuit module, an IC chip and one or more circuit components are each mounted on a wiring board with a solder layer, so that a land space is required for mounting the IC chip and the circuit component with a solder layer. Become.

しかも、図12に示す回路モジュールは、上述のランドスペースに加えて、ワイヤボンディングのためのスペースと、ワイヤボンディング部分を保護するために形成される樹脂層114のだれを考慮した逃げのためのスペースを新たに確保しなければならず、回路モジュールの小型化を図ることができない。   In addition to the land space described above, the circuit module shown in FIG. 12 has a space for wire bonding and a space for escape in consideration of the droop of the resin layer 114 formed to protect the wire bonding portion. Therefore, it is impossible to reduce the size of the circuit module.

一方、図13に示す回路モジュールは、サイズの大きな誘電体基板122を用意する必要がある。即ち、誘電体基板122上にICチップ102を実装することから、平面から見た面積として、ICチップ102の面積とワイヤボンディングされる電極124を配列するための面積が必要となる。   On the other hand, the circuit module shown in FIG. 13 needs to prepare a large-sized dielectric substrate 122. That is, since the IC chip 102 is mounted on the dielectric substrate 122, an area for arranging the area of the IC chip 102 and the electrodes 124 to be wire-bonded is required as an area seen from a plane.

更に、誘電体基板122に内蔵された複数の回路120間の干渉を防ぐため、電極パターンを形成することができないデッドスペース132が生じてしまい、誘電体基板122を有効に利用できないという問題がある。   Furthermore, in order to prevent interference between the plurality of circuits 120 built in the dielectric substrate 122, a dead space 132 in which an electrode pattern cannot be formed is generated, and the dielectric substrate 122 cannot be effectively used. .

本発明はこのような課題を考慮してなされたものであり、ICチップや回路部品の全体の実装面積を少なくすることができ、かつ、誘電体基板内のデッドスペースの縮小化を図ることができ、回路モジュールの小型化を実現させることができる回路モジュール及びその製造方法を提供することを目的とする。   The present invention has been made in consideration of such problems, and can reduce the entire mounting area of the IC chip and circuit components, and can reduce the dead space in the dielectric substrate. An object of the present invention is to provide a circuit module and a method for manufacturing the circuit module that can realize a reduction in size of the circuit module.

本発明に係る回路モジュールは、少なくとも1つのICチップと、1以上の回路部品とがそれぞれ分離して配され、かつ、前記ICチップと前記回路部品とが樹脂層で封止され、前記回路部品は、複数の誘電体層が積層されて構成された誘電体基板内に形成された1以上の回路と、前記誘電体基板の上面及び下面にそれぞれ導出された1以上の端子とを有することを特徴とする。   In the circuit module according to the present invention, at least one IC chip and one or more circuit components are separately arranged, and the IC chip and the circuit component are sealed with a resin layer. Has one or more circuits formed in a dielectric substrate formed by laminating a plurality of dielectric layers, and one or more terminals respectively led to the upper and lower surfaces of the dielectric substrate. Features.

回路部品としては、例えばICチップの周辺に設置されるフィルタ、カプラ、バラン等のRF回路や、電源回路に必要なバイパスコンデンサ等がある。   Examples of the circuit components include RF circuits such as filters, couplers, and baluns installed around the IC chip, bypass capacitors necessary for the power supply circuit, and the like.

本発明では、これら回路部品の上面及び下面にそれぞれ端子を導出するようにしているため、ワイヤボンディングや半田付け等による様々な実装が用途に応じて選択可能となる。しかも、ICチップと1以上の回路部品を集積して実装することができるため、回路モジュールの全体の実装面積を縮小化することができる。   In the present invention, since terminals are led out to the upper surface and the lower surface of these circuit components, various mounting methods such as wire bonding and soldering can be selected according to the application. Moreover, since the IC chip and one or more circuit components can be integrated and mounted, the entire mounting area of the circuit module can be reduced.

そして、前記構成において、前記ICチップのパッドと前記誘電体基板の上面に導出された端子とをボンディングワイヤで電気的に接続するようにしてもよい。これにより、回路部品とICチップ間に、ワイヤボンディングのためのスペースと、ボンディングワイヤ部分を保護するために形成される樹脂層のだれを考慮した逃げのためのスペースを新たに確保する必要がなくなる。これは、回路モジュールの全体の実装面積の縮小化に寄与する。   In the above configuration, the pad of the IC chip and the terminal led to the upper surface of the dielectric substrate may be electrically connected by a bonding wire. As a result, there is no need to newly secure a space for wire bonding between the circuit component and the IC chip and a space for escape in consideration of the dripping of the resin layer formed to protect the bonding wire portion. . This contributes to a reduction in the overall mounting area of the circuit module.

しかも、誘電体基板上にICチップを実装していないことから、誘電体基板としてそれぞれ回路部品を構成する電極等の形成パターンに応じた大きさの誘電体基板を使用することができる。これは、誘電体基板内のデッドスペースの縮小化につながる。   In addition, since the IC chip is not mounted on the dielectric substrate, a dielectric substrate having a size corresponding to the formation pattern of electrodes and the like constituting circuit components can be used as the dielectric substrate. This leads to a reduction in dead space in the dielectric substrate.

また、前記構成において、前記ICチップと前記回路部品とをそれぞれ分離して配線基板の上面に実装し、前記配線基板の上面を前記ICチップ及び前記回路部品と共に前記樹脂層にて封止し、前記配線基板の下面を外部に露出するようにしてもよい。   Further, in the above configuration, the IC chip and the circuit component are separated and mounted on the upper surface of the wiring substrate, and the upper surface of the wiring substrate is sealed with the resin layer together with the IC chip and the circuit component, The lower surface of the wiring board may be exposed to the outside.

この場合、前記回路部品における前記誘電体基板の下面に導出された端子と前記配線基板の下面に形成されたパッドとを電気的に接続するようにしてもよい。   In this case, a terminal led to the lower surface of the dielectric substrate in the circuit component and a pad formed on the lower surface of the wiring substrate may be electrically connected.

また、前記構成において、少なくとも前記回路部品の下面に形成された端子を前記樹脂層から外部に露出させるようにしてもよい。この場合、少なくとも前記回路部品の下面に形成された端子と共に、前記ICチップの下面が前記樹脂層から外部に露出してもよい。つまり、誘電体基板の下面に導出された端子を樹脂封止後における外部端子として利用する。これにより、配線基板が不要になり、回路モジュールの薄型化を実現させることができる。   Moreover, in the said structure, you may make it expose the terminal formed in the lower surface of the said circuit component outside from the said resin layer at least. In this case, the lower surface of the IC chip may be exposed to the outside from the resin layer together with at least terminals formed on the lower surface of the circuit component. That is, the terminal led to the lower surface of the dielectric substrate is used as an external terminal after resin sealing. This eliminates the need for a wiring board and makes it possible to reduce the thickness of the circuit module.

また、本発明に係る回路モジュールの製造方法は、ベース基板の上面に少なくとも1つのICチップと、1以上の回路部品とを貼着する工程と、前記ICチップのパッドと前記回路部品の上面に形成された端子とをボンディングワイヤで電気的に接続する工程と、前記ICチップと前記回路部品を被覆するように樹脂層を塗布して、前記ICチップと前記回路部品を樹脂封止する工程と、前記ベース基板を除去して、前記樹脂封止された少なくとも前記回路部品の下面に形成された端子を外部に露出させる工程とを有することを特徴とする。   In addition, the method of manufacturing a circuit module according to the present invention includes a step of attaching at least one IC chip and one or more circuit components to the upper surface of the base substrate, and a pad of the IC chip and an upper surface of the circuit component. Electrically connecting the formed terminals with a bonding wire, applying a resin layer so as to cover the IC chip and the circuit component, and sealing the IC chip and the circuit component with resin And removing the base substrate to expose a terminal formed on at least a lower surface of the circuit component sealed with the resin to the outside.

これにより、上述した本発明に係る回路モジュール、即ち、少なくとも前記回路部品の下面に形成された端子が前記樹脂層から外部に露出された回路モジュールを容易に作製することができる。この作製された回路モジュールは、上述したように、小型化並びに薄型化を図ることができる。   Thereby, the circuit module according to the present invention described above, that is, a circuit module in which at least terminals formed on the lower surface of the circuit component are exposed to the outside from the resin layer can be easily manufactured. As described above, the manufactured circuit module can be reduced in size and thickness.

また、本発明に係る回路モジュールの製造方法は、配線基板の上面に形成された配線パターン上に少なくとも1つのICチップと、1以上の回路部品とを実装する工程と、前記ICチップのパッドと前記回路部品の上面に形成された端子とをボンディングワイヤで電気的に接続する工程と、前記ICチップと前記回路部品を被覆するように樹脂層を塗布して、前記ICチップと前記回路部品を樹脂封止する工程とを有することを特徴とする。この場合、前記配線基板は、該配線基板の上面に形成された配線パターンと該配線基板の下面に形成された端子とがスルーホールを介して電気的に接続されていてもよい。   According to another aspect of the present invention, there is provided a circuit module manufacturing method comprising: mounting at least one IC chip and at least one circuit component on a wiring pattern formed on an upper surface of a wiring board; Electrically connecting a terminal formed on the upper surface of the circuit component with a bonding wire; and applying a resin layer so as to cover the IC chip and the circuit component; And a resin sealing step. In this case, in the wiring substrate, a wiring pattern formed on the upper surface of the wiring substrate and a terminal formed on the lower surface of the wiring substrate may be electrically connected through a through hole.

これにより、上述した本発明に係る回路モジュール、即ち、ICチップと回路部品とがそれぞれ分離して配線基板の上面に実装され、前記配線基板の上面が前記ICチップ及び前記回路部品と共に前記樹脂層にて封止され、前記配線基板の下面が外部に露出された回路モジュールを容易に作製することができる。この作製された回路モジュールは、上述したように、小型化並びに薄型化を図ることができる。   Thereby, the circuit module according to the present invention described above, that is, the IC chip and the circuit component are separated and mounted on the upper surface of the wiring board, and the upper surface of the wiring board is the resin layer together with the IC chip and the circuit component. It is possible to easily manufacture a circuit module that is sealed with the above and the lower surface of the wiring board is exposed to the outside. As described above, the manufactured circuit module can be reduced in size and thickness.

以上説明したように、本発明に係る回路モジュール及びその製造方法によれば、ICチップや回路部品の全体の実装面積を少なくすることができると共に、誘電体基板内のデッドスペースの縮小化を図ることができ、回路モジュールの小型化を実現させることができる。   As described above, according to the circuit module and the manufacturing method thereof according to the present invention, the entire mounting area of the IC chip and the circuit component can be reduced, and the dead space in the dielectric substrate can be reduced. Thus, the circuit module can be reduced in size.

以下、本発明に係る回路モジュール及びその製造方法の実施の形態例を図1〜図11を参照しながら説明する。   Embodiments of a circuit module and a manufacturing method thereof according to the present invention will be described below with reference to FIGS.

第1の実施の形態に係る回路モジュール10Aは、図1に示すように、1つの配線基板12と、1つのICチップ14と、4つの回路部品(第1〜第4の回路部品16A〜16D:図2参照)とを有する。もちろん、ICチップ14は、2つ以上であってもよいし、第1〜第4の回路部品16A〜16Dは、1つあるいは2つあるいは3つあるいは5つ以上であってもよい。   As shown in FIG. 1, the circuit module 10A according to the first embodiment includes one wiring board 12, one IC chip 14, and four circuit components (first to fourth circuit components 16A to 16D). : See FIG. 2). Of course, the number of IC chips 14 may be two or more, and the number of first to fourth circuit components 16A to 16D may be one, two, three, or five or more.

ここで、4つの回路部品16A〜16Dの2種類の配列形態(第1及び第2の配列形態)について図2〜図5を参照しながら説明する。   Here, two types of arrangement forms (first and second arrangement forms) of the four circuit components 16A to 16D will be described with reference to FIGS.

まず、第1の配列形態は、図2に示すように、第1の回路部品16Aにおける第1の長い側面18aに対して、第2の回路部品16Bの第1の短い側面20aと、第4の回路部品16Dの第1の短い側面22aとが対向し、第3の回路部品16Cにおける第1の長い側面24aに対して、第2の回路部品16Bの第2の短い側面20bと、第4の回路部品16Dの第2の短い側面22bとが対向した形態となっている。   First, as shown in FIG. 2, the first arrangement form includes a first short side surface 20a of the second circuit component 16B, a fourth long side 18a in the first circuit component 16A, and a fourth The second short side surface 20b of the second circuit component 16B and the fourth short side surface 22a of the third circuit component 16C are opposed to the first short side surface 22a of the third circuit component 16D. The second short side surface 22b of the circuit component 16D is opposed to the second short side surface 22b.

この第1の配列形態において、第1の回路部品16Aは、図1に示すように、複数の誘電体層が積層されて構成された第1の誘電体基板26A内に形成された複数の電極層28からなる1以上の回路30と、図2に示すように、第1の誘電体基板26Aの上面に導出された複数の端子(上面端子)32Aと、図3に示すように、第1の誘電体基板26Aの下面に導出された複数の端子(下面端子)34Aとを有する。   In the first arrangement, the first circuit component 16A includes a plurality of electrodes formed in a first dielectric substrate 26A formed by laminating a plurality of dielectric layers as shown in FIG. One or more circuits 30 composed of the layer 28, a plurality of terminals (upper surface terminals) 32A led to the upper surface of the first dielectric substrate 26A as shown in FIG. 2, and a first as shown in FIG. And a plurality of terminals (lower surface terminals) 34A led to the lower surface of the dielectric substrate 26A.

第2の回路部品16Bは、複数の誘電体層が積層されて構成された第2の誘電体基板26B(図2参照)内に形成された図示しない複数の電極層からなる1以上の回路と、図2に示すように、第2の誘電体基板26Bの上面に導出された複数の端子(上面端子)32Bと、図3に示すように、第2の誘電体基板26Bの下面に導出された複数の端子(下面端子)34Bとを有する。   The second circuit component 16B includes at least one circuit including a plurality of electrode layers (not shown) formed in a second dielectric substrate 26B (see FIG. 2) formed by laminating a plurality of dielectric layers. 2, a plurality of terminals (upper surface terminals) 32B led out to the upper surface of the second dielectric substrate 26B and a lower surface of the second dielectric substrate 26B as shown in FIG. 3. And a plurality of terminals (lower surface terminals) 34B.

第3の回路部品16Cは、図1に示すように、複数の誘電体層が積層されて構成された第3の誘電体基板26C内に形成された複数の電極層36からなる1以上の回路38と、図2に示すように、第3の誘電体基板26Cの上面に導出された複数の端子(上面端子)32Cと、図3に示すように、第3の誘電体基板26Cの下面に導出された複数の端子(下面端子)34Cとを有する。   As shown in FIG. 1, the third circuit component 16C includes one or more circuits including a plurality of electrode layers 36 formed in a third dielectric substrate 26C formed by stacking a plurality of dielectric layers. 38, a plurality of terminals (upper surface terminals) 32C led to the upper surface of the third dielectric substrate 26C as shown in FIG. 2, and a lower surface of the third dielectric substrate 26C as shown in FIG. And a plurality of derived terminals (lower surface terminals) 34C.

第4の回路部品16Dは、複数の誘電体層が積層されて構成された第4の誘電体基板26D(図2参照)内に形成された図示しない複数の電極層からなる1以上の回路と、図2に示すように、第4の誘電体基板26Dの上面に導出された複数の端子(上面端子)32Dと、図3に示すように、第4の誘電体基板26Dの下面に導出された複数の端子(下面端子)34Dとを有する。   The fourth circuit component 16D includes one or more circuits including a plurality of electrode layers (not shown) formed in a fourth dielectric substrate 26D (see FIG. 2) formed by laminating a plurality of dielectric layers. 2, a plurality of terminals (upper surface terminals) 32D led to the upper surface of the fourth dielectric substrate 26D, and a lower surface of the fourth dielectric substrate 26D as shown in FIG. 3. And a plurality of terminals (lower surface terminals) 34D.

次に、第2の配列形態は、図4に示すように、第1の回路部品16Aにおける第1の短い側面40aに対して、第2の回路部品16Bの第1の長い側面42aの一部が対向し、第2の回路部品16Bにおける第2の短い側面20bに対して、第3の回路部品16Cの第1の長い側面24aの一部が対向し、第3の回路部品16Cにおける第1の短い側面44aに対して、第4の回路部品16Dの第1の長い側面46aの一部が対向し、第4の回路部品16Dにおける第1の短い側面22aに対して、第1の回路部品16Aの第1の長い側面18aの一部が対向した形態となっている。   Next, as shown in FIG. 4, the second arrangement form is a part of the first long side surface 42a of the second circuit component 16B with respect to the first short side surface 40a of the first circuit component 16A. Is opposed to the second short side surface 20b of the second circuit component 16B, and a part of the first long side surface 24a of the third circuit component 16C is opposed to the first short side of the third circuit component 16C. A part of the first long side surface 46a of the fourth circuit component 16D is opposed to the short side surface 44a of the first circuit component, and the first circuit component is opposed to the first short side surface 22a of the fourth circuit component 16D. A part of the first long side surface 18a of 16A is in a facing state.

以下の説明では、第1〜第4の回路部品16A〜16Dを総称して示すときは、回路部品16と記し、第1〜第4の誘電体基板26A〜26Dを総称して示すときは、誘電体基板26と記す。また、第1〜第4の回路部品16A〜16Dにおける上面端子32A〜32Dを総称して示すときは、上面端子32と記し、第1〜第4の回路部品16A〜16Dにおける下面端子34A〜34Dを総称して示すときは、下面端子34と記す。なお、誘電体基板26は、LTCC(Low Temperature Co-fired Ceramics)で構成することができる。   In the following description, when the first to fourth circuit components 16A to 16D are generically shown, they are described as the circuit component 16, and when the first to fourth dielectric substrates 26A to 26D are generically shown, This is referred to as a dielectric substrate 26. Further, when the upper surface terminals 32A to 32D in the first to fourth circuit components 16A to 16D are collectively referred to as the upper surface terminal 32, the lower surface terminals 34A to 34D in the first to fourth circuit components 16A to 16D are described. Are collectively referred to as a lower surface terminal 34. The dielectric substrate 26 can be made of LTCC (Low Temperature Co-fired Ceramics).

第1〜第4の誘電体基板26A〜26D内に形成される1以上の回路としては、ICチップの周辺回路であるフィルタ、カプラ、バラン等のRF回路や、電源回路に必要なバイパスコンデンサ等が挙げられる。この場合、誘電体基板26内にフィルタやカプラを一体に形成するようにしてもよいし、フィルタやバランを一体に形成するようにしてもよい。もちろん、誘電体基板26内にフィルタ、カプラ及びバランを一体に形成するようにしてもよい。   The one or more circuits formed in the first to fourth dielectric substrates 26A to 26D include RF circuits such as filters, couplers, and baluns that are peripheral circuits of the IC chip, bypass capacitors necessary for the power supply circuit, etc. Is mentioned. In this case, a filter and a coupler may be integrally formed in the dielectric substrate 26, or a filter and a balun may be integrally formed. Of course, a filter, a coupler, and a balun may be integrally formed in the dielectric substrate 26.

ICチップ14と回路部品16は、それぞれ分離して配線基板12の上面に実装されている。具体的には、ICチップ14は、配線基板12の上面におけるほぼ中央部分に形成されたダイ50上に実装され、ICチップ14の下面電極52とダイ50とが図示しない半田層を介して電気的に接続される。   The IC chip 14 and the circuit component 16 are separated and mounted on the upper surface of the wiring board 12. Specifically, the IC chip 14 is mounted on a die 50 formed at a substantially central portion on the upper surface of the wiring board 12, and the lower surface electrode 52 of the IC chip 14 and the die 50 are electrically connected via a solder layer (not shown). Connected.

回路部品16は、配線基板12の上面に形成された図示しない配線パターンのランド54上に実装され、誘電体基板26の下面端子34とランド54とが図示しない半田層を介して電気的に接続される。   The circuit component 16 is mounted on a land 54 of a wiring pattern (not shown) formed on the upper surface of the wiring board 12, and the lower surface terminal 34 of the dielectric substrate 26 and the land 54 are electrically connected via a solder layer (not shown). Is done.

配線基板12の上面は、ICチップ14及び回路部品16と共に樹脂層60にて封止され、配線基板12の下面は外部に露出されている。回路部品16の下面端子34は、配線基板12の下面に形成されたパッド62と電気的に接続されている。この場合、下面端子34が電気的に接続されるランド54とパッド62とが直接スルーホール64を介して接続されていてもよいし、ランド54とパッド62とが、図示しない配線パターンと前記スルーホール64とを介して接続されていてもよい。   The upper surface of the wiring substrate 12 is sealed with a resin layer 60 together with the IC chip 14 and the circuit component 16, and the lower surface of the wiring substrate 12 is exposed to the outside. The lower surface terminal 34 of the circuit component 16 is electrically connected to a pad 62 formed on the lower surface of the wiring board 12. In this case, the land 54 to which the lower surface terminal 34 is electrically connected and the pad 62 may be directly connected via the through hole 64, or the land 54 and the pad 62 may be connected to the wiring pattern (not shown) and the through hole. It may be connected via a hole 64.

そして、第1の配列形態並びに第2の配列形態では、図2及び図4に示すように、ICチップ14のパッド66と回路部品の上面端子とがそれぞれボンディングワイヤ68で電気的に接続される。   In the first arrangement form and the second arrangement form, as shown in FIGS. 2 and 4, the pads 66 of the IC chip 14 and the upper surface terminals of the circuit components are electrically connected by bonding wires 68. .

このように、第1の実施の形態に係る回路モジュール10Aは、回路部品16の上面及び下面にそれぞれ端子32及び34を導出するようにしているため、例えば図2及び図3に示す第1の配列形態や図4及び図5に示す第2の配列形態のように、ワイヤボンディングや半田付け等による様々な実装が用途に応じて選択可能となる。しかも、ICチップ14と回路部品16を様々な配列形態にて集積して実装することができるため、回路モジュール10Aの全体の実装面積を縮小化することができる。   Thus, since the circuit module 10A according to the first embodiment leads out the terminals 32 and 34 to the upper surface and the lower surface of the circuit component 16, respectively, for example, the first module shown in FIGS. As in the arrangement form and the second arrangement form shown in FIGS. 4 and 5, various mountings such as wire bonding and soldering can be selected in accordance with the application. Moreover, since the IC chip 14 and the circuit component 16 can be integrated and mounted in various arrangement forms, the entire mounting area of the circuit module 10A can be reduced.

また、ICチップ14のパッド66と回路部品16の上面端子32とをボンディングワイヤ68で電気的に接続するようにしたので、回路部品16とICチップ14間に、ワイヤボンディングのためのスペースと、ボンディングワイヤ68の形成部分を保護するために形成される樹脂層60のだれを考慮した逃げのためのスペースを新たに確保する必要がなくなる。これは、回路モジュール10Aの全体の実装面積の縮小化に寄与する。   Further, since the pads 66 of the IC chip 14 and the upper surface terminals 32 of the circuit component 16 are electrically connected by the bonding wires 68, a space for wire bonding between the circuit component 16 and the IC chip 14, It is not necessary to secure a new space for escape in consideration of the dripping of the resin layer 60 formed to protect the portion where the bonding wire 68 is formed. This contributes to a reduction in the overall mounting area of the circuit module 10A.

しかも、誘電体基板26上にICチップ14を実装していないことから、誘電体基板26としてそれぞれ回路部品16を構成する電極等の形成パターンに応じた大きさの誘電体基板26を使用することができる。これは、誘電体基板26内のデッドスペースの縮小化につながる。   Moreover, since the IC chip 14 is not mounted on the dielectric substrate 26, the dielectric substrate 26 having a size corresponding to the formation pattern of the electrodes and the like constituting the circuit component 16 is used as the dielectric substrate 26. Can do. This leads to a reduction in dead space in the dielectric substrate 26.

次に、第2の実施の形態に係る回路モジュール10Bについて図6を参照しながら説明する。   Next, a circuit module 10B according to a second embodiment will be described with reference to FIG.

この第2の実施の形態に係る回路モジュール10Bは、図6に示すように、上述した第1の実施の形態に係る回路モジュール10Aとほぼ同様の構成を有するが、配線基板12が存在しない点と、ICチップ14の下面電極52と、回路部品16の下面端子34が樹脂層60から直接外部に露出されている点で異なる。   As shown in FIG. 6, the circuit module 10B according to the second embodiment has substantially the same configuration as the circuit module 10A according to the first embodiment described above, but the wiring board 12 does not exist. The difference is that the lower surface electrode 52 of the IC chip 14 and the lower surface terminal 34 of the circuit component 16 are directly exposed to the outside from the resin layer 60.

この第2の実施の形態に係る回路モジュール10Bにおいては、各回路部品16の下面端子34を樹脂封止後における外部端子として利用することができることから、配線基板12が不要になり、回路モジュール10Bの薄型化において有利となる。   In the circuit module 10B according to the second embodiment, since the lower surface terminal 34 of each circuit component 16 can be used as an external terminal after resin sealing, the wiring board 12 becomes unnecessary, and the circuit module 10B. This is advantageous in reducing the thickness.

次に、第2の実施の形態に係る回路モジュール10Bの製造方法について図7〜図11を参照しながら説明する。   Next, a method for manufacturing the circuit module 10B according to the second embodiment will be described with reference to FIGS.

この製造方法は、まず、図7の工程1に示すように、ベース基板70を用意する。このベース基板70の上面には耐熱シート72が貼着されている。この耐熱シート72の両面は粘着性を有する。なお、ベース基板70として、粘着性の材料が塗布されたベース基板を用いてもよい。   In this manufacturing method, first, a base substrate 70 is prepared as shown in step 1 of FIG. A heat resistant sheet 72 is attached to the upper surface of the base substrate 70. Both surfaces of the heat-resistant sheet 72 are adhesive. Note that a base substrate coated with an adhesive material may be used as the base substrate 70.

その後、図7の工程2に示すように、耐熱シート72の上面に、複数のICチップ14と複数の回路部品16とを貼着する。図7では、説明を簡単にするために、1つの回路部品16に対して1つのICチップ14を貼着した例を示しているが、具体的には、図8に示すように、耐熱シート72のうち、1つの回路モジュール10Bが作製される部分を1つの区画と定義したとき、各区画に対して1つのICチップ14と第1〜第4の回路部品16A〜16Dとを貼着する。その後、図7の工程3に示すように、各区画において、ICチップ14のパッド66(図2参照)と回路部品16の上面端子32との間、並びに回路部品16同士間でワイヤボンディングを行う(図9参照)。   Thereafter, as shown in Step 2 in FIG. 7, the plurality of IC chips 14 and the plurality of circuit components 16 are attached to the upper surface of the heat-resistant sheet 72. FIG. 7 shows an example in which one IC chip 14 is attached to one circuit component 16 for the sake of simplicity. Specifically, as shown in FIG. 72, when a portion where one circuit module 10B is manufactured is defined as one section, one IC chip 14 and first to fourth circuit components 16A to 16D are attached to each section. . Thereafter, as shown in Step 3 of FIG. 7, wire bonding is performed between the pads 66 (see FIG. 2) of the IC chip 14 and the upper surface terminals 32 of the circuit components 16 and between the circuit components 16 in each section. (See FIG. 9).

次いで、図7の工程4に示すように、各区画において、ICチップ14と第1〜第4の回路部品16A〜16Dとを樹脂層60で封止することによって、それぞれ回路モジュール10Bが完成する(図10参照)。   Next, as shown in Step 4 in FIG. 7, the circuit module 10 </ b> B is completed by sealing the IC chip 14 and the first to fourth circuit components 16 </ b> A to 16 </ b> D with the resin layer 60 in each section. (See FIG. 10).

その後、図7の工程5に示すように、各回路モジュール10Bの樹脂層60の上面にそれぞれ捺印を行った後、図7の工程6に示すように、耐熱シート72から各回路モジュール10Bを分離する(図11参照)。   Thereafter, as shown in Step 5 of FIG. 7, after marking each on the upper surface of the resin layer 60 of each circuit module 10 </ b> B, each circuit module 10 </ b> B is separated from the heat-resistant sheet 72 as shown in Step 6 of FIG. 7. (See FIG. 11).

このように、図7に示す製造方法においては、上述した第2の実施の形態に係る回路モジュール10B、即ち、ICチップ14の下面電極52と回路部品16の下面端子34が樹脂層60から外部に露出された回路モジュール10Bを容易に作製することができる。   As described above, in the manufacturing method shown in FIG. 7, the circuit module 10 </ b> B according to the second embodiment described above, that is, the lower surface electrode 52 of the IC chip 14 and the lower surface terminal 34 of the circuit component 16 are externally connected from the resin layer 60. The circuit module 10B exposed to can be easily manufactured.

なお、本発明に係る回路モジュール及びその製造方法は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。   Note that the circuit module and the manufacturing method thereof according to the present invention are not limited to the above-described embodiments, and various configurations can be adopted without departing from the gist of the present invention.

第1の実施の形態に係る回路モジュールを示す縦断面図である。It is a longitudinal section showing a circuit module concerning a 1st embodiment. 第1の実施の形態に係る回路モジュールにおける回路部品の第1の配列形態を上面から見て示す図である。It is a figure which sees the 1st arrangement form of the circuit components in the circuit module concerning a 1st embodiment from the upper surface. 第1の実施の形態に係る回路モジュールにおける回路部品の第1の配列形態を下面から見て示す図である。It is a figure which shows the 1st arrangement form of the circuit components in the circuit module concerning a 1st embodiment seeing from the bottom. 第1の実施の形態に係る回路モジュールにおける回路部品の第2の配列形態を上面から見て示す図である。It is a figure which shows the 2nd arrangement form of the circuit components in the circuit module concerning a 1st embodiment from the upper surface. 第1の実施の形態に係る回路モジュールにおける回路部品の第2の配列形態を下面から見て示す図である。It is a figure which shows the 2nd arrangement form of the circuit components in the circuit module concerning a 1st embodiment seeing from the bottom. 第2の実施の形態に係る回路モジュールを示す縦断面図である。It is a longitudinal cross-sectional view which shows the circuit module which concerns on 2nd Embodiment. 第2の実施の形態に係る回路モジュールの製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the circuit module which concerns on 2nd Embodiment. 図7の工程2(耐熱シート上にICチップと回路部品を貼着する工程)を示す説明図である。It is explanatory drawing which shows the process 2 (process of sticking an IC chip and a circuit component on a heat-resistant sheet | seat) of FIG. 図7の工程3(ワイヤボンディング工程)を示す説明図である。It is explanatory drawing which shows the process 3 (wire bonding process) of FIG. 図7の工程4(樹脂封止工程)を示す説明図である。It is explanatory drawing which shows the process 4 (resin sealing process) of FIG. 図7の工程6(耐熱シートから回路モジュールを分離する工程)を示す説明図である。It is explanatory drawing which shows the process 6 (process which isolate | separates a circuit module from a heat-resistant sheet | seat) of FIG. 従来例に係る回路モジュールを示す縦断面図である。It is a longitudinal cross-sectional view which shows the circuit module which concerns on a prior art example. 他の従来例に係る回路モジュールを示す縦断面図である。It is a longitudinal cross-sectional view which shows the circuit module which concerns on another prior art example. 他の従来例に係る回路モジュールの製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the circuit module which concerns on another prior art example. 図14の工程3(ワイヤボンディング工程)を示す説明図である。It is explanatory drawing which shows the process 3 (wire bonding process) of FIG. 図14の工程4(樹脂封止工程)を示す説明図である。It is explanatory drawing which shows the process 4 (resin sealing process) of FIG.

符号の説明Explanation of symbols

10A、10B…回路モジュール 12…配線基板
14…ICチップ 16、16A〜16D…回路部品
32、32A〜32D…上面端子 34、34A〜34D…下面端子
60…樹脂層 68…ボンディングワイヤ
DESCRIPTION OF SYMBOLS 10A, 10B ... Circuit module 12 ... Wiring board 14 ... IC chip 16, 16A-16D ... Circuit component 32, 32A-32D ... Upper surface terminal 34, 34A-34D ... Lower surface terminal 60 ... Resin layer 68 ... Bonding wire

Claims (9)

少なくとも1つのICチップと、1以上の回路部品とがそれぞれ分離して配され、かつ、前記ICチップと前記回路部品とが樹脂層で封止され、
前記回路部品は、複数の誘電体層が積層されて構成された誘電体基板内に形成された1以上の回路と、前記誘電体基板の上面及び下面にそれぞれ導出された1以上の端子とを有することを特徴とする回路モジュール。
At least one IC chip and one or more circuit components are separately arranged, and the IC chip and the circuit components are sealed with a resin layer,
The circuit component includes one or more circuits formed in a dielectric substrate configured by laminating a plurality of dielectric layers, and one or more terminals led to the upper surface and the lower surface of the dielectric substrate, respectively. A circuit module comprising:
請求項1記載の回路モジュールにおいて、
前記ICチップのパッドと前記誘電体基板の上面に導出された端子とがボンディングワイヤで電気的に接続されていることを特徴とする回路モジュール。
The circuit module according to claim 1,
A circuit module, wherein a pad of the IC chip and a terminal led to an upper surface of the dielectric substrate are electrically connected by a bonding wire.
請求項1又は2記載の回路モジュールにおいて、
前記ICチップと前記回路部品とがそれぞれ分離して配線基板の上面に実装され、
前記配線基板の上面が前記ICチップ及び前記回路部品と共に前記樹脂層にて封止され、
前記配線基板の下面が外部に露出していることを特徴とする回路モジュール。
The circuit module according to claim 1 or 2,
The IC chip and the circuit component are separated and mounted on the upper surface of the wiring board,
The upper surface of the wiring board is sealed with the resin layer together with the IC chip and the circuit component,
A circuit module, wherein a lower surface of the wiring board is exposed to the outside.
請求項3記載の回路モジュールにおいて、
前記回路部品における前記誘電体基板の下面に導出された端子と、前記配線基板の下面に形成されたパッドとが電気的に接続されていることを特徴とする回路モジュール。
The circuit module according to claim 3, wherein
A circuit module, wherein a terminal led to the lower surface of the dielectric substrate in the circuit component and a pad formed on the lower surface of the wiring substrate are electrically connected.
請求項1又は2記載の回路モジュールにおいて、
少なくとも前記回路部品の下面に形成された端子が前記樹脂層から外部に露出されていることを特徴とする回路モジュール。
The circuit module according to claim 1 or 2,
A circuit module, wherein at least terminals formed on a lower surface of the circuit component are exposed to the outside from the resin layer.
請求項5記載の回路モジュールにおいて、
少なくとも前記回路部品の下面に形成された端子と共に、前記ICチップの下面が前記樹脂層から外部に露出されていることを特徴とする回路モジュール。
The circuit module according to claim 5, wherein
A circuit module, wherein the lower surface of the IC chip is exposed to the outside from the resin layer together with at least terminals formed on the lower surface of the circuit component.
ベース基板の上面に少なくとも1つのICチップと、1以上の回路部品とを貼着する工程と、
前記ICチップのパッドと前記回路部品の上面に形成された端子とをボンディングワイヤで電気的に接続する工程と、
前記ICチップと前記回路部品を被覆するように樹脂層を塗布して、前記ICチップと前記回路部品を樹脂封止する工程と、
前記ベース基板を除去して、前記樹脂封止された少なくとも前記回路部品の下面に形成された端子を外部に露出させる工程と、
を有することを特徴とする回路モジュールの製造方法。
Adhering at least one IC chip and one or more circuit components to the upper surface of the base substrate;
Electrically connecting a pad of the IC chip and a terminal formed on the upper surface of the circuit component with a bonding wire;
Applying a resin layer so as to cover the IC chip and the circuit component and resin-sealing the IC chip and the circuit component;
Removing the base substrate and exposing the terminals formed on the lower surface of at least the circuit component sealed with the resin to the outside;
A method for manufacturing a circuit module, comprising:
配線基板の上面に形成された配線パターン上に少なくとも1つのICチップと、1以上の回路部品とを実装する工程と、
前記ICチップのパッドと前記回路部品の上面に形成された端子とをボンディングワイヤで電気的に接続する工程と、
前記ICチップと前記回路部品を被覆するように樹脂層を塗布して、前記ICチップと前記回路部品を樹脂封止する工程と、
を有することを特徴とする回路モジュールの製造方法。
Mounting at least one IC chip and one or more circuit components on a wiring pattern formed on the upper surface of the wiring board;
Electrically connecting a pad of the IC chip and a terminal formed on the upper surface of the circuit component with a bonding wire;
Applying a resin layer so as to cover the IC chip and the circuit component and resin-sealing the IC chip and the circuit component;
A method for manufacturing a circuit module, comprising:
請求項8記載の回路モジュールの製造方法において、
前記配線基板は、該配線基板の上面に形成された配線パターンと該配線基板の下面に形成された端子とがスルーホールを介して電気的に接続されていることを特徴とする回路モジュールの製造方法。

In the manufacturing method of the circuit module of Claim 8,
The circuit board is manufactured by connecting a wiring pattern formed on the upper surface of the wiring board and a terminal formed on the lower surface of the wiring board through a through hole. Method.

JP2004012970A 2004-01-21 2004-01-21 Circuit module and manufacturing method therefor Pending JP2005209777A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004012970A JP2005209777A (en) 2004-01-21 2004-01-21 Circuit module and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004012970A JP2005209777A (en) 2004-01-21 2004-01-21 Circuit module and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2005209777A true JP2005209777A (en) 2005-08-04

Family

ID=34899187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004012970A Pending JP2005209777A (en) 2004-01-21 2004-01-21 Circuit module and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2005209777A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016076162A1 (en) * 2014-11-12 2016-05-19 株式会社村田製作所 Composite electronic component, circuit module, and dc-dc converter module
JP2022026921A (en) * 2020-07-31 2022-02-10 アンリツ株式会社 Circuit element and thin film substrate mounting method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016076162A1 (en) * 2014-11-12 2016-05-19 株式会社村田製作所 Composite electronic component, circuit module, and dc-dc converter module
JPWO2016076162A1 (en) * 2014-11-12 2017-07-20 株式会社村田製作所 Composite electronic component and DCDC converter module
JP2022026921A (en) * 2020-07-31 2022-02-10 アンリツ株式会社 Circuit element and thin film substrate mounting method
JP7124018B2 (en) 2020-07-31 2022-08-23 アンリツ株式会社 Circuit element and thin film substrate mounting method

Similar Documents

Publication Publication Date Title
JP6140834B2 (en) Wiring board and electronic device
JP2007207802A (en) Electronic circuit module and method of manufacturing same
JPH0897352A (en) Multi-chip module with built-in electronic part
JP3660663B2 (en) Chip package manufacturing method
EP3345464B1 (en) Method of making an led device
US8148201B2 (en) Planar interconnect structure for hybrid circuits
JP2005209777A (en) Circuit module and manufacturing method therefor
WO2017077837A1 (en) Component-mounted substrate
JP2007242908A (en) Ceramic package for housing electronic components
JP5810206B1 (en) Substrate structure and manufacturing method thereof
JP6224473B2 (en) Wiring board, electronic device and electronic module
JP2003318314A (en) Multi-cavity circuit substrate
CN110326101B (en) Wiring substrate, electronic device, and electronic module
JP6989292B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
JP2005353925A (en) Multilayer wiring board and board for electronic apparatus
JPH08191186A (en) Multilayered wiring board
JP2006339293A (en) Circuit module
JP2020035898A (en) Substrate for mounting electronic element, electronic apparatus, and electronic module
KR20090049015A (en) Circuit module
US20020027011A1 (en) Multi-chip module made of a low temperature co-fired ceramic and mounting method thereof
JP7025845B2 (en) Wiring boards, electronic devices and electronic modules
JPS58134450A (en) Semiconductor device and manufacture thereof
JPH1140618A (en) Film carrier and laminate type mounting body using the film carrier
JPS5994856A (en) Composite circuit device and mounting method thereof
JP2003243562A (en) Resin sealed board and its manufacturing method, intermediate product of board and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081128

A131 Notification of reasons for refusal

Effective date: 20081209

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A02 Decision of refusal

Effective date: 20090630

Free format text: JAPANESE INTERMEDIATE CODE: A02