JP2005203532A - 電子部品及び電子部品の製造方法 - Google Patents

電子部品及び電子部品の製造方法 Download PDF

Info

Publication number
JP2005203532A
JP2005203532A JP2004007695A JP2004007695A JP2005203532A JP 2005203532 A JP2005203532 A JP 2005203532A JP 2004007695 A JP2004007695 A JP 2004007695A JP 2004007695 A JP2004007695 A JP 2004007695A JP 2005203532 A JP2005203532 A JP 2005203532A
Authority
JP
Japan
Prior art keywords
electronic component
magnetic
substrate
terminal electrode
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004007695A
Other languages
English (en)
Inventor
Hiroharu Nishimura
弘治 西村
Hiromi Sakida
広実 崎田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004007695A priority Critical patent/JP2005203532A/ja
Publication of JP2005203532A publication Critical patent/JP2005203532A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】小型でインピーダンス特性に優れ、直流抵抗値が小さい電子部品及び電子部品の製造方法を提供することを目的とする。
【解決手段】外周が段落ちした基体11と、基体11に設けられその外周が基体11よりも大きい一対の端子電極4と、基体11外周に覆われた導電膜12と、基体11の表面に設けられた螺旋溝7と、基体11の段落ちにより形成される基体11と端子電極4との交差する境界線に設けられた窪み溝6と、基体11の段落ち部の表面に形成された磁性絶縁体層5を有し、窪み溝6と螺旋溝7がつながっている構成とする。
【選択図】図1

Description

本発明は、電子機器等に好適に使用され、特にノイズ対策に使用することが可能な電子部品及び電子部品の製造方法に関するものである。
近年、フェライト燒結体の貫通孔に内部導体を設けた電子部品やフェライトグリーンシートと内部導体を積層し燒結体とした電子部品がノイズ対策部品として小型、薄型化されたデジタル機器に数多く使用されている。
ノイズ対策用電子部品に求められるインピーダンス特性はそのインダクタンス値が大きく、直流抵抗値が小さいことが必要で、そのために円柱上の磁性絶縁体に導電体をコイル状に捲回して大きなインダクタンス値を得ようとするのが一般的である。これ以外に、導電体を磁性絶縁体中に平面的または立体的に配設してコイルを形成したり、さらに平面インピーダンス素子と称され、磁性絶縁体の平面上にコイル状に導電体を形成したものなどが考案されている。ここで磁性絶縁体とは、電気的絶縁性に優れた磁性体のことを示している。
以下、従来の積層型のチップ型インピーダンス素子について説明する例えば(特許文献1参照)。図3は、従来のチップ型インピーダンス素子の内部構造を示す透視斜視図である。図3において1は磁性絶縁体、2は導電体、3は導電体と導通する電極部である。以上のように構成された従来の積層型の電子部品は、導電体を磁性絶縁体中に立体的に配設してコイルを形成しようとするもので、有機バインダーを添加した第1のフェライトのグリーンシート上に第1の導電体を印刷法によって形成し、この上に第2のフェライトのグリーンシートを積層し、さらに第2のフェライトのグリーンシート上に第2の導電体を第1の導電体と導通して形成する。このような工程を数回繰り返して積層体を形成し、焼成することにより、磁性絶縁体中に立体的にコイルを形成して製造している。
また、端子電極が設けられた基体に螺旋溝を設けて、インダクタ成分を発生させるチップ型インピーダンス素子があり、またこれの周囲に樹脂モールドを保護膜として形成するものもあった(例えば特許文献2参照)。
またコイルの巻数を多くしてインピーダンス特性をさらに改善するものとして、図4は従来のチップ型インピーダンス素子の内部構造を示す透視斜視図である。図4に示す次のような技術が提案されている(例えば特許文献3参照)。この技術は、セラミックスや表面を絶縁性にした磁性材料等の磁性絶縁体21の表面に螺旋状のコイル部22を形成し、この基材の両端に導電体に接続した電極部23を有し、コイル部22は、絶縁性の磁性絶縁体層24により被膜されているものである。
特開平7−86039号公報 特開平7−86041号公報 特開2000−269038号公報
しかしながら、(特許文献1)に示される積層形の電子部品では、フェライトのグリーンシートを複数回積層する必要があり、工程が煩雑になるばかりでなく、印刷された導電体とフェライトの焼成時の収縮率の違い等によりフェライト積層体から導電体が剥離するという問題点があった。さらに複数の導電体を接続させるビア層が複数枚必要になり、導
電体とビアとの接続数が増え、信頼性に欠けるという問題点があった。
また、(特許文献2)に示されるような樹脂モールドされた電子部品は、その樹脂モールドは、素子の保護を行うために設けられている。ここで、この電子部品では、性能向上のために、端子電極から中央部の螺旋導体までを十分に離間させて接続させているために、基体と端子電極の境界部分に存在する角部には十分に樹脂が充填されず、容易に空隙部ができてしまう問題があった。
この場合には、特に樹脂を塗布などする際の張力によりその外縁部となる、この端子電極と基体との境界に生じる角部に樹脂が行き渡りにくくなる問題もあり、更に空隙が生じる問題もあった。この場合には保護が不十分であり、もちろん、単なる樹脂では、磁束密度の外部への漏洩を防止できず、空隙部を基点とした漏洩も大きくなって、高いインピーダンスを実現することが困難である問題があった。
更に、(特許文献3)に示されるような電子部品の構成では、コイル部22を形成した表面に、フェライト粉末や、磁性体粉末が分散した樹脂を印刷法や吹き付け法により磁性体膜として形成する必要がある。ここで、印刷法での樹脂塗布では、基材の4つの表面にそれぞれ樹脂を印刷するので、印刷に時間がかかったり、それぞれの面の印刷界面が乱れたりする。さらに、印刷特性の安定、基材やコイル部との密着性を強くさせるために磁性体粉末に対する樹脂量を多くするので、インピーダンス特性が劣るという問題点があった。
これらは、特に、近年のノートパソコンへのドライブやその他のモバイル電子機器に求められる高いインピーダンス値を必要とする電子部品においては特に問題となっていた。
また、磁性体を含む樹脂を被覆する際に、基体表面に空隙ができてしまい、磁性体を含む樹脂により、磁束密度の漏洩が防止できるはずであるのに、その防止が不十分となる問題もあった。特に、基体と端子電極の境界上には角部ができるため、この部分に、十分に樹脂が届かない。角部は樹脂がもっとも充填されにくい箇所である上に、樹脂がなだらかになる際に働く張力がもっとも弱くなる部分であるために、この角部には樹脂が十分に充填されず、容易に空隙が生じてしまう。結果として、素子表面の樹脂が不十分な状態で被覆されてしまうため、保護が不十分である上に、磁束密度の漏洩を防止することができなくなってしまう。結果としてインピーダンス特性が低下する問題があった。
そこで本発明は上記の従来の問題点を解決するもので、小型でインピーダンス特性に優れ、直流抵抗が小さく、製造工程が簡略な電子部品及び電子部品の製造方法を提供することを目的としている。
本発明は、その外周が段落ちした基体と、基体に設けられ、その外周が基体よりも大きい一対の端子電極と、基体外周に覆われた導電膜と、基体表面に設けられた螺旋溝と、基体の段落ちにより形成される基体と端子電極との交差する境界線に設けられた窪み溝と、基体の段落ち部の表面に形成された磁性絶縁体層を有し、窪み溝と螺旋溝がつながっている構成とする。
本発明は、インダクタンス成分を発生させるコイル部が、基体上の螺旋溝により実現され、更にその外周に磁性絶縁体による保護膜が設けられることで、コイル部から発生する磁束密度の漏洩を防止できる。
更に、窪み溝が段落ちした基体と端子電極が交差する境界線上に設けられることで、螺旋溝からなるコイル部から発生する磁束密度の漏洩が、この窪み溝によって更に防止されて、外部への漏洩がなくなる効果がある。
以上のように、絶縁体の被覆に加えて端子電極の境界線での窪み溝による磁束密度の漏洩が防止されることで、インダクタとしての電子部品のQ値性能が向上することになる効果がある。
また、窪み溝が、段落ちした基体と端子電極の境界線上に形成されることで、基体周囲に設けられる磁性絶縁体を形成する磁性体ペーストの流れ込みを受けることが可能となって、磁性体ペーストの塗布が確実になる。特に、基体表面上において、角部となる端子電極との境界線上において磁性体ペーストが入り込まずに空隙が生じてしまうことを防止することも可能となる。これにより磁性体ペーストが確実に基体表面から十分な量をもって塗布されることになるメリットがある。
更に、この十分に塗布された磁性体ペーストが乾燥、焼結された場合にも、空隙のない確実な磁性絶縁体の被覆となって、電子部品の保護と共に、磁束密度の漏洩を確実に低減できるようになり、電子部品の性能を向上させることが可能となる。特に、インダクタンスのQ値向上が確保される。また、インピーダンス特性を向上させることが可能となる。
また、窪み溝の幅が螺旋溝よりも太く、また深いこと、更に、その境界線の周回の相当量の部分に渡って設けられることで、端子電極と基体とが導電膜により接続される部分に、非導通の境界線が設けられるため、螺旋溝から発生する磁束密度が、導電膜を経由して端子電極に漏洩し、更にこの端子電極から外部へ漏洩するのを防止することができ、インダクタンスのQ値、およびインピーダンス特性を向上させることができる。
特に、磁性体ペーストが空隙なく十分に基体上に被覆されることと、端子電極との境界の形成を、この窪み溝により共通に実現することができ、磁束密度漏洩防止の効率的低減を更に増すことができる。
本発明の請求項1に記載の発明は、その外周が段落ちした基体と、基体に設けられ、その外周が基体よりも大きい一対の端子電極と、基体外周に覆われた導電膜と、基体表面に設けられた螺旋溝と、基体の段落ちにより形成される基体と端子電極との交差する境界線に設けられた窪み溝と、基体の段落ち部の表面に形成された磁性絶縁体層を有し、窪み溝と螺旋溝がつながっていることを特徴とする電子部品であって、窪み溝に磁性絶縁体層を形成する磁性体ペーストが流れ込むことができ、充填量を十分とでき空隙部などの発生を防止して、窪み溝により端子電極と基体との接続部分の大部分を遮断する効果とあいまって、磁束密度の漏洩を防止してインピーダンス性能を向上させることができる。
本発明の請求項2に記載の発明は、窪み溝が、基体の段落ちにより生じる基体と端子電極との境界線の周回の50%以上98%以下の長さに渡って設けられることを特徴とする請求項1に記載の電子部品であって、各面の窪みに磁性材ペーストが均一に流れ込むので安定した密着性が得られる。
本発明の請求項3に記載の発明は、端子電極と基体が同一導電膜で覆われていることを特徴とする請求項1乃至2いずれか1に記載の電子部品であって、製造工程が容易となる。
本発明の請求項4に記載の発明は、窪み溝が、基体と端子電極が接する部分における磁
性絶縁体層の流れ込みを確保するものであることを特徴とする請求項1〜3いずれか1記載の電子部品であって、磁性絶縁体層を形成する磁性体ペーストが端子電極と基体との境界部の角部に流れ込みやすくなる。
本発明の請求項5に記載の発明は、窪み溝の深さが、3μm以上150μm以下であることを特徴とする請求項1〜4いずれか1記載の電子部品であって、磁性体ペーストの流れ込みと、電子部品の強度のバランスを保つことができる。
本発明の請求項6に記載の発明は、窪み溝の底面の角部に面取りが設けられていることを特徴とする請求項1〜5いずれか1記載の電子部品であって、磁性体ペーストの流れ込みを容易化することができる。
本発明の請求項7に記載の発明は、窪み溝が、螺旋溝よりも溝幅が広いことを特徴とする請求項1〜6いずれか1記載の電子部品であって、磁束密度の漏洩防止を確実にしつつ、磁性体ペーストの流れ込みの促進も同時に実現することができる。
本発明の請求項8に記載の発明は、窪み溝が螺旋溝で発生する磁束密度の外部漏洩を防止することを特徴とする請求項1〜7いずれか1記載の電子部品であって、インピーダンス性能を向上させることが可能となる。
本発明の請求項9に記載の発明は、磁性絶縁体層が、基体の表面に塗布された磁性体ペーストが乾燥もしくは焼成されて固化したものであることを特徴とする請求項1〜8いずれか1に記載の電子部品であって、磁性絶縁体層が、基体表面において空隙部などを生じさせずに、確実に充填されることが可能となる。
本発明の請求項10に記載の発明は、磁性材ペーストが、Ni−Zn系フェライトまたは、Ni−Zn−Cu系フェライトの仮焼粉体が有機溶剤または、水に溶解した熱硬化性樹脂に均一に分散していることを特徴とする請求項9に記載の電子部品であって、熱硬化性樹脂の粘性を利用して、コイル部を容易に埋設することができる。
本発明の請求項11に記載の発明は、磁性材ペーストは、Ni−Zn系フェライトまたは、Ni−Zn−Cu系フェライトの仮焼粉体に対して、有機溶剤または水に溶解した3〜55重量%の熱硬化性樹脂が含有されていることを特徴とする請求項9に記載の電子部品であって、取り扱いが容易で、膜厚の調整ができる磁性絶縁体層を容易に形成できる。
本発明の請求項12に記載の発明は、仮焼粉体は、600℃〜1200℃で仮焼されたものであることを特徴とする請求項11記載の電子部品であって、焼成収縮率を小さくでき、クラックの発生を抑える事ができる。
本発明の請求項13に記載の発明は、磁性絶縁体層が端子電極の高さを超えないことを特徴とする請求項1〜12いずれか1記載の電子部品であって、実装性の弊害をなくすことができる。
本発明の請求項14に記載の発明は、基体の断面が角柱状であることを特徴とする請求項1〜13いずれか1記載の電子部品であって、製造の容易性と、強度確保を両立させることができる。
本発明の請求項15に記載の発明は、磁性体から基体が形成される工程と、基体より外周の大きい端子電極を基体の両端に形成する工程と、端子電極と基体の表面に導電膜を被覆する工程と、端子電極と基体の交差する境界線に窪み溝を形成する工程と、窪み溝とつ
ながった螺旋溝を、基体上に形成する工程と、基体の表面に磁性体ペーストを塗布し、乾燥または600℃〜950℃の温度で焼成して磁性絶縁体層を形成する工程を有することを特徴とする電子部品の製造方法であって、磁束密度漏洩の防止されたインピーダンス性能の高い電子部品を実現することができる。
本発明の請求項16に記載の発明は、電子部品が、インダクタであることを特徴とする請求項1〜14いずれか1記載の電子部品であって、インピーダンス性能の高いインダクタとすることができる。
本発明の請求項17に記載の発明は、電子部品が、フィルタであることを特徴とする請求項1〜14いずれか1記載の電子部品であって、カットオフ性能の高いフィルタを実現することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1、図2はそれぞれ本発明の実施の形態における電子部品の透視斜視図、断面図である。
4は端子電極、5は磁性絶縁体層、6は窪み溝、7は螺旋溝、8はコイル部、9は溝部、10は電子部品、11は基体、12は導電膜である。
まず各部の詳細について説明する。
まず、基体11について説明する。
基体11は磁性体からなるものであり、例えばフェライト焼成体やアルミナ焼結体などから構成される。また、その形状は断面が角柱であってもよく、円柱や楕円柱、更なる多角形柱であってもよい。また角部に面取りが施されていることで、耐久性や強度を向上させることも好適である。
また、基体11はその外周が段落ちしており、端子電極4よりもその外周の大きさが小さくなっているものである。このため、段落ちにより、基体11と端子電極4との交差する部分に境界線ができており、その境界線には段落ちのため角部が生じている。
次に端子電極4について説明する。
端子電極4は基体11の両端に設けられており、一対の端子電極である。端子電極4と基体11とは導電膜12で覆われており、単層、あるいは多層の金属めっきや金属ペーストの蒸着などにより形成されている。また、耐久性の向上のために、端子電極4での金属層を厚くし、層の数を増やすなども好適である。
なお、端子電極4は基体11と一体で形成されてもよく、別体で張り合わされても良い。また基体11の段落ちは後から形成されてもよく、あらかじめ段落ちしている基体11を用いてもよい。
次に導電膜12について説明する。
導電膜12は、銅、金、銀、ニッケル、アルミ、あるいはこれらの合金などから形成され、めっき、蒸着、スパッタ、塗布などにより形成される。単層、多層のいずれでも良いものである。
次に磁性絶縁体層5について説明する。
磁性絶縁体層5は(図1、図2では説明を容易にするため透明にして示す。)、後述するように磁性材ペーストを塗布後、乾燥または、焼成することによって形成されるものである。基体11の段落ちした部分に渡って形成されており、少なくとも螺旋溝7により形成されるコイル部、および窪み溝6を覆うように形成される。これにより、電子部品10の保護と、磁束密度の漏洩を適切に防止できるものである。
次に窪み溝6について説明する。
窪み溝6は、基体11と端子電極4の境界線に設けられた溝であり、基体11の段落ちにより形成される、基体11と端子電極4の境界上の角部に形成される。窪み溝6は基体11表面上に形成されてもよく、あるいは端子電極4の横面側に設けても良い。また、窪み溝はレーザートリミングや砥石などにより形成される。
窪み溝6は、磁性体ペーストが流れ込む受け溝となる部分であり、この窪み溝6の存在により、張力がもっとも弱くなる外縁部となる基体11上において、磁性体ペーストが確実に充填されるのを確保する働きがある。また、張力を受けることになるため、基体11中央においても、磁性体ペーストが浮いたりすることがなくなり、磁性体ペーストと基体11表面の間に空隙が発生したりすることを防止でき、磁性体ペーストが極端に薄くなる部分が発生するのを防止できる。
また、当然ながら角部となる端子電極4と基体11との境界線上に磁性体ペーストが充填されない空隙が発生するのを防止することができる。
また、窪み溝6は磁性体ペーストの流れ込みが容易となるように、その溝の角部に面取りが施されていることも好適である、あるいは図2に示されるように丸みを持たせることもよい。
また、窪み溝6が螺旋溝7よりもその溝幅が広く、あるいは溝深さが深いほうが良い。これにより、十分な磁性体ペーストの流れ込みを促進することが可能となる。更に、コイル部8で発生する磁束密度が、端子電極4を経由して外部に漏洩するのを確実に防止でき、インピーダンス性能を向上させることが可能となる。
このとき、窪み溝6の深さは、3μm以上150μm以下であることが好ましい。3μm未満であると、磁性体ペーストの流れ込みが不十分で、150μmより大きい場合には、基体11と端子電極4間の接続強度が不十分となる上、磁性体ペーストの流れ込みや、端子電極4を経由した磁束密度の漏洩防止の効果も高止まりするからである。
更に、窪み溝6は、端子電極4と基体11の境界線の周回長さの50%以上98%以下とすることが好ましい。後で述べるが、50%以下では、磁性体ペーストの流れ込み、および外部への磁束密度漏洩防止が十分でなく、98%より大きくては、導電膜12として、端子電極4と基体11の導通部分が狭くなりすぎて、高抵抗となり、過電流による損傷なども生じうるからである。
特に、素子のサイズとして主に用いられる1608サイズの場合には、境界線の周回長さが2520μmであり、これの98%に窪み溝6が設けられた場合には、残る導電膜の部分の長さが約50μmで、これ以上小さくなる場合には、高抵抗となったり、損傷により切れたりして、素子の信頼性や歩留まりに悪影響が出るためである。
窪み溝6により磁性材ペーストが乾燥または、焼成して形成される磁性絶縁体層5と基体11と導電膜12との密着性を強固にできる。磁性材ペースト中の仮焼粉体量を増すことにより、さらにコイル部8からの漏洩磁束を磁性絶縁体層5で吸収し、磁気シールド効果を大きくできる。
窪み溝6の幅は、5μm〜250μmが望ましい。5μm以下では、磁性材ペーストが均一に流れ込めないので密着性を強固にできず好ましくない。250μm以上では、コイル部を形成する領域が少なくなり、大きなインピーダンス特性が得られず、好ましくない。
次に螺旋溝7について説明する。
螺旋溝は、基体11中央部に設けられたスパイラル状に形成された螺旋溝であり、コイル部8を形成する。これによりインダクタ成分が発生し、基体11などから生じる容量成分とあわせて、インピーダンスが発生し、インピーダンス素子が実現されるものである。
例えば、フィルタとして用いてもよく、共振素子として使用されても良いものである。
螺旋溝7は窪み溝6とつながっており、結果として、端子電極4から溝以外の部分に残った導電膜12を通じて電気導通して基体11を経由して、もう一方の端子電極4に達するものである。これにより、スパイラル周回を経由した電気導通が実現されるものである。
次に磁性絶縁体層5について説明する。
磁性絶縁体層5は、磁性ペーストが固化されたものであり、基体11の段落ち部を覆うものであり、少なくともコイル部8と窪み溝6が覆われるものである。また、その高さは、端子電極4を越えないか同等であることが好ましく、これにより実装時に端子電極4が基板より浮くことがないものとなる。
以上のように、電子部品10が形成され、これらはフィルタ、インピーダンス素子、共振素子などの多種の用途に用いられる電子部品となる。
ここで、磁性体ペーストについて説明する。
この磁性材ペーストは、フェライトの仮焼粉体、熱硬化性樹脂、及び熱硬化性樹脂を溶解させている有機溶剤から構成されている。ここでフェライトは、コイル部に直接接触して堆積されることや、高周波領域で使用する場合に発生する渦電流損失を小さくするために電気絶縁性に優れたものが良く、さらにインピーダンスを高くするためには比透磁率の大きいものが望ましく、Ni−Zn系フェライトまたは、Ni−Zn−Cu系フェライトが適当である。さらにこの磁性材ペーストは、焼成して使用する場合には、焼成収縮率が小さいことが望ましい。この焼成収縮率が大きいと、焼成時に磁性絶縁体層5にクラックが発生するので、水分等が浸入して信頼性に欠けるという問題点がある。焼成収縮率を小さくするためには、磁性材ペースト中の磁性材を600℃〜1200℃の温度範囲内で仮焼した仮焼粉体とすることが望ましい。仮焼温度が600℃以下では、焼成によるフェライト化が充分でなく、大きな比透磁率を得ることができないので好ましくない。また1200℃以上では焼成が必要以上に進んで固有抵抗値が小さくなり、高周波領域での比透磁率が低くなると同時に、それを粉砕する工程が煩雑になるので好ましくない。このように作製した仮焼粉体を熱硬化性樹脂を溶解した溶液に分散させて磁性材ペーストを作製する
このようにして得られた磁性材ペーストは、乾燥または、焼成後に高い比透磁率を有し、適当な粘性を持ち、したがって、塗布後の保形性に優れるとともに作業性にも優れたものとなる。ここで熱硬化性樹脂は、仮焼粉体に対して、3重量%〜55重量%が望ましい。3重量%以下では、適当な粘性が得られないので好ましくない。55重量%以上では、樹脂量が多くなるので大きなインピーダンス特性が得られず、好ましくない。
次に、電子部品の製造方法について説明する。
まず磁性絶縁体からなる基体11とこれの両端に形成される端子電極4を形成する工程について説明する。
まず、Ni−Zn系フェライトを焼成後の形状が図1、図2に示したような縦0.75mm、横0.75mm、長さ1.55mmで鼓状になるように所定の金型にて成形して1100℃で3時間焼成し、磁性絶縁体1からなる基体11を作製した。この基体11の全面にメッキ法にて導電性金属からなる被膜を形成し、導電膜12が施された基体11を得た。このとき、端子電極4も同時に形成され、基体11は端子電極4に比べてその外周が段落ちしている。
次に、この導電膜12を形成する方法について説明する。まず、有機溶剤で磁性絶縁体からなる基体11と端子電極4の表面を洗浄して脱脂する。この脱脂した基体11を塩化第一錫の塩酸溶液に数分間浸漬し、その表面に錫イオンを吸着させる。この錫イオンは、基体11、端子電極4の表面を電気的に活性化する。つぎにこの活性化された基体11と端子電極4をパラジウムの含有量が0.03重量%のパラジウム溶液に浸漬し、パラジウムを吸着させる。このパラジウムは次の無電解メッキの触媒作用を引き起こす。無電解メッキはシアン化銀溶液をPH=7に調整し、90〜95℃の温度に加温し約20分間浸漬して行う。こうして1〜3μmの厚さの銀層がメッキされる。つぎにこの磁性絶縁体1からなる素体を電解メッキして約70μmの厚さの銀層が全面に得られる。なお、ここでは銀層をメッキ法により形成したが、この方法に限られるものではなく、固有抵抗値が低くできるものであれば蒸着法等の他の方法を用いてもよい。
次に、窪み溝6を形成する工程について説明する。
端子電極4と基体11の境界部の長さの約85%にYAGレーザーを照射して銀層を熔解して除去することにより、窪み溝6が形成される。YAGレーザーで加工した窪み溝6の幅は約60μm、窪み溝6の深さは、磁性絶縁体表面から50μmとした。なお、この窪み溝6の形成は、レーザー加工法を採用したがこの方法に限られるわけではなく、銀層をカッターや回転砥石等で機械的に切削するような方法を用いても良い。
次に、螺旋溝を形成する工程について説明する。
銀層による導電膜12が形成された基体11のコイル部8を形成する部分にYAGレーザーを照射し、端子電極4とコイル部8を形成する部分以外の銀層を熔解して除去することにより、した窪みの一端と接続した螺旋溝7を形成して、端子電極4の一方から他方に向かったコイル部8が形成される。YAGレーザーで加工した溝部9の幅は40μm、深さは50μm、コイルの幅は70μmとし、捲回数は8回とした。なお、このコイル部8の形成はレーザー加工法を採用したが、この方法に限られるわけではなく、溝部となるところの銀層をカッター等で機械的に切削するような方法を用いても良い。またコイルの幅や、捲回数は、目的とするインピーダンスの値によって任意に設定することができる。
次に磁性絶縁体層5を形成する工程について説明する。
図1に示されるように、基体11の表面に磁性材ペーストが塗布される。磁性材ペーストは、窪み溝6にも流れ込みながら、段落ちした部分を平坦化して、その高さを端子電極4の高さと同等か、それ以下のレベルにしていく。その後約170℃にて30分乾燥させる。これによって樹脂が硬化し、仮焼粉体が適当に分散した樹脂層が形成される。次に、この電子部品10を900℃で2時間加熱すると、硬化した熱硬化性樹脂は燃焼し、残った仮焼粉体が焼成されて、密着性の強固な磁性絶縁体層5が形成された電子部品10が作成される。
このとき、端子電極4及びコイル部8は銀、銀−パラジウム、白金、銅等の導電性金属で形成されているので、熔解や剥離などの損傷を受けることはない。ここで焼成温度が600℃以下では、仮焼粉体が充分に焼成されなくて、磁性絶縁体層5が脆くなるので好ましくない。また、焼成温度が950℃以上では、磁性絶縁体層5の焼成収縮率が大きくなるし、端子電極4及びコイル部8の導電性金属被膜を損傷することになる。
次に、実際に作成した電子部品について説明する。
基体11の外形は縦0.75mm、横0.75mm、長さ1.55mmの角柱である。基体11の材料として、Ni−Zn系フェライトにが用いられた。このNi−Zn系フェライトは、その組成比がFe23:NiO:ZnO=50mol%:20mol%:30mol%のものである。この組成からなるNi−Zn系フェライトは、比透磁率が約800、固有抵抗値が1010Ω・cmと大きく、電子部品10の材料として適している。
また、窪み溝6は、境界面全周の約85%の長さに渡って形成され、窪み溝6の深さは基体11表面から約50μm、窪み溝6の幅は約60μmである。
端子電極4、コイル部8は銀層からなる導電膜12に覆われている。後述するような方法によって形成され、その厚みは約50μmでピッチ幅約160μmである。このピッチ幅及び、コイルの捲回数は、所望するインピーダンス値によって任意に設定することができる。この螺旋溝7により形成されたコイル部8、さらにした窪み溝6を埋設するようにして、磁性絶縁体層5が設けられる。磁性絶縁体層5の表面はなるべく平坦となることが好ましい。これにより、基板への実装時に素子浮きなどが生じない。
この磁性絶縁体層5は、Ni−Zn系フェライトを有機溶剤に溶解した熱硬化性樹脂10%中に均一に分散させて得られた磁性材ペーストから形成され、基体11表面の段落ち部に塗布し、乾燥、焼成して形成される。すなわち、端子電極4にはさまれる空間に磁性体ペーストが塗布されることで、段落ちしている空間に磁性体ペーストが充填される。この磁性体ペーストの塗布において、窪み溝6に磁性体ペーストが流れ込み、角部となる境界線に磁性体ペーストが流れ込まないことによる空隙が生じることを防止できる。更に、端子電極4と基体11の境界部において、磁性体ペーストの表面張力により、出っ張りとなる突出部である磁性体ペーストの盛り上がりが生じず(窪み溝6に吸収されるため)、実装においての悪影響も回避できる。
また、窪み溝6の存在により、導電膜12により導通している基体11の表面と端子電極4を経由して、コイル部8からの磁束密度が外部に漏洩することを防止できる。
もちろん、磁性体ペーストが固化することで形成される磁性絶縁体層5の存在により、磁束密度の外部への漏洩も防止でき、インピーダンス性能が向上するものである。
なお、この実施の形態においては、基体11の外形は、縦0.75mm、横0.75mm、長さ1.55mmの角柱としたが、このような形状に限られるわけではなく、他の大きさ、形状であってもよい。また、基体11の材料である磁性体として、Ni−Zn系のフェライトを用いたが、これ以外に比透磁率が高く、固有抵抗値が大きいものであれば使用することができる。また、コイル部8や端子電極4には導電性金属の銀を用いたが、これ以外に銀−パラジウム、銅、白金、金などの固有抵抗値が小さいもので構成してもよい。
次に、この構成による動作とその実験結果による特性の優位性を説明する。
窪み溝6の存在により、基体11の段落ち部に磁性体ペーストを塗布する際に、その窪み溝6に磁性体ペーストが流れ込む。この流れ込みによって、まず、端子電極4と基体11の境界部にできる角部に十分に磁性体ペーストが流れ込む。これにより、角部に空隙部ができることがなく、磁性体ペーストが十分に充填される。更に、表面張力の関係上、どうしても表面が盛り上がりやすい、端子電極4と基体11の境界付近の外周部においても、窪み溝6が磁性体ペーストを十分に受け入れるため、表面上の盛り上がりが生じなくなる。
まず、磁性体ペーストが境界部の角部に空隙を作らず十分に流れ込み、十分な素子の保護が可能となる。さらに、境界部表面での盛り上がりがなくなり、素子の基板への実装時の素子浮きなどを防止することが可能となる。
次に、角部に空隙を作らず磁性体ペーストが十分に充填されるために、外部への磁束密度の漏洩が防止される。また、窪み溝6の存在により、導電膜12での基体11と端子電極4との導通により、端子電極4から外部から磁束密度が漏洩することを防止することが可能となる。
このように、磁束密度の漏洩が防止されることで、インピーダンス性能を高めることが可能となる。
以上のように構成された電子部品10の100MHzにおけるインピーダンス特性を(表1)に示す。
Figure 2005203532
(表1)で比較例は、形状、コイル部8の捲回数及び端子電極4、磁性絶縁体層5の構成を本発明の電子部品10と同じているが、窪み溝は設けていない。
この結果から、本発明の電子部品の100MHzにおけるインピーダンスが150Ωと大きく、比較例のものに較べて倍の性能を示していることがわかる。さらに直流抵抗値が0.04Ωと小さいことから、優れたインピーダンス特性を有する電子部品10を得ることができた。
以上のように、実験結果からも明らかなとおり、段落ちした基体11と端子電極4との交差する境界線において、窪み溝6を形成することで、磁性体ペーストを十分に充填させて、空隙などの発生を防止し、表面張力による表面における磁性ペーストの盛りあがりを防止することができ、十分な素子の保護と、実装性の両面を実現した電子部品を得ることができる。
また、窪み溝6を境界線の50%〜98%の範囲で形成することで、基体11に形成されたコイル部8から発生する磁束密度が、端子電極4を経由して外部へ漏洩するのを防止することができ、インピーダンス性能の高い電子部品10を得ることができる。
更に、磁性体ペーストが窪み溝6により十分に充填され、空隙部ができないことで、磁性絶縁体層5から磁束密度が外部に漏洩するのを防止することができ、端子電極4からの漏洩が防止できることとあいまって、非常にインピーダンス性能の高い電子部品10を得ることができるものである。
本発明は、その外周が段落ちした基体と、基体に設けられ、その外周が基体よりも大きい一対の端子電極と、基体外周に覆われた導電膜と、基体表面に設けられた螺旋溝と、基体の段落ちにより形成される基体と端子電極との交差する境界線に設けられた窪み溝と、基体の段落ち部の表面に形成された磁性絶縁体層を有し、窪み溝と螺旋溝がつながってい
る構成により、基体表面上において、角部となる端子電極との境界線上において磁性体ペーストが入り込まずに空隙が生じてしまうことを防止し、磁性絶縁体層の充填を十分として、素子の保護を確実としつつ、窪み溝とあわせて外部への磁束密度の漏洩を防止できるインピーダンス性能の高い電子部品が必要な用途にも適用できる。
本発明の実施の形態におけるインピーダンス素子の透視斜視図 本発明の実施の形態におけるインピーダンス素子の断面図 従来のチップ型インピーダンス素子の内部構造を示す透視斜視図 従来のチップ型インピーダンス素子の内部構造を示す透視斜視図
符号の説明
1、21 磁性絶縁体
2 導電体
3、23 電極部
4 端子電極
5、24 磁性絶縁体層
6 窪み溝
7 螺旋溝
8、22 コイル部
9 溝部
10 電子部品
11 基体
12 導電膜

Claims (17)

  1. その外周が段落ちした基体と、
    前記基体に設けられ、その外周が前記基体よりも大きい一対の端子電極と、
    前記基体外周に覆われた導電膜と、
    前記基体表面に設けられた螺旋溝と、
    前記基体の段落ちにより形成される基体と前記端子電極との交差する境界線に設けられた窪み溝と、
    前記基体の段落ち部の表面に形成された磁性絶縁体層を有し、
    前記窪み溝と螺旋溝がつながっていることを特徴とする電子部品。
  2. 前記窪み溝が、前記基体の段落ちにより生じる基体と前記端子電極との境界線の周回の50%以上98%以下の長さに渡って設けられることを特徴とする請求項1に記載の電子部品。
  3. 前記端子電極と前記基体が同一導電膜で覆われていることを特徴とする請求項1乃至2いずれか1に記載の電子部品。
  4. 前記窪み溝が、前記基体と前記端子電極が接する部分における前記磁性絶縁体層の流れ込みを確保するものであることを特徴とする請求項1〜3いずれか1記載の電子部品。
  5. 前記窪み溝の深さが、3μm以上150μm以下であることを特徴とする請求項1〜4いずれか1記載の電子部品。
  6. 前記窪み溝の底面の角部に面取りが設けられていることを特徴とする請求項1〜5いずれか1記載の電子部品。
  7. 前記窪み溝が、前記螺旋溝よりも溝幅が広いことを特徴とする請求項1〜6いずれか1記載の電子部品。
  8. 前記窪み溝が前記螺旋溝で発生する磁束密度の外部漏洩を防止することを特徴とする請求項1〜7いずれか1記載の電子部品。
  9. 前記磁性絶縁体層が、前記基体の表面に塗布された磁性体ペーストが乾燥もしくは焼成されて固化したものであることを特徴とする請求項1〜8いずれか1に記載の電子部品。
  10. 前記磁性材ペーストが、Ni−Zn系フェライトまたは、Ni−Zn−Cu系フェライトの仮焼粉体が有機溶剤または、水に溶解した熱硬化性樹脂に均一に分散していることを特徴とする請求項9に記載の電子部品。
  11. 前記磁性材ペーストは、Ni−Zn系フェライトまたは、Ni−Zn−Cu系フェライトの仮焼粉体に対して、有機溶剤または水に溶解した3〜55重量%の熱硬化性樹脂が含有されていることを特徴とする請求項9に記載の電子部品。
  12. 前記仮焼粉体は、600℃〜1200℃で仮焼されたものであることを特徴とする請求項11記載の電子部品。
  13. 前記磁性絶縁体層が前記端子電極の高さを超えないことを特徴とする請求項1〜12いずれか1記載の電子部品。
  14. 前記基体の断面が角柱状であることを特徴とする請求項1〜13いずれか1記載の電子部品。
  15. 磁性体から基体が形成される工程と、
    前記基体より外周の大きい端子電極を前記基体の両端に形成する工程と、
    前記端子電極と前記基体の表面に導電膜を被覆する工程と、
    前記端子電極と前記基体の交差する境界線に窪み溝を形成する工程と、
    前記窪み溝とつながった螺旋溝を、前記基体上に形成する工程と、
    前記基体の表面に磁性体ペーストを塗布し、乾燥または600℃〜950℃の温度で焼成して磁性絶縁体層を形成する工程を有することを特徴とする電子部品の製造方法。
  16. 前記電子部品が、インダクタであることを特徴とする請求項1〜14いずれか1記載の電子部品。
  17. 前記電子部品が、フィルタであることを特徴とする請求項1〜14いずれか1記載の電子部品。
JP2004007695A 2004-01-15 2004-01-15 電子部品及び電子部品の製造方法 Pending JP2005203532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004007695A JP2005203532A (ja) 2004-01-15 2004-01-15 電子部品及び電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004007695A JP2005203532A (ja) 2004-01-15 2004-01-15 電子部品及び電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2005203532A true JP2005203532A (ja) 2005-07-28

Family

ID=34821255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004007695A Pending JP2005203532A (ja) 2004-01-15 2004-01-15 電子部品及び電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2005203532A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168311A1 (ja) * 2012-05-11 2013-11-14 株式会社村田製作所 チップバリスタ素子およびその製造方法
JP2016025150A (ja) * 2014-07-17 2016-02-08 株式会社村田製作所 トロイダルコイル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168311A1 (ja) * 2012-05-11 2013-11-14 株式会社村田製作所 チップバリスタ素子およびその製造方法
JP2016025150A (ja) * 2014-07-17 2016-02-08 株式会社村田製作所 トロイダルコイル

Similar Documents

Publication Publication Date Title
KR102138887B1 (ko) 칩 전자부품 및 그 제조방법
US9773611B2 (en) Chip electronic component and manufacturing method thereof
US10546681B2 (en) Electronic component having lead part including regions having different thicknesses and method of manufacturing the same
US9583251B2 (en) Chip electronic component and board having the same
TWI438793B (zh) Coil parts
CN107210129B (zh) 电子部件的制造方法以及电子部件
KR101709841B1 (ko) 칩 전자부품 및 그 제조방법
JP6784366B2 (ja) チップ電子部品及びその製造方法
CN104078221B (zh) 电感器及用于制造该电感器的方法
TWI307902B (ja)
KR101474166B1 (ko) 칩 전자부품 및 그 제조방법
JP5932914B2 (ja) チップ電子部品及びその実装基板
JP6481777B2 (ja) 電子部品およびその製造方法
US10923264B2 (en) Electronic component and method of manufacturing the same
JP2012028593A (ja) 積層セラミック電子部品およびその製造方法
JP2016139742A (ja) コイル部品
KR20160057785A (ko) 칩 전자부품 및 그 제조방법
KR20150134858A (ko) 칩 전자부품 및 그 실장기판
JP2020061410A (ja) 積層型電子部品
JP3456106B2 (ja) チップ型インピーダンス素子
JP2005203532A (ja) 電子部品及び電子部品の製造方法
US10629364B2 (en) Inductor and method for manufacturing the same
KR20170103414A (ko) 인덕터
JP2023039725A (ja) コイル部品及びコイル部品の製造方法
JP2004200439A (ja) 基板