JP2005202682A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005202682A
JP2005202682A JP2004008294A JP2004008294A JP2005202682A JP 2005202682 A JP2005202682 A JP 2005202682A JP 2004008294 A JP2004008294 A JP 2004008294A JP 2004008294 A JP2004008294 A JP 2004008294A JP 2005202682 A JP2005202682 A JP 2005202682A
Authority
JP
Japan
Prior art keywords
circuit layer
electrode
semiconductor device
anisotropic conductive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004008294A
Other languages
English (en)
Other versions
JP4529447B2 (ja
Inventor
Masahito Shibuya
正仁 渋谷
Hironobu Ishizaka
裕宣 石坂
Koji Tazaki
耕司 田崎
Kosuke Tanaka
耕輔 田中
Masahisa Niizawa
正久 新沢
Katsuya Iwata
克也 岩田
Hidehiko Tonozuka
秀彦 殿塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2004008294A priority Critical patent/JP4529447B2/ja
Publication of JP2005202682A publication Critical patent/JP2005202682A/ja
Application granted granted Critical
Publication of JP4529447B2 publication Critical patent/JP4529447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

【課題】
IC素子のサイズが小さい場合でも、IC素子の接続端子と回路層とを確実にかつ接続信頼性良く接続することが可能な半導体装置を提供する。
【解決手段】
表面に導電層が形成された第一の回路層と両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とで構成される半導体装置において、回路層とICの一方の電極との接続、ICの他方の電極と第二の回路層との接続及び第一及び第二の回路層との接続に超音波による金属接合を用いる。
【選択図】図1

Description

本発明は、非接触式ICカードなどアンテナコイルを含む回路構成の半導体装置及びその製造方法に関する。
現在広く用いられているキャッシュカード、クレジットカード等は、プラスチックカードに磁気ストライプを設け、これに記録された情報を読み取りできるようにしたものである。このような磁気記録方式のものでは、第三者によって情報が解読され易い、記録可能な情報量が少ないといった欠点がある。
そこで近年、メモリ、CPU等の機能を有するICチップを装備したICカードが開発され実用段階に達しつつある。中でも、非接触で信号の送受信を行う非接触ICカードとして、質問器(リーダ/ライタ)が発した電磁波により、応答器(非接触式ICカード)のアンテナコイルに誘導電圧を発生させ電源として利用すると共に、データの通信を行うものが注目されている。
このような非接触式ICカードとして、その基本的な回路構成は、プラスチックフィルムの一方の面にアンテナコイルパターンと回路パターンを形成し、その裏面側にアンテナコイルパターンと回路パターンとをスルーホールを介して接続するジャンパーパターンが形成された基板に、異方導電フィルムを介してICチップをフェイスダウン式に直接接続し、ICカードの外層となるプラスチックフィルムで挟んだICカードが、特許文献1に提案されている。
従来、ICカードのような半導体装置に使用されているICチップは、ICの回路形成面(下面)にアンテナに接続する接続電極が金メッキにより形成されており、接続電極に異方導電フィルムを介してアンテナ回路パターンに接続されている。
図2に従来の半導体装置の1つの実施例を示した。回路層基板に搭載するICチップ102には、下面の回路形成面にアンテナに接続する接続端子が設けられており、接続端子には、サイズ100〜200μmで高さが15〜20μmのバンプ(突起)が形成され、異方導電フィルム103を介して、回路層基板101に加熱・圧着されることにより、接続される。
特開平8−310172号公報
ICカードのようなプラスチックフィルムにて積層したカードの中にICチップ102を搭載する場合、チップサイズが2mm角以上大きく、かつチップ厚さが厚い(150μm以上)と、曲げ、捻れ等での機械的信頼性に弱いという課題があった。
一方、ICの片面バンプによる接続では、チップサイズが1mm角以下に小さくなった場合、アンテナ回路接続部のライン/スペースが狭くなってしまい、高精細な回路形成技術が必要になると共に、チップ実装時の位置合せが難しく、チップ搭載に対して高精度な位置精度が要求される。
また、半導体装置の通信特性・信頼性の点においては、異方導電フィルム103のみによる接続では導電粒子を介してICのバンプとアンテナ回路とを接続している為、接触面積が少なく、通信特性の不安定化を招いたり、長期的な接続信頼性に欠けるという課題があった。
本発明は、ICのチップサイズが1mm角以下に小さくなった場合でも、搭載位置に対する位置精度が大きく、かつ接続の信頼性にすぐれた半導体装置及びその製造方法を提供することを目的とする。
前述の課題を解決するために、本発明に係る半導体装置は、表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置において、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とがそれぞれ超音波による金属接合により接続されている。
また、本発明に係る半導体装置は、表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置において、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層に加え、前記第一及び第二の回路層とがそれぞれ超音波による金属接合により接続されている。
前記回路層の導電層と前記IC素子の電極は、金属接合により接続されることが好ましい。前記第一及び第二の導電層は、金属箔であることが好ましい。
前記第一の回路層の導電層にスリットが設けられていることが好ましい。
前記スリットは、L字型又はT字型であることが好ましい。
前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とは、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続されていることが好ましい。
前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層とは、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続されていることが好ましい。
前記第一又は第二の回路層の導電層は、アルミニウム箔であることが好ましい。
前記IC素子の厚みが100μm以下であることが好ましい。
前記IC素子の大きさが1mm角以下であることが好ましい。
本発明に係る半導体装置の製造方法は、表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置の製造方法であって、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とをそれぞれ超音波による金属接合により接続するステップを有する。
前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記接続するステップは、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とを、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続することが好ましい。
また、本発明に係る半導体装置の製造方法は、表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置の製造方法であって、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層とをそれぞれ超音波による金属接合により接続するステップを有する。
前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記接続するステップは、前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層とを、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続することが好ましい。
以上の本発明によって、IC素子のチップサイズが1mm角以下に小さくなった場合、両面に電極が形成されたIC素子を用いることにより、IC素子の一方の面に形成されたバンプと回路層、ICの他方の面に形成されたバンプと接続カバー及び接続カバーと回路層とを超音波により金属接合する為、搭載位置に対する実装位置精度が大きく確保でき、かつ接続の信頼性にすぐれた半導体装置を提供することが可能となる。
本発明を図面を用いて説明する。図1は、本発明の半導体装置を示す図である。図1(a)は、半導体装置を上面から見た上面図であり、図1(b)は半導体装置を右側面から見た断面図である。
本発明に用いる回路層1には、図1(b)に示したように、基材としてプラスチックフィルム5を用い、その表面にアルミニウム箔4を接着剤により貼り合わせたものを用いた。回路層1は、図1(a)に示すように、2.5mm(巾)×55mm(長さ)のサイズに中央に長さ5mm、巾0.5mmの励振スリット10を形成してある。アンテナ回路として動作する回路層1は、事前にアルミニウム箔4上にグラビア印刷方式により、エッチングレジストを印刷し、乾燥後、エッチング加工を行って形成してある。エッチング加工後の励振スリット10巾は、出来上がり寸法値0.5±0.1mmであった。回路層1に搭載するIC素子2は、サイズが0.5mm×0.5mm、厚みは、バックグラインド加工により50μmとしたものを用いた。IC素子2に形成される回路層1の基板に接続する電極は、IC素子2の上下に各々形成され、バンプサイズは、300μm×400μm、高さ15μmのAuバンプである。
IC素子2の下部に形成されたAuバンプ7と回路層1とは、異方導電フィルム3を介して、超音波を用いて加熱・圧着して接合され、回路層1表面のアルミニウム箔4上の酸化層12を突き破り、超音波接合部13においてAu―アルミの接合が行われている。一方、IC素子2の上部に形成されるAuバンプ7についても異方導電フィルム3を介して、上部の接続カバー8と超音波により加熱・圧着し、超音波接合部13において接合されている(Au−アルミ接合)。
下部の第一の回路層1と上部の第二の回路層8は、上記と同様、異方導電フィルム3を介して接続ポイント9の超音波接合部13において、超音波を用いて加熱・圧着され、接合されている(アルミーアルミ接合)。これら第一の回路層1と第二の回路層8の少なくとも1つ以上の層は、送信受信又は送受信機能を有することができる。
本発明の回路層1のアルミニウム箔4に代わって、銅などの金属箔を用いることができるが、量産時のコストの面では、アルミニウムが好ましい。この金属箔の厚さは、5〜30μmであることが好ましい。厚さが5μm未満であると、抵抗値が大きく回路として実用的でなく、50μmを超えると、厚くなり過ぎ、エッチングして回路の形状を形成することが困難となる。
本発明で用いる回路層1は金属張積層板によって形成され、この金属張積層板は、金属箔に対してプラスチックフィルム、あるいは、強化材/樹脂複合材などの基材を接着剤で貼り合せ積層したり、金属箔を基材に直接に張り合わせたものを用いることが好ましい。紙、ガラス繊維などの強化材に用いる樹脂として、熱硬化性樹脂、熱可塑性樹脂が用いられる。
熱硬化性樹脂として、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタクリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂などが挙げられる。
熱可塑性樹脂として、ポリエチレン、ポリプロピレンや、4−メチルペンテン−1樹脂、ポリブテン−1樹脂、及び高圧法エチレンコポリマーなどのポリオレフィン樹脂、スチレン系樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリビニルアルコール樹脂、ポリアクリロニトリル樹脂、ポリアクリル酸系プラスチック樹脂、ジエン系プラスチック樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリカーボネート樹脂、ポリアセタール樹脂、フッ素系樹脂、ポリウレタン系プラスチック樹脂、ポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリウレタン系熱可塑性エラストマー、ポリエステル系熱可塑性エラストマー、ポリアミド系熱可塑性エラストマー、低結晶性1,2−ポリブタジエン、塩素化ポリマー系熱可塑性エラストマー、フッ素系熱可塑性エラストマー、あるいはイオン架橋熱可塑性エラストマーなどの熱可塑性エラストマーなどが挙げられる。
接着剤には、熱硬化性樹脂、熱可塑性樹脂、ゴム、あるいは嫌気性接着剤を用いることができる。熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、シアノアクリレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、ベンゾシクロブテン樹脂などが挙げられ、必要な場合に、その硬化剤、硬化促進剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。
熱可塑性樹脂としては、ポリカーボネート樹脂、ポリスルフォン樹脂、ポリエーテルイミド樹脂、熱可塑性ポリイミド樹脂、四フッ化ポリエチレン樹脂、六フッ化ポリプロピレン樹脂、ポリエーテルエーテルケトン樹脂、塩化ビニル樹脂、ポリエチレン樹脂、ポリアミドイミド樹脂、ポリフェニレンスルフィド樹脂、ポリオキシベンゾエート樹脂などが挙げられ、必要な場合に、その硬化剤、硬化促進剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。
ゴムとしては、天然ゴム、ニトリルゴム、ブタジエンゴム、シリコーンゴム、イソブチレンゴムなどが挙げられ、必要な場合に、その架橋剤などを混合したものが使用できる。この接着剤の厚さは、3〜50μmであることが好ましい。
プラスチックフィルムとして、ポリエチレンテレフタレート樹脂(PET)、ポリエチレンナフタレート樹脂(PEN)などのポリエステル類、ポリエチレン樹脂、ポリプロピレン樹脂、ポリスチレン樹脂、EVAなどのポリオレフィン類、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂などのビニル系樹脂、ポリサルホン樹脂、ポリエーテルサルホン樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリエーテルイミド樹脂、熱可塑性ポリイミド樹脂、四フッ化ポリエチレン樹脂、六フッ化ポリプロピレン樹脂、ポリエーテルエーテルケトン樹脂、ポリフェニレンスルフィド樹脂、ポリオキシベンゾエート樹脂などのフィルムが挙げられる。
図1(a)に示すように、金属箔として厚さ9μmのアルミニウム箔4を、基材5として厚さ50μmのポリエチレンテレフタレートフィルムに貼り合わせた積層板を用い、アルミニウム箔4の表面の回路となる箇所に、グラビア印刷方式によりエッチングレジスト(熱乾燥型アルカリ可溶塗料)を印刷、乾燥して形成し、不要な箇所のアルミニウム箔4を塩化第二鉄溶液にてエッチング除去して、図1(a)に示すように、回路層1を2.5mm(巾)×55mm(長さ)のサイズで中央に長さ5mm、巾0.5mmの励振スリット10を形成した。エッチング加工後の励振スリット10巾は、出来上がり寸法値0.5±0.1mmであった。回路層1に搭載するIC素子2として、サイズが0.5mm×0.5mm、厚み50μmを用いた。IC素子2の上下には、各々、バンプサイズ、300μm×400μm、高さ15μmのAuバンプが形成されている。IC素子2に形成された回路層1に接続する電極は、IC素子2の下部に形成されたAuバンプ7と回路層11とは、異方導電フィルム3を介して超音波により加熱・圧着され、超音波接合部13において接合(Au−アルミ接合)されている。
一方、IC素子2の上部に形成されたAuバンプ7についても異方導電フィルム3を介して、上部の接続カバー8と超音波により超音波接合部13において加熱・圧着により接合(Au−アルミ接合)した。
下部の回路層1と上部の接続カバー8は、上記と同様、異方導電フィルム3を介して接続ポイント9にて超音波により加熱・圧着され、超音波接合部13において接合(アルミ−アルミ接合)して、半導体装置を作製した。
なお、本実施の形態によると、IC素子のチップサイズが1mm角以下と小さく、かつチップ厚みを100μm以下と薄いものを用いることで、カード又はタグ形状に成形した場合、曲げ・捻れに対して強くなり、機械的な信頼性の高い半導体装置を提供することができる。
本発明による半導体装置の1つの実施例を示す図である。 従来の技術による半導体装置の1つの実施例の断面図である。
符号の説明
1.第一の回路層
2.IC素子
3.異方導電フィルム
4.アルミニウム箔(導電層)
5.基材(プラスチックフィルム)
7.Auバンプ(電極)
8.第二の回路層
9.接続ポイント
10.励振スリット
12.アルミニウム酸化層
13.超音波接合部
101.回路層
102.片面バンプ付きIC
103.異方導電フィルム

Claims (13)

  1. 表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置において、
    前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とがそれぞれ超音波による金属接合により接続されていること
    を特徴とする半導体装置。
  2. 表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置において、
    前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とに加え、前記第一及び第二の回路層とがそれぞれ超音波による金属接合により接続されていること
    を特徴とする半導体装置。
  3. 前記第一の回路層の導電層にスリットが設けられていることを特徴とする請求項2記載の半導体装置。
  4. 前記スリットは、L字型又はT字型であることを特徴とする請求項3記載の半導体装置。
  5. 前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とは、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続されていることを特徴とする請求項1記載の半導体装置。
  6. 前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層とは、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続されていることを特徴とする請求項2乃至4のいずれかに記載の半導体装置。
  7. 前記第一又は第二の回路層の導電層は、アルミニウム箔であることを特徴とする請求項1乃至6のいずれかに記載の半導体装置。
  8. 前記IC素子の厚みが100μm以下であることを特徴とする請求項1乃至7のいずれかに記載の半導体装置。
  9. 前記IC素子の大きさが1mm角以下であることを特徴とする請求項1乃至8のいずれかに記載の半導体装置。
  10. 表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置の製造方法であって、
    前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とをそれぞれ超音波による金属接合により接続するステップを有すること
    を特徴とする半導体装置の製造方法。
  11. 前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記接続するステップは、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とを、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続することを特徴とする請求項10記載の半導体装置の製造方法。
  12. 表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置の製造方法であって、
    前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び第二の回路層と、前記第一及び第二の回路層とをそれぞれ超音波による金属接合により接続するステップを有すること
    を特徴とする半導体装置の製造方法。
  13. 前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記接続するステップは、前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層とを、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続することを特徴とする請求項12記載の半導体装置の製造方法。
JP2004008294A 2004-01-15 2004-01-15 半導体装置及びその製造方法 Expired - Fee Related JP4529447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004008294A JP4529447B2 (ja) 2004-01-15 2004-01-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004008294A JP4529447B2 (ja) 2004-01-15 2004-01-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005202682A true JP2005202682A (ja) 2005-07-28
JP4529447B2 JP4529447B2 (ja) 2010-08-25

Family

ID=34821695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004008294A Expired - Fee Related JP4529447B2 (ja) 2004-01-15 2004-01-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4529447B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000036555A1 (fr) * 1998-12-17 2000-06-22 Hitachi, Ltd. Dispositif a semi-conducteur et procede de production dudit dispositif
JP2002366917A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するicカード
JP2003317058A (ja) * 2002-04-19 2003-11-07 Oji Paper Co Ltd Icチップ実装体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000036555A1 (fr) * 1998-12-17 2000-06-22 Hitachi, Ltd. Dispositif a semi-conducteur et procede de production dudit dispositif
JP2002366917A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するicカード
JP2003317058A (ja) * 2002-04-19 2003-11-07 Oji Paper Co Ltd Icチップ実装体

Also Published As

Publication number Publication date
JP4529447B2 (ja) 2010-08-25

Similar Documents

Publication Publication Date Title
TW502220B (en) IC card
EP1818860B1 (en) RFID device
TWI337423B (en) Method for manufacturing a chip card antenna on a thermoplastic support and chip card obtained by said method
US20110011939A1 (en) Contact-less and dual interface inlays and methods for producing the same
JP4241147B2 (ja) Icカードの製造方法
JP2005129019A (ja) Icカード
TW200903898A (en) Semiconductor device and manufacturing method thereof
WO2007034764A1 (ja) 非接触型情報記憶媒体とその製造方法
WO2007083430A1 (ja) アンテナ内蔵モジュールとカード型情報装置およびそれらの製造方法
JP4620836B2 (ja) ウエハーの製造方法
KR20110010766A (ko) Ic카드·태그용 안테나 회로 구성체와 ic카드
KR100846236B1 (ko) 스마트 카드 웹 및 그 제조 방법
JP2007193598A (ja) Icカード
JP4529447B2 (ja) 半導体装置及びその製造方法
JP2003006588A (ja) Icモジュールとその製造方法、およびicカード製造方法
US7768459B2 (en) Transponder card
JP2005149375A (ja) 半導体装置
JP2017227959A (ja) 非接触型情報媒体及び非接触型情報媒体の製造方法
JP2004046549A (ja) 非接触icカード
JP2002304613A (ja) 非接触型icカードおよびその製造方法
JP2005078101A (ja) 接触型非接触型ハイブリットicモジュールとそれを使用した接触型非接触型ハイブリットicカード
JPH11134458A (ja) Icカード
WO1997042598A1 (en) Smart card formed with two joined sheets
JP3986641B2 (ja) 非接触型icモジュールの製造方法および非接触型icカードの製造方法
JP4752122B2 (ja) 非接触型icカードおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees