JP2005196843A - メモリの冗長救済装置 - Google Patents

Abstract

【課題】 メモリの欠陥セルの救済をワード単位で行うことにより、従来と比較して多数の欠陥セルを救済しながら冗長メモリの容量を小さくすることを可能にし、装置の低価格化を図ることのできるメモリの冗長救済装置を提供する。
【解決手段】 第１のメモリ、冗長的な第２のメモリ、及び前記第１のメモリの欠陥セルに対応する第１のアドレスと、前記欠陥セルを置き換える前記第２のメモリの置き換えセルに対応する第２のアドレスとの対応関係を記述するテーブルを備え、入力されたアドレスが前記第１のアドレスの場合、該第１のアドレスに対応する前記第２のアドレスを選択して前記第２のメモリに供給し、そうではない場合、前記入力されたアドレスを選択して前記第１のメモリに供給する構成とした。
【選択図】 図１

Description

本発明は、メモリにおいて欠陥のある領域をあらかじめ冗長的に備えてある領域と置き換えることで、歩留を向上させるための、メモリの冗長救済方法、及びメモリの冗長救済装置に関するものである。

メモリは１ビットでも欠陥があるとすべて不良品となってしまうため、歩留を向上させるためには多少の欠陥があるメモリを救済する必要がある。メモリの冗長救済方法としては、欠陥のある領域をあらかじめ冗長的に備えた領域と置き換えることでメモリを良品とし、歩留を向上させるものがある。

従来のメモリの冗長救済方法では、欠陥のある領域とあらかじめ冗長的に備えてある領域を置き換える際に、該置き換える単位としては、メモリのカラムもしくはロウを用いていた。

ここで、図９を参照しながらメモリのロウ、及びカラムについて説明する。
図９は、メモリの一構成を示す概略図である。図９に示すメモリは、縦方向Ｍビット、横方向Ｎビットのメモリセルを持っており、Ｍ×Ｎビットのメモリであり、１ワードＫビットとすると、総ワード数はＭ×Ｎ／Ｋワードを有する。ここで縦方向をカラム、横方向をロウといい、横方向のアドレスをカラムアドレス、縦方向のアドレスをロウアドレスという。メモリセルとは、１ビットのデータを記憶する素子である。

次に、従来の、メモリで用いられている冗長救済装置について、図１０を参照しながら説明する。
図１０は、従来のメモリの冗長救済装置の一構成を示すブロック図である。図１０において、５１０は入力信号、５２０はロウデコーダ、５３０はカラムデコーダ、５４０はメモリ、５５０は冗長メモリ、５６０は変換情報保持手段である。この従来の冗長救済装置では、メモリのカラムアドレスを保持する変換情報保持手段５６０を備えており、メモリの検査にて判明した欠陥のあるセルのカラムアドレスを登録することができる。

まず、メモリの欠陥アドレスの検出について、図１１を参照しながら説明する。
図１１は、欠陥カラムアドレスを保持するまでの動作フローを示したチャート図である。ステップ７１０にてメモリの検査を行った結果、メモリに欠陥があることが判明した場合（ステップ７１５）、欠陥のあるメモリセルのカラムアドレスを検出する（ステップ７２０）。検査装置に前記検査結果を出力し、欠陥情報を保持しておくと同時に、検査装置に保持した欠陥情報を変換情報保持手段５６０へ登録する（ステップ７３０）。登録する手段として、一例としてヒューズをもって、欠陥のあるアドレスに対応したヒューズを検査工程にてレーザ等で切断することで登録することができる。

次に、上記従来のメモリの冗長救済装置における、欠陥メモリを置き換える動作について説明する。

上記従来のメモリの冗長救済装置では、予めメモリ５４０とは別の冗長メモリ５５０をもっており、カラムデコーダ５３０は、入力信号５１０に与えられたカラムアドレスが、変換情報保持手段５６０に保持されている欠陥カラムアドレスと等しいとき、冗長メモリ５５０を選択し、そうでない場合は、メモリ５４０を選択する。このように、欠陥のある領域と冗長的に備えてある領域を置き換える単位としては、メモリのカラムを用いている。

ここで具体的な一例として、２個の欠陥を置き換える場合のメモリの概略図を図１２に示す。図１２において、１０１０、１０２０は欠陥のあるセル、１０３０、１０４０は欠陥のあるセルを持つカラム、１０５０、１０６０は冗長メモリのカラムである。カラム１０３０、１０４０には欠陥のあるセル１０１０、１０２０があり、該カラム１０３０、１０４０を冗長メモリのカラム１０５０、１０６０と置き換えることで、欠陥を持っていたメモリを良品とすることができ、結果的に歩留まりを向上させることができる。

上記の例ではメモリが１個の場合の冗長救済装置の構成を示したが、メモリが複数個の場合はメモリ毎に冗長メモリを個別に備える必要がある。

なお、上記の例では、カラム単位で欠陥のある領域を置き換える場合について説明したが、ロウ単位で欠陥のある領域を置き換えるとすることも同様にできる。
特公平４−８１８４０号公報

しかし、上記従来のメモリの冗長救済装置の構成では、メモリ上、たとえ１ビットの欠陥であってもそれに対する置き換える単位はカラムもしくはロウとなるため、位置が離れている２箇所の欠陥を置き換える場合、２つのカラムもしくはロウを冗長メモリに備えておく必要があり、冗長メモリの容量に対して置き換えることのできる欠陥の数が少なく、多数の欠陥を置き換えるためには、置き換える単位であるカラムもしくはロウの単位で冗長メモリの容量を増加させる必要があり、装置の価格が高くなるという課題があった。

本発明は、上記のような従来の課題を解決するためになされたものであり、多くの欠陥セルを救済しながら冗長メモリの容量の増加を抑えることのできる、メモリの冗長救済方法、及びメモリの冗長救済装置を提供することを目的とする。

上記の課題を解決するために、本発明の請求項１にかかるメモリの冗長救済装置は、メモリにおいて欠陥のある領域を予め冗長的に備えてある領域と置き換えるメモリの冗長救済装置において、連続アドレス空間に配置されている１つ以上の第１のメモリと、冗長的な第２のメモリと、前記第１のメモリの欠陥セルに対応する第１のアドレスと、前記欠陥セルを置き換える前記第２のメモリの置き換えセルに対応する第２のアドレスとの対応関係を記述するテーブルを有し、入力されたアドレスが前記第１のアドレスの場合、該第１のアドレスに対応する前記第２のアドレス、及び前記第２のアドレスが出力されることを示す選択信号を出力する冗長アドレス生成手段と、前記選択信号が出力された場合、前記冗長アドレス生成手段から出力された第２のアドレスを選択して前記第２のメモリに供給し、そうではない場合、前記入力されたアドレスを選択して前記第１のメモリに供給するセレクタと、を備えたことを特徴とするものである。

また、本発明の請求項２にかかるメモリの冗長救済装置は、請求項１記載のメモリの冗長救済装置において、前記第１のアドレスは、前記第１のメモリのワードアドレスであり、前記第２のアドレスは、前記冗長的な第２のメモリのワードアドレスであることを特徴とするものである。

また、本発明の請求項３にかかるメモリの冗長救済方法は、メモリにおいて欠陥のある領域を予め冗長的に備えてある領域と置き換えるメモリの冗長救済方法であって、連続アドレス空間に配置されている１つ以上の第１のメモリと、冗長的な第２のメモリと、前記第１のメモリの欠陥セルに対応する第１のアドレスと、前記欠陥セルを置き換える前記第２のメモリの置き換えセルに対応する第２のアドレスとの対応関係を記述するテーブルと、を備え、前記第１のメモリをアクセスしようとする入力アドレスが前記第１のアドレスの場合、該第１のアドレスに対応する前記第２のアドレスを前記テーブルより選択して前記第２のメモリに供給し、そうではない場合、該入力アドレスを選択して前記第１のメモリに供給することを特徴とする方法である。

また、本発明の請求項４にかかるメモリの冗長救済方法は、請求項３記載のメモリの冗長救済方法において、前記第１のアドレスは、前記第１のメモリのワードアドレスであり、前記第２のアドレスは、前記冗長的な第２のメモリのワードアドレスであることを特徴とする方法である。

本発明にかかるメモリの冗長救済方法、及び冗長救済装置によれば、メモリのアドレス空間におけるワードアドレス単位で救済を行うため、置き換える欠陥の数に対し、カラム、又はロウ単位で冗長メモリの容量を増加させる必要がなく、装置の価格を安くすることができるという効果が得られる。

以下、本発明の実施の形態について、図面を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１によるメモリの冗長救済装置の構成を示す図である。

図１において、１１０は入力アドレスが与えれている入力信号、１４０はメモリ、１５０は冗長メモリである。冗長アドレス生成手段１２０は、メモリ１４０上の欠陥箇所のアドレスを保持し、入力信号１１０に与えられた入力アドレスと、保持しているメモリ１４０の欠陥アドレスとが一致するときに対応する冗長メモリ１５０の冗長アドレス２３０を選択して出力するとともに、該冗長アドレス２３０が出力されたことを示す選択信号２４０を出力する。セレクタ１３０は、冗長アドレス生成手段１２０から出力された選択信号２４０にしたがって、入力アドレス信号１１０か冗長メモリ１５０の冗長アドレス２３０を選択する。

図２は、上記冗長アドレス生成手段１２０の構成を示す図である。
図２において、２１０は入力アドレス信号であって、入力信号１１０への入力アドレスが与えられる。２２０は保持されたメモリの欠陥アドレスと冗長メモリの冗長アドレスの対応関係を保持するアドレス変換テーブル、２３０、２４０はそれぞれ冗長アドレス生成手段１２０から出力される冗長アドレス、または選択信号である。

ここでは、メモリ上欠陥のある箇所のアドレスを保持する手段としては、一例としてヒューズをもっており、欠陥アドレスに対応したヒューズを検査工程にてレーザ等で切断することにより、欠陥アドレスを登録しておく。図２では、例としてアドレスa、b、c、…に欠陥があるとし、冗長アドレス生成手段１２０に欠陥アドレスa、b、c、…を登録しているとする。入力アドレス２１０が冗長アドレス生成手段１２０に入力され、テーブル２２０に保持しているメモリの欠陥アドレスと等しいとき、対応した冗長アドレス２３０が出力される。そのとき、冗長アドレスが出力されたことを示す選択信号２４０も出力される。

次に、上記のような構成を有する本実施の形態１によるメモリの冗長救済装置の動作について、図１、図２を参照しながら説明する。

ここでは、図２に示すように、冗長アドレス生成手段１２０に、予め登録しておいた欠陥アドレスa、b、c、…に対応する冗長アドレスが、l、m、n、…であるとする。

図１に示すように、入力信号１１０が本冗長救済装置に入力され、該入力信号１１０に与えられた入力アドレスが、冗長アドレス生成手段１２０が保持している欠陥アドレスのいずれとも一致しないときには、セレクタ１３０は、入力信号１１０に与えられた入力アドレスを選択して、メモリ１４０に供給する。また、入力信号１１０に与えられた入力アドレスが、冗長アドレス生成手段１２０が保持している欠陥アドレス、例えばアドレスaと等しいときには、冗長アドレス生成手段１２０は、アドレス変換テーブル２２０に基づいて、該欠陥アドレスに対応する冗長アドレスｌ、及び前記冗長アドレスｌが出力されることを示す選択信号２４０をセレクタ１３０に出力する。セレクタ１３０は、前記選択信号２４０に応じて、冗長アドレスｌを選択して、冗長メモリ１５０に供給する。すなわち、入力アドレスを冗長アドレスに変換することにより、欠陥のない冗長メモリセルのアドレスを選択でき、冗長メモリに供給することができる。

以上のような動作を行うことにより、冗長アドレスを選択し、カラム、ロウ単位ではなく、アドレス単位で欠陥メモリセルの置き換えを行うことができる。

ここで具体的な一例として、２箇所の欠陥を置き換えた場合を、図３、図４を用いて説明する。

図３は、２箇所の欠陥を置き換えた場合のアドレス空間マップである。図３において、８１０、８２０は欠陥のあるセルのワードアドレス、８３０、８４０は冗長メモリの置き換えセルのワードアドレスである。

図４は、２箇所の欠陥を置き換えた場合のメモリの概略図である。図４において、９１０、９２０は欠陥のあるセル、９３０、９４０は冗長メモリの置き換えセルである。欠陥のあるセルのワードアドレス８１０、８２０に、それぞれ欠陥のあるセル９１０、９２０が対応しており、冗長メモリの置き換えセルのワードアドレス８３０、８４０に、それぞれ冗長メモリの置き換えセル９３０、９４０が対応している。欠陥のあるセル９１０、９２０は、冗長メモリの置き換えセル９３０、９４０と置き換えられており、２箇所の欠陥に対して２ワードの冗長メモリを使用している。

このように本実施の形態１によるメモリの冗長救済装置では、メモリの欠陥アドレス及びそれに対応する冗長メモリの冗長アドレスをテーブル２２０に保持し、入力されたアドレス１１０が前記保持されている欠陥アドレスと等しいときには、該欠陥アドレスに対応する冗長アドレス２３０、及び冗長アドレス２３０が出力されることを示す選択信号２４０を出力する冗長アドレス生成手段１２０と、前記選択信号２４０に応じて、入力されたアドレス１１０か又は前記冗長アドレス２３０を選択して出力するセレクタ１３０とを備え、入力アドレスが欠陥アドレスと等しい場合に冗長アドレスに変換されて出力されるようにしたので、ワードアドレス単位で冗長アドレスを選択することにより、カラム、ロウ単位ではなく、ワードアドレス単位で欠陥メモリセルの置き換えを行うことが可能となり、これにより、備えられた冗長メモリの容量をｍワードとすると、置き換えることのできる欠陥の数の上限が、ｍ箇所までとなり、従来の技術と比較して、同様な容量の冗長メモリでより多くの欠陥を置き換えることができ、装置の価格を抑えることができる。

（実施の形態２）
次に、本発明の実施の形態２によるメモリの冗長救済装置について説明する。

本実施の形態２が、上記実施の形態１と異なるのは、上記実施の形態１によるメモリの冗長救済装置では、冗長メモリを具備した１個のメモリを用いたのに対し、本実施の形態２によるメモリの冗長救済装置では、３個のメモリと、別の１個の冗長メモリを用いることである。

図５に、本実施の形態２によるメモリの冗長救済装置の構成図を示す。
図５において、４１０は入力アドレスが与えられている入力信号、４４０、４５０、４６０は連続的なアドレス空間に配置されているメモリ、４７０は冗長メモリである。４２０、４３０は上記実施の形態１と同様の冗長アドレス生成手段、及びセレクタである。３個のメモリ４４０、４５０、４６０は、一例としてアドレスが０、１、２、３、…というように連続的に割り振られているとする。

図６は、メモリ４４０、４５０、４６０、及び冗長メモリ４７０のアドレス空間を示すものである。

本実施の形態２によるメモリの冗長救済装置では、連続的なアドレス空間に対して冗長アドレス生成手段４２０を備えているため、１個の冗長メモリ４７０で、３個のメモリ４４０、４５０、４６０の欠陥を置き換えることができる。

次に、上記のような構成を有する本実施の形態２によるメモリの冗長救済装置の動作について、説明する。
ここで具体的な一例として、３箇所の欠陥を置き換えた場合を、図７、図８を用いて説明する。

図７は、３箇所の欠陥を置き換えた場合のアドレス空間マップである。図７において、１１１０、１１２０、１１３０は欠陥のあるセルのワードアドレス、１１４０、１１５０、１１６０は冗長メモリの置き換えセルのワードアドレスである。

図８は、３箇所の欠陥を置き換えた場合のメモリの概略図である。図８において、１２１０、１２２０、１２３０は欠陥のあるセル、１２４０、１２５０、１２６０は冗長メモリの置き換えセルである。欠陥のあるセルのワードアドレス１１１０、１１２０、１１３０に、それぞれ欠陥のあるセル１２１０、１２２０、１２３０が対応しており、冗長メモリの置き換えセルのワードアドレス１１４０、１１５０、１１６０に、それぞれ冗長メモリの置き換えセル１２４０、１２５０、１２６０が対応している。欠陥のあるセル１２１０、１２２０、１２３０は、冗長メモリの置き換えセル１２４０、１２５０、１２６０と置き換えられており、３箇所の欠陥に対して３ワードの冗長メモリを使用している。

このように、本実施の形態２によるメモリの冗長救済装置では、連続空間アドレスに配置されている３個のメモリに対して、一個の冗長メモリを備え、さらに、入力アドレスが３個のメモリのいずれかの欠陥アドレスと等しい場合に対応する冗長アドレスを出力する冗長アドレス生成手段と、冗長アドレスか又は入力アドレスを選択して冗長メモリ又は前記３個のメモリのいずれかに供給するセレクタとを設けるようにしたので、冗長アドレスを、カラム、ロウ単位ではなく、ワードアドレス単位で選択することにより、メモリの欠陥箇所をワード単位で救済することが可能となり、備えられた冗長メモリの容量をｍワードとすると、置き換えることのできる欠陥の数の上限がｍ箇所までとなり、従来の技術と比較して、同数の欠陥を置き換えるのに容量の小さい冗長メモリで済み、装置の価格を抑えることができる。また、冗長メモリを共有することにより、メモリごとに冗長アドレス生成手段、セレクタ、及び冗長メモリを、個別に備える必要がないため、装置の規模、及び価格を一層抑えることができる。

尚、本実施の形態２において３個のメモリの容量は、すべてＭ×Ｎビットで同一の値を有するものとしていたが、これらの容量は、異なっていてもよい。

また、本実施の形態２においては、メモリが３個の場合の冗長救済装置を説明したが、メモリがＬ個の場合においても、同様な作用効果が得られる（Ｌは１以上の自然数）。

本発明にかかるメモリの冗長救済装置は、メモリの欠陥箇所をワード単位で救済することにより、冗長メモリの容量を抑えながらより多くの欠陥を救済することが可能となり、装置の規模及び価格を抑えることができる効果を有し、メモリにおいて欠陥のある領域をあらかじめ冗長的に備えてある領域と置き換えて歩留を向上させることのできるメモリの冗長救済装置として有用である。

本発明の実施の形態１によるメモリの冗長救済装置の構成を示す図である。 上記実施の形態１によるメモリの冗長救済装置の冗長アドレス生成手段の構成を示す図である。 上記実施の形態１における、２箇所の欠陥を置き換える場合のアドレス空間マップを示す図である。 上記実施の形態１における、２箇所の欠陥を置き換える場合のメモリの概略を示す図である。 本発明の実施の形態２によるメモリの冗長救済装置の構成を示す図である。 上記実施の形態２における、メモリ及び冗長メモリのアドレス空間マップを示す図である。 上記実施の形態２における、３箇所の欠陥を置き換える場合のアドレス空間マップを示す図である。 上記実施の形態２における、３箇所の欠陥を置き換える場合のメモリの概略を示す図である。 上記実施の形態２における、３箇所の欠陥を置き換える場合のメモリの概略を示す図である。 上記実施の形態２における、３箇所の欠陥を置き換える場合のメモリの概略を示す図である。 上記実施の形態２における、３箇所の欠陥を置き換える場合のメモリの概略を示す図である。 メモリの一例を示す概略図である。 従来のメモリの冗長救済装置の構成を示す図である。 メモリの欠陥カラムアドレスを保持するまでの動作フローの一例を示す図である。 従来のメモリの冗長救済方法を用いて２個の欠陥を置き換える場合のメモリの概略を示す図である。

符号の説明

１１０、２１０、４１０、５１０ 入力アドレス
１２０、４２０ 冗長アドレス生成手段
１３０、４３０ セレクタ
１４０、４４０、４５０、４６０、５４０ メモリ
１５０、４７０、５５０ 冗長メモリ
２２０ アドレス変換テーブル
２３０ 冗長アドレス
２４０ 選択信号
３１０ アドレス空間マップ
５２０ ロウデコーダ
５３０ カラムデコーダ
５６０ 変換情報保持手段
７１０ メモリの検査
７１５ メモリに欠陥有無の判定
７２０ 欠陥カラムアドレスの検出
７３０ 変換情報保持手段への欠陥カラムアドレス登録
７４０ メモリの検査
８１０、８２０、１１１０、１１２０、１１３０ 欠陥のあるセルのワードアドレス
８３０、８４０、１１４０、１１５０、１１６０ 冗長メモリの置き換えセルのワードアドレス
９１０、９２０、１０１０、１０２０、１２１０、１２２０、１２３０ 欠陥のあるセル
９３０、９４０、１２４０、１２５０、１２６０ 冗長メモリの置き換えセル
１０３０、１０４０ 欠陥のあるセルのカラム
１０５０、１０６０ 冗長メモリの置き換えカラム

Claims (4)

1. メモリにおいて欠陥のある領域を予め冗長的に備えてある領域と置き換えるメモリの冗長救済装置において、
   連続アドレス空間に配置されている１つ以上の第１のメモリと、
   冗長的な第２のメモリと、
   前記第１のメモリの欠陥セルに対応する第１のアドレスと、前記欠陥セルを置き換える前記第２のメモリの置き換えセルに対応する第２のアドレスとの対応関係を記述するテーブルを有し、入力されたアドレスが前記第１のアドレスの場合、該第１のアドレスに対応する前記第２のアドレス、及び前記第２のアドレスが出力されることを示す選択信号を出力する冗長アドレス生成手段と、
   前記選択信号が出力された場合、前記冗長アドレス生成手段から出力された第２のアドレスを選択して前記第２のメモリに供給し、そうではない場合、前記入力されたアドレスを選択して前記第１のメモリに供給するセレクタと、を備えた、
   ことを特徴とするメモリの冗長救済装置。
2. 請求項１記載のメモリの冗長救済装置において、
   前記第１のアドレスは、前記第１のメモリのワードアドレスであり、
   前記第２のアドレスは、前記冗長的な第２のメモリのワードアドレスである、
   ことを特徴とするメモリの冗長救済装置。
3. メモリにおいて欠陥のある領域を予め冗長的に備えてある領域と置き換えるメモリの冗長救済方法であって、
   連続アドレス空間に配置されている１つ以上の第１のメモリと、
   冗長的な第２のメモリと、
   前記第１のメモリの欠陥セルに対応する第１のアドレスと、前記欠陥セルを置き換える前記第２のメモリの置き換えセルに対応する第２のアドレスとの対応関係を記述するテーブルと、を備え、
   前記第１のメモリをアクセスしようとする入力アドレスが前記第１のアドレスの場合、該第１のアドレスに対応する前記第２のアドレスを前記テーブルより選択して前記第２のメモリに供給し、そうではない場合、該入力アドレスを選択して前記第１のメモリに供給する、
   ことを特徴とするメモリの冗長救済方法。
4. 請求項３記載のメモリの冗長救済方法において、
   前記第１のアドレスは、前記第１のメモリのワードアドレスであり、
   前記第２のアドレスは、前記冗長的な第２のメモリのワードアドレスである、
   ことを特徴とするメモリの冗長救済方法。

Images