JP2005196793A5

JP2005196793A5 -

Info

Publication number: JP2005196793A5
Application number: JP2005002051A
Authority: JP
Filing date: 2005-01-07
Publication date: 2007-03-22
Anticipated expiration: 2025-01-07

Claims

計算装置内の１つのメモリに対応する複数の論理メモリ・ブロックを、少なくとも１つの論理メモリ・ブロックに対応する前記メモリの複数の物理記憶域が連続するように、割り振るステップと、
前記少なくとも１つの論理メモリ・ブロックに、前記メモリからスワップ可能であるかどうかを示す１つの属性を関連付けるステップと、
を有する方法。
前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内のファームウェアが所有しているかどうかを判定するステップと、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内の前記ファームウェアが所有していると判定したことに応答して、前記所有している情報に基づいて、前記少なくとも１つの論理メモリ・ブロックに関連する前記属性として、前記少なくとも１つの論理メモリ・ブロックが前記メモリからスワップ不能であることおよび予約論理メモリ・ブロックであることを示す前記属性を設定するステップと、
をさらに有する、請求項１に記載の方法。
前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内のファームウェアが所有しているかどうかを判定するステップと、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内の前記ファームウェアが所有していないと判定したことに応答して、メモリ予約アプリケーションに関連して、前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかを前記ファームウェアにより決定するステップと、
前記計算装置の初期プログラム・ロードの間に、前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記ファームウェアにより保管するステップと、
をさらに有する、請求項１に記載の方法。
前記少なくとも１つの論理メモリ・ブロックのプロパティをさらに特徴付ける１つの追加属性を、前記少なくとも１つの論理メモリ・ブロックに関連付けるステップをさらに有する、請求項１に記載の方法。
前記少なくとも１つの論理メモリ・ブロック内のデータが変更可能であるかどうかを示す１つの追加属性を、前記少なくとも１つの論理メモリ・ブロックに関連付けるステップをさらに有する、請求項１に記載の方法。
前記計算装置に結合された２次記憶装置に前記少なくとも１つの論理メモリ・ブロックをスワップするための命令を前記計算装置内の仮想メモリ・マネージャにより実行するステップと、
前記少なくとも１つの論理メモリ・ブロックが前記メモリからスワップ不能であることを前記論理メモリ・ブロックの前記関連属性が示しているかどうかを前記仮想メモリ・マネージャにより判定するステップと、
前記少なくとも１つの論理メモリ・ブロックが前記メモリからスワップ不能であることを前記論理メモリ・ブロックの前記関連属性が示していないと判定したことに応答して、前記少なくとも１つの論理メモリ・ブロックを前記メモリから前記２次記憶装置にスワップするステップと、
をさらに有する、請求項１に記載の方法。
予約論理メモリ・ブロックのための第１のメモリ管理ポリシーを維持するステップと、
非予約論理メモリ・ブロックのための第２のメモリ管理ポリシーを維持するステップと、
前記少なくとも１つの論理メモリ・ブロックが予約論理メモリ・ブロックであるかどうかを判定するステップと、
前記少なくとも１つの論理メモリ・ブロックが予約論理メモリ・ブロックであると判定したことに応答して、前記第１のメモリ管理ポリシーに基づいて、前記少なくとも１つの論理メモリ・ブロックについてメモリ管理操作を実行するステップと、
をさらに有する、請求項１に記載の方法。
前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップを前記計算装置内のファームウェアによって実行し、前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップにより、前記計算装置のオペレーティング・システムで前記メモリからのスワッピングのために予約できるメモリの量の限界を超えて、前記計算装置のアプリケーションに前記メモリからのスワッピングのための予約を行わせる、請求項１に記載の方法。
前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップを、前記計算装置内のオペレーティング・システムとは異なるアプリケーションによって実行する、請求項１に記載の方法。
前記少なくとも１つの論理メモリ・ブロックが前記メモリからスワップ不能である場合に、前記少なくとも１つの論理メモリ・ブロックのために静的アドレス変換を実行するステップをさらに有する、請求項１に記載の方法。
計算装置と、
前記計算装置内の１つのメモリと、
前記計算装置内の前記メモリに対応する複数の論理メモリ・ブロックを、少なくとも１つの論理メモリ・ブロックに対応する前記メモリの複数の物理記憶域が連続するように、割り振るための前記計算装置内に実現された手段と、
前記少なくとも１つの論理メモリ・ブロックに、前記メモリからスワップ可能であるかどうかを示す１つの属性を関連付けるための前記計算装置内に実現された手段と、
を有するシステム。
計算装置に、
前記計算装置内の１つのメモリに対応する複数の論理メモリ・ブロックを、少なくとも１つの論理メモリ・ブロックに対応する前記メモリの複数の物理記憶域が連続するように、割り振るステップと、
前記少なくとも１つの論理メモリ・ブロックに、前記メモリからスワップ可能であるかどうかを示す１つの属性を関連付けるステップと、
を実行させるためのプログラム。