JP2005196681A - Ｌｓｉ検証装置 - Google Patents

Abstract

【課題】 接続仕様に基づき生成されたプロパティをＬＳＩの設計仕様検証に用いて、簡便かつ網羅的にＬＳＩの論理階層モジュール接続の検証を可能とすることを目的とする。
【解決手段】 検証対象回路の接続仕様１を読み込みプロパティ生成手段３によりプロパティ４を生成する。プロパティ生成手段３は個々の出力信号に対しユニークなプロパティを設定し、その出力信号が接続される入力信号については同一のプロパティ、若しくは同一のプロパティに極性情報を付加したプロパティを生成する。検証実行手段５でプロパティ４と回路記述２を読み込み、接続される出力信号と入力信号のプロパティが一致しているかの比較検証を行い、検証結果確認手段６によりその検証結果を表示する。
【選択図】 図１

Description

本発明は、プロパティと回路記述との論理比較を行うフォーマルベリフィケーション（形式的論理検証）を行うＬＳＩ検証装置に関し、特に、ＬＳＩの論理階層モジュールの接続検証を行うものに関するものである。

一般に論理回路の検証方法には、論理シミュレーションと、フォーマルベリフィケーションがある。

論理シミュレーションは、入力パターンを検証の対象回路に与えて動作をシミュレーションし、結果を期待値と比較して、機能が正しく実現されていることを判断する。しかし近年、ＬＳＩ設計において回路の大規模化、複雑化が進み、テストパターンを使用する論理シミュレーションは、膨大な検証時間と、検証するためのテストパターン作成に多大な工数が必要となっている。更にテストパターン作成に当たっては、所望の回路を活性化させて機能を確認するための適切なパターンを作成するためのスキルも要求され、不適切なテストパターンは検証漏れによる設計ミスの原因となる。

一方フォーマルベリフィケーションは、回路の論理を数学的な手法により解析し、検証する手法である。更にフォーマルベリフィケーションに関しては、双方の回路の論理的な等価性を比較検証する等価性検証と、設計者が望む設計仕様を満たす回路記述となっているかを検証するプロパティ検証がある。

前述のプロパティ検証は数学的な手法によるものであるので、検証すべき設計仕様（プロパティ）が正しく定義されていれば、テストパターンによる論理シミュレーションと比べ、漏れやミスの無い検証結果が保証される。本発明はこのプロパティ検証に関係するものである。
特開２００１−３１８９５９号公報

従来、複数に分割された論理階層モジュールで構成されるＬＳＩの接続検証では、検索機能を用いた回路記述の目視確認を行うか、あるいは、所望の接続径路が活性化されるような入力パターンを作成し、論理シミュレーションで接続を確認していた。

しかしながら、上記の従来の検証方法では、見落としによる接続ミスの発生が生じるばかりでなく、入力パターンを用意する工数が必要な上、所望の接続径路以外の経路も同様に活性化されて、接続径路の正当性の判別を誤るなど、適切でないパターンが作成されてしまったゆえに、接続ミスが皆無になることは無かった。

又、回路の大規模化、複雑化により、論理階層モジュールを接続したＬＳＩの統合検証も大規模なものとなり、一度、接続ミスが生じるとミスを発見するための多くのデバッグ工数も必要となってくる。

本発明は、上記のような従来の問題点を解決するためになされたもので、リファレンスである接続仕様から検証プロパティを生成し、生成された検証プロパティを用いて論理階層モジュールの接続検証を、プロパティ検証によって行うことで、検証結果に完全性を得、ＬＳＩの回路品質、及び設計効率の向上を簡便的に図ることのできるＬＳＩ検証装置を提供することを目的とする。

本発明の請求項１にかかるＬＳＩ検証装置は、複数の論理階層モジュールで表現される回路記述を有するＬＳＩのプロパティ検証を行うＬＳＩ検証装置において、予め用意された、前記複数の論理階層モジュール間の入出力信号に関する接続仕様を読み取り、接続検証のための検証プロパティを生成するプロパティ生成手段と、前記検証プロパティと、前記回路記述とを入力とし、前記複数の論理階層モジュール間の入力信号のプロパティと、該入力信号に接続される出力信号のプロパティとを比較検証する検証実行手段と、前記検証実行手段によって得られた検証結果を表示する検証結果確認手段と、を備え、前記ＬＳＩの複数の論理階層モジュール間の接続検証を行うことを特徴とするものである。

本発明の請求項２にかかるＬＳＩ検証装置は、請求項１に記載のＬＳＩ検証装置において、前記複数の論理階層モジュール内部の不要な接続経路を前記接続検証の対象から除外するよう前記複数の論理階層モジュールの論理解析を行う論理解析手段と、前記論理解析手段により抽出した不要な接続経路を除外するための制約プロパティを生成する制約プロパティ生成手段と、を備え、前記回路記述、前記制約プロパティ、及び前記論理階層モジュール内部の接続仕様を含む接続仕様から前記プロパティ生成手段により生成された検証プロパティをもとに、前記検証実行手段は、前記論理階層モジュール内部の接続検証を含む前記ＬＳＩの接続検証を行うことを特徴とするものである。

本発明の請求項３にかかるＬＳＩ検証装置は、請求項２に記載のＬＳＩ検証装置において、前記複数の論理階層モジュールに含まれる、論理が存在しないモジュール又は信号極性の定義が不可能な回路の、出力ポート及び入力ポートに検証プロパティを付与して、前記ＬＳＩの接続検証を続行させるプロパティ設定手段を備えたことを特徴とするものである。

本発明の請求項４にかかるＬＳＩ検証装置は、請求項１に記載のＬＳＩ検証装置において、前記複数の論理階層モジュール間の入力信号と、該入力信号に接続されている出力信号の属性が矛盾していることを検出する論理解析手段と、前記生成された検証プロパティと前記回路記述を比較し、検証対象となる入力信号又は出力信号に検証プロパティが付与されていないことを検出する比較手段と、前記属性の矛盾又は検証プロパティの不足が検出されたときに、その旨の警告を表示する警告表示手段とを備えたことを特徴とするものである。

本発明の請求項１にかかるＬＳＩ検証装置によれば、リファレンスである接続仕様から検証プロパティを生成し、該生成された検証プロパティを用いて論理階層モジュール間の接続検証を、プロパティ検証によって行うことで、検証結果に完全性を得、ＬＳＩの回路品質、及び設計効率の向上を可能とすることができる。

本発明の請求項２にかかるＬＳＩ検証装置によれば、請求項１にかかるＬＳＩ検証装置の構成に、接続検証に不要な接続経路を除外するよう論理階層モジュール内部の論理解析を行う論理解析手段と、前記不要な接続経路を除外するための制約プロパティを生成する制約プロパティ生成手段を追加するようにしたので、論理階層モジュール間のみならず、任意の論理階層モジュール内部に存在する信号間の接続検証をも可能にすることができる。さらに、論理階層モジュール間、及び論理階層モジュール内部の接続仕様に基づいて変換生成されたプロパティを、ＬＳＩの接続検証に用いたので、簡便かつ網羅的にＬＳＩの論理階層モジュールの接続妥当性を検証することが可能となる。

本発明の請求項３にかかるＬＳＩ検証装置によれば、請求項２に記載のＬＳＩ検証装置において、前記論理階層モジュールに含まれる、論理が存在しないモジュール又は信号極性の定義が不可能な回路の、出力ポート及び入力ポートに検証プロパティを付与して、前記ＬＳＩの接続検証を続行させるプロパティ設定手段を備えるようにしたので、接続径路に論理が存在しないモジュールや、又は信号の極性の定義が不可能な回路が含まれる場合、プロパティ設定手段により入力された設定プロパティによって、論理を含まないモジュール、又は信号の極性の定義が不可能な回路の接続関係が記載されている径路に関して探索を続行させることが可能となることにより、検証対象となるＬＳＩが論理解析手段による接続径路の探索が不可能な構成を含む場合においても、ＬＳＩの接続検証を行うことができる。

本発明の請求項４にかかるＬＳＩ検証装置によれば、論理階層モジュール間の入出力信号の属性の矛盾の検出を行う論理解析手段と、検証対象となる入力信号又は出力信号に検証プロパティが付与されていないことを検出する比較手段と、前記論理解析手段及び比較手段の検出結果を受けて警告表示を行う警告表示手段とを備えるようにしたので、接続検証が正常に実行されない可能性が有る場合、その旨の注意を促すことができる。

以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本発明のＬＳＩ検証装置の基本構成を示すブロック図である。

図１において、回路記述２は、ＬＳＩの構成を記述した、検証対象となる回路記述であり、複数の論理階層モジュールより構成されている。接続仕様１では、検証対象となる回路記述２の論理階層モジュール間の接続情報が記されている。プロパティ生成手段３は、その接続仕様１に基づき接続検証のためのプロパティ４を生成する。検証実行手段５は、生成されたプロパティ４と回路記述２をもとにプロパティ検証を実施する。検証結果確認手段６は、検証実行手段５により得られたプロパティ検証の結果を表示する。

（実施の形態１）
図１は、本発明の実施の形態１によるＬＳＩ検証装置７の構成を示すブロック図である。
次に、前述のような構成を有する本実施の形態１によるＬＳＩ検証装置７の接続検証動作を、図１〜図４を用いて処理の流れを示しながらより詳細に説明する。

説明のために、ＬＳＩ検証装置７に読み込まれる回路記述２は、図２に示すＬＳＩの構成例１に対応するものとし、図３は予め作成された、ＬＳＩ構成例１の論理階層モジュール間の接続情報を記述する接続仕様例１、図４は、上記接続仕様例１に基づき生成された検証プロパティ例１を示している。

本発明の実施の形態１によるＬＳＩ検証装置７では、接続仕様１として予め作成された、前記接続仕様例１を読み込み、プロパティ生成手段３により図４の検証プロパティ例１を検証プロパティとして生成する。

予め作成された接続仕様例１では、検証対象の回路記述２であるＬＳＩの構成例１に対応する論理階層を示すモジュール名（module0〜module2）を含む、出力信号名（output0〜output6）、入力信号名（input0〜input7）、及び、極性（＋、−）が記されており、各出力信号と入力信号の接続関係が各行毎に定義されている。

プロパティ生成手段３は、その個々の出力信号に対しユニークなプロパティを設定する。その個々の出力信号が接続される入力信号については、図３の接続仕様例１に基づいて前述の個々の出力信号と同一のプロパティ、若しくは同一のプロパティに極性情報を付加したプロパティを設定する。

図４の検証プロパティ例１に示すように、出力信号のプロパティは、property＿outputというキーワードによって定義され、出力信号名と極性、及びプロパティ生成手段３が与えたユニークなプロパティ（ここでは、波形である）を、パラメータとして設定し生成される。同様に、入力信号のプロパティは、property＿inputというキーワードによって定義され、入力信号名、及び接続されるべき出力信号名と極性を、パラメータとして設定し生成される。

具体的には、図３の接続仕様例１では、出力信号7本に対し、入力信号8本の各々の接続関係が与えられている。例えば、出力信号module1/output0では極性情報が正極性出力（＋）であり、接続されるべき入力信号がinput1でかつ極性情報が正極性（＋）であることを示している。前記出力信号及び入力信号に対して生成されたプロパティはそれぞれ図４の検証プロパティ例１に示されており、「property_output module1/output0(+,1000);」は出力信号module/output0のプロパティに対応し、極性プロパティが＋、波形プロパティが１０００を持つことを示している。又「property_input input1(+,module1/output0);」は入力信号input1のプロパティに対応し、具体的には該入力信号input1に入力されるべきプロパティは出力信号module1/output0のプロパティであって、かつ前記出力信号module1/output0とは接続極性が正極性（＋）で接続されることを示している。

次に検証実行手段５は、プロパティ生成手段３によって生成された検証プロパティ例１と、ＬＳＩの構成例１に対応する検証対象の回路記述２を読み込み、プロパティ検証を実施する。プロパティ検証では、前記生成された検証プロパティ例１によって、回路記述２における入力信号と、それに接続されるべき出力信号のプロパティが一致しているかどうかを比較検証する。検証結果確認手段６は更に、このプロパティ検証の結果を表示する。

このような本実施の形態１によるＬＳＩ検証装置では、複数の論理階層モジュールで表現される回路記述を有するＬＳＩの接続検査において、予め用意された前記モジュール間入出力信号の接続仕様を読み取り、接続検証プロパティを生成するプロパティ生成手段と、前記接続検証プロパティと前記回路記述を入力とし、該回路記述における入力信号と出力信号のプロパティが一致するか否かを検証する検証実行手段と、前記検証実行手段の検証結果を表示する検証結果確認手段とを備え、前記ＬＳＩの複数の論理階層モジュール間の接続検証を行うようにしたので、リファレンスである接続仕様から検証プロパティを生成し、生成された検証プロパティを用いて論理階層モジュール間の接続検証をプロパティ検証によって行うことで、検証結果に完全性を得、ＬＳＩの回路品質及び設計効率の向上を可能とすることができる。さらに、論理階層モジュール間の接続仕様に基づき変換生成されたプロパティを、ＬＳＩの接続検証に用いたので、簡便かつ網羅的にＬＳＩの論理階層モジュール間の接続妥当性を検証することが可能となる。

（実施の形態２）
本実施の形態２は、論理階層モジュール間のみならず、任意の論理階層モジュール内部に存在する信号間の接続検証をも可能にするＬＳＩ検証装置に関する。
図５は、本発明の実施の形態２によるＬＳＩ検証装置１０の構成を示すブロック図である。

図５において、接続仕様１では、検証対象となる回路記述２の論理階層モジュール間、及び論理階層モジュール内部の接続情報が記されている。論理解析手段８は、接続仕様１に基づき生成されたプロパティ４と、回路記述２を読み込み、検証対象の出力信号から入力信号に到達するまでの接続径路の探索を行い、検証に不要な接続経路を除外するよう所定の被演算信号を所定の論理値に固定する。制約プロパティ生成手段９は、前記論理解析手段８から入力される被演算信号名、及びその論理値情報によって、前記不要な接続経路を除外するための制約プロパティ１１を生成する。その他の構成要素は、上記実施の形態１によるＬＳＩ検証装置７と同様のため、説明を省略する。

次に、図５〜図８を参照しながら、本実施の形態２によるＬＳＩ検証装置１０の動作について説明する。

説明のために、ＬＳＩ検証装置１０に読み込まれる回路記述２は、図６に示すＬＳＩの構成例２に対応するものとし、図７は接続仕様１として予め作成された、ＬＳＩの構成例２の論理階層モジュール間の接続情報を記述した接続仕様例２を示し、図８は、その接続仕様例２に基づき生成されたプロパティ４、及び制約プロパティ生成手段９により生成された制約プロパティ１１を検証プロパティ例２として示している。

予め作成された接続仕様例２では、module３の下位論理階層モジュールであるmodule４の出力信号signal１から、同じくmodule３の下位論理階層モジュールであるmodule５の入力信号input８及びinput９までの接続仕様が与えられている。

本発明の実施の形態２によるＬＳＩ検証装置１０では、接続仕様１として予め作成された図７の接続仕様例２を読み込み、該接続仕様例２からプロパティ生成手段３により、プロパティ４を生成する。

論理解析手段８は、上記生成されたプロパティ４と、回路記述２を読み込み、検証対象である出力信号signal1から入力信号input8及びinput9に到達するまでの接続径路の探索を行う。接続径路の探索途中で、検証対象の出力信号signal1を用いて論理積演算を行っている場合は、検証対象を除く被演算信号を論理値１に固定し、該検証対象を除く被演算信号名、及びその論理値情報を、制約プロパティ生成手段９に渡し、出力信号signal1を用いて論理和演算を行っている場合は、検証対象を除く被演算信号を論理値０に固定し、該検証対象を除く被演算信号名、及びその論理値情報を、制約プロパティ生成手段９に渡す処理を行う。

本実施の形態２では、このように、論理解析手段８はsignal0を論理値０に固定し、signal2を論理値１に固定するための論理解析を行う。この一連の処理は、検証対象の入力信号であるinput8及びinput9が見つけられるまで継続する。

制約プロパティ生成手段９は、前記の論理解析手段８から渡された被演算信号名（signal0、signal2）と、それらの論理値情報（０、１）とによって、制約プロパティ１１を生成し、プロパティ生成手段３によって生成されたプロパティ４と合わせ、回路記述２と共に検証実行手段５に入力される。

上記プロパティ４と、制約プロパティ１１を図８に示す。図８に示しているように、入出力信号のプロパティは前述の実施の形態１と同様にproperty_inputとproperty_outputによって定義されるが、制約プロパティ１１は、property_constというキーワードによって定義され、論理解析手段８により設定した論理値、及びその論理値に設定される信号名を、パラメータとして設定し生成されている。

次に検証実行手段５は、ＬＳＩの構成例２に対応する検証対象の回路記述２を読み込み、上記プロパティ４と、制約プロパティ１１を検証プロパティとして、回路記述２における入力信号と、それに接続されるべき出力信号のプロパティが一致しているかどうかを比較検証する。検証結果確認手段６は更に、このプロパティ検証の結果を表示する。

このような本実施の形態２によるＬＳＩ検証装置では、上記実施の形態１の構成に、接続検証に不要な接続経路を除外するよう論理階層モジュール内部の論理解析を行う論理解析手段と、前記不要な接続経路を除外するための制約プロパティを生成する制約プロパティ生成手段を追加するようにしたので、前記実施の形態１と同様に、接続検証をプロパティ検証によって行うことで、検証結果に完全性を得、ＬＳＩの回路品質及び設計効率の向上を図ることができるとともに、論理階層モジュール間のみならず、任意の論理階層モジュール内部に存在する信号間の接続検証をも可能にすることができる。さらに、論理階層モジュール間、及び論理階層モジュール内部の接続仕様に基づいて変換生成されたプロパティを、ＬＳＩの接続検証に用いたので、簡便かつ網羅的にＬＳＩの論理階層モジュールの接続妥当性を検証することが可能となる。

（実施の形態３）
本実施の形態３は、検証対象となるＬＳＩの構成は、上述した論理解析手段８による径路探索が不可能となる、内部に論理を含まないモジュールや、極性の定義が不可能な回路を含む場合の検証手段を提供するものである。

図９は、本発明の実施の形態３によるＬＳＩ検証装置１４の構成を示すブロック図である。
図９において、１２は、ＬＳＩ回路における論理を有しないモジュール又は極性の定義が不可能な回路の接続関係を記述する設定プロパティ１３を設定するプロパティ設定手段である。その他の構成要素は、前述の実施の形態２と同様のため、説明を省略する。

以下、図９〜図１３を参照しながら本実施の形態３によるＬＳＩ検証装置の動作について説明する。

説明のために、本実施の形態３によるＬＳＩ検証装置１４に読み込まれる回路記述２は、図１０に示すＬＳＩの構成例３に対応するものとし、図１１は予め作成された、上記ＬＳＩの構成例３の論理階層モジュール間の接続情報を記述する接続仕様例３を示している。具体的には図１１は、出力信号module7/signal4から正極性（＋）の信号が、入力信号module8/input8に正極性（＋）で入力される仕様であることを示している。

図１０に示すＬＳＩの構成例３では、内部に論理を有しないモジュールを含む回路BlackBox0が設けられている。なお、このBlackBox0は、極性の定義が不可能な回路を含むモジュールであってもよい。

図１０のＬＳＩを検証する場合、予め作成されたＬＳＩ接続仕様例３に基づいて、実施の形態２で説明した検証を行うと、論理を含まないモジュールが存在しているために、論理解析手段８によっても接続径路の探索が不可能となるという問題がある。

この問題を解決するために、本実施の形態３ではプロパティ設定手段１２を設け、接続径路に論理を含まないモジュールが含まれる場合に対しては、プロパティ設定手段１２により、論理を含まないモジュール内部の接続関係を設定可能としている。

論理解析手段８による接続径路の探索が不可能となると、プロパティ設定手段１２により入力された設定プロパティ１３によって、論理を含まないモジュールの接続関係が記載されている径路に関して探索を続行することが可能となる。

プロパティ生成手段３は、上記論理解析手段８の探索結果、及び図１１の接続仕様例をもとに、接続検証のための検証プロパティを生成する。

図１２には設定プロパティ例１を示す。図１３には、上記プロパティ生成手段３により図１１の接続仕様例を基に生成した接続検証プロパティを示す。

具体的には、図１２のプロパティ設定例１は、図１０に示される内部に論理を有しない回路BlackBox0に与えるプロパティであり、「module7/Blackbox0 + input A output B」は入力信号input Aから出力信号output Bに出力される信号が正極性（＋）で伝播されることを示している。図１３の検証プロパティ例３は、図１１のＬＳＩ接続仕様例３を接続仕様１として図９に示されるＬＳＩ検証装置１４に入力し、図１２のプロパティ設定例１を設定プロパティ１３としてＬＳＩ検証装置１４に入力し得られたプロパティ４の一例である。

検証実行手段５は、プロパティ生成手段３により生成された図１３の接続検証プロパティをもとに、回路記述２における入力信号と、それに接続されるべき出力信号のプロパティが一致しているかどうかを比較検証する。検証結果確認手段６は更に、このプロパティ検証の結果を表示する。

このように、本実施の形態３によるＬＳＩ検証装置では、接続径路に論理が存在しないモジュールや、又は信号の極性の定義が不可能な回路が含まれる場合、該モジュール内部の接続関係を設定可能にするプロパティ設定手段１２を設け、論理解析手段８による接続径路の探索が不可能となると、プロパティ設定手段１２により入力された設定プロパティ１３によって、論理を含まないモジュール、又は信号の極性の定義が不可能な回路の接続関係が記載されている径路に関して探索を続行することが可能となるようにしたので、検証対象となるＬＳＩが論理解析手段８による接続径路の探索が不可能な構成を含む場合においても、ＬＳＩの接続検証を行うことができる。

（実施の形態４）
本実施の形態４は、検証対象となる入力及び出力信号の属性の矛盾と、入出力信号にプロパティが付与されていないことを検出し、警告表示を行うＬＳＩ検証装置に関するものである。

図１４は、本発明の実施の形態４によるＬＳＩ検証装置１７の構成を示すブロック図である。

図１４において、論理解析手段８は、回路記述２をもとに、論理階層モジュール間の入力信号と出力信号の属性が一致するか否かをチェックし、属性が矛盾しているのを検出した場合その検出結果を比較手段１５に渡し、比較手段１５は、プロパティ生成手段３により生成されたプロパティ４を回路記述２と比較し、検証対象となる入力信号又は出力信号にプロパティが付与されていないのを検出した場合、その検出結果、並びに論理解析手段８の検出結果を警告表示手段１６に出力し、警告表示手段１６は、比較手段１５により出力された検出結果を受けてその旨の警告を表示する。

なお、本発明の実施の形態４によるＬＳＩ検証装置１７のその他の構成要素は、前述した実施の形態１によるＬＳＩ検証装置と同様のため、説明を省略する。

以下、本実施の形態４によるＬＳＩ検証装置１７の動作について説明する。
説明のために、ＬＳＩ検証装置１７に読み込まれる回路記述２は図１５のＬＳＩの構成例４に対応するものとし、図１７は接続仕様１として予め用意された、ＬＳＩの構成例４の接続仕様を記述した接続仕様例４を、図１６は、警告表示の一例を示している。

ＬＳＩの構成例４では、入力ポートのみが接続されており、出力ポートが接続されていないので、信号が駆動されないという問題が、入力信号input12、input13の接続径路で発生する。一方、図１７の接続仕様例４に基づき、上記ＬＳＩの構成例４に接続検証を行うとすると、入力信号input15の接続検証は実行されないという問題がある。

これらのような問題に対して本実施の形態４によるＬＳＩ検証装置１７では、論理解析手段８は、ＬＳＩの構成例４を記述した回路記述２をもとに、信号が駆動されていない問題を引き起こした、入力信号input12の属性と出力信号input13の属性の矛盾を検出し、比較手段１５は、接続仕様例４から作成されたプロパティを回路記述２と比較し、接続仕様例４において入力信号input15と出力信号output11についての記述漏れによる入力信号input15と出力信号output11にプロパティが付与されていない問題、即ち作成されたプロパティが検証対象に対して不足している問題を検出し、警告表示手段１６は、これらの検出結果を受けて、図１６に示すような警告表示を行う。

一方、検証実行手段５は、プロパティ生成手段３により生成されたプロパティ４をもとに、回路記述２における入力信号と、それに接続されるべき出力信号のプロパティが一致しているかどうかを比較検証する。検証結果確認手段６は更に、このプロパティ検証の結果を表示する。

このように、本実施の形態４によるＬＳＩ検証装置では、入力および出力信号の属性の矛盾の検出を行う論理解析手段８と、検証対象となる入力信号又は出力信号にプロパティが付与されていないことの検出を行う比較手段１５と、論理解析手段８及び比較手段１５の検出結果を受けて警告表示を行う警告表示手段１６とを備えるようにしたので、接続検証が正常に実行されない可能性が有る場合、その旨の注意を促すことができる。

本発明にかかるＬＳＩ検証装置は、論理階層モジュール間もしくは内部の接続仕様に基づき変換生成されたプロパティをＬＳＩの接続検証に用いることにより、簡便かつ網羅的にＬＳＩの論理階層モジュール接続の妥当性を検証することができる効果を有するものであり、プロパティと回路記述との論理比較を行うフォーマルベリフィケーションを行う装置として有用である。

本発明の実施の形態１によるＬＳＩ検証装置の構成を示すブロック図である。 上記実施の形態１におけるＬＳＩの構成例１である。 上記実施の形態１におけるＬＳＩの接続仕様例１である。 上記実施の形態１における検証プロパティ例１である。 本発明の実施の形態２によるＬＳＩ検証装置の構成を示すブロック図である。 上記実施の形態２におけるＬＳＩの構成例２である。 上記実施の形態２におけるＬＳＩの接続仕様例２である。 上記実施の形態２における検証プロパティ例２である 本発明の実施の形態３によるＬＳＩ検証装置の構成を示すブロック図である。 上記実施の形態３におけるＬＳＩの構成例３である。 上記実施の形態３におけるＬＳＩの接続仕様例３である。 上記実施の形態３におけるプロパティ設定例1である。 上記実施の形態３における検証プロパティ例３である。 本発明の実施の形態４によるＬＳＩ検証装置の構成を示すブロック図である。 上記実施の形態４におけるＬＳＩの構成例４である。 上記実施の形態４における警告表示の例示である。 上記実施の形態４におけるＬＳＩの接続仕様例４である。

符号の説明

１ 接続仕様
２ 回路記述
３ プロパティ生成手段
４ プロパティ
５ 検証実行手段
６ 検証結果確認手段
７、１０、１４、１７ ＬＳＩ検証装置
８ 論理解析手段
９ 制約プロパティ生成手段
１１ 制約プロパティ
１２ プロパティ設定手段
１３ 設定プロパティ
１５ 比較手段
１６ 警告表示手段

Claims (4)

1. 複数の論理階層モジュールで表現される回路記述を有するＬＳＩのプロパティ検証を行うＬＳＩ検証装置において、
   予め用意された、前記複数の論理階層モジュール間の入出力信号に関する接続仕様を読み取り、接続検証のための検証プロパティを生成するプロパティ生成手段と、
   前記検証プロパティと、前記回路記述とを入力とし、前記複数の論理階層モジュール間の入力信号のプロパティと、該入力信号に接続される出力信号のプロパティとを比較検証する検証実行手段と、
   前記検証実行手段によって得られた検証結果を表示する検証結果確認手段と、を備え、
   前記ＬＳＩの複数の論理階層モジュール間の接続検証を行う、
   ことを特徴とするＬＳＩ検証装置。
2. 請求項１記載のＬＳＩ検証装置において、
   前記複数の論理階層モジュール内部の不要な接続経路を前記接続検証の対象から除外するよう前記複数の論理階層モジュールの論理解析を行う論理解析手段と、
   前記論理解析手段により抽出した不要な接続経路を除外するための制約プロパティを生成する制約プロパティ生成手段と、を備え、
   前記回路記述、前記制約プロパティ、及び前記論理階層モジュール内部の接続仕様を含む接続仕様から前記プロパティ生成手段により生成された検証プロパティをもとに、前記検証実行手段は、前記論理階層モジュール内部の接続検証を含む前記ＬＳＩの接続検証を行う、
   ことを特徴とするＬＳＩ検証装置。
3. 請求項２記載のＬＳＩ検証装置において、
   前記複数の論理階層モジュールに含まれる、論理が存在しないモジュール又は信号極性の定義が不可能な回路の、出力ポート及び入力ポートに検証プロパティを付与して、前記ＬＳＩの接続検証を続行させるプロパティ設定手段を備えた、
   ことを特徴とするＬＳＩ検証装置。
4. 請求項１記載のＬＳＩ検証装置において、
   前記複数の論理階層モジュール間の入力信号と、該入力信号に接続されている出力信号の属性が矛盾していることを検出する論理解析手段と、
   前記生成された検証プロパティと前記回路記述を比較し、検証対象となる入力信号又は出力信号に検証プロパティが付与されていないことを検出する比較手段と、
   前記属性の矛盾又は検証プロパティの不足が検出されたときに、その旨の警告を表示する警告表示手段と、を備えた、
   ことを特徴とするＬＳＩ検証装置。

Images