JP6731062B2 - 設計検証装置 - Google Patents
設計検証装置 Download PDFInfo
- Publication number
- JP6731062B2 JP6731062B2 JP2018543570A JP2018543570A JP6731062B2 JP 6731062 B2 JP6731062 B2 JP 6731062B2 JP 2018543570 A JP2018543570 A JP 2018543570A JP 2018543570 A JP2018543570 A JP 2018543570A JP 6731062 B2 JP6731062 B2 JP 6731062B2
- Authority
- JP
- Japan
- Prior art keywords
- design
- requirement
- specifications
- inspection
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3604—Software analysis for verifying properties of programs
- G06F11/3608—Software analysis for verifying properties of programs using formal methods, e.g. model checking, abstract interpretation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Description
図1は、本発明の実施形態1に係る設計検証装置100の構成図である。設計検証装置100は、設計仕様が要求仕様を満たしているか否かを検証する装置である。設計検証装置100は、要求仕様データ210、設計仕様データ220、対応関係データ230を入力データとして受け取る。設計検証装置100は、記号対応付け部110、検査式定義部120、検査部130、出力部140を備える。
検査式定義部120は、初期設定を実施する。具体的には、検査式や仮検査式を初期化するなどの処理がこれに相当する。仮検査式とは、以後のステップにおいて検査式の候補となる論理式である。
検査式定義部120は、要求仕様データ210に含まれる要件のうち、前件の記号が全て記号対応表に登録されているものを抽出する。検査式定義部120は、抽出された要件の論理式を仮検査式として一時保存する。
設計検証装置100は、要求仕様データ210が記述している記号と設計仕様データ220が記述している記号との間の対応関係が取れている論理式を、検査式として用いる。本ステップは、前件について対応関係が取れているか否かをいったんチェックすることにより、検査式の候補を絞り込むためのものである。
検査式定義部120は、仮検査式の数を調べる。仮検査式の数が0より大きい場合は、ステップS804〜S809を各仮検査式について実施する。仮検査式の数が0である場合は、検査式なしとして本フローチャートを終了する。
検査式定義部120は、現在処理している仮検査式の後件を前件として有する要件を、要求仕様データ210から1つ検索する。ただしステップS802やステップS804においてこれまで取り扱った要件は検索対象から除く。条件に該当する要件が存在する場合はステップS806へ進み、存在しない場合はステップS807へ進む。
検査式定義部120は、仮検査式の後件を、ステップS804において検索により得られた要件が有する後件と置き換える。例えば、仮検査式が“X→Y”であり、ステップS804において得られた要件が“Y→Z”である場合は、仮検査式を“X→Z”に更新する。これにより、論理式“X→Y”と“Y→Z”を結合して新たな論理式“X→Z”を得たことになる。この結合された論理式を検査式として用いることにより、要件“X→Y”と“Y→Z”を一括して検証することができる。より詳細な例については後述する。
検査式定義部120は、仮検査式の後件の記号が全て記号対応表に登録されているか否かを照合する。後件の全記号が登録されていればステップS808に進み、そうでなければステップS809に進む。本ステップにより、前件と後件ともに記号が対応付けられている論理式を、検査式として抽出することができる。
検査式定義部120は、ステップS807において記号が対応していると判断された仮検査式を、正式な検査式として登録する。ただし、既に登録済である場合は重複登録する必要はない。検査式定義部120は、ステップS807において記号が対応していないと判断された仮検査式を、検査式の候補から破棄する。
実施形態1においては、命題論理を用いて要件や検査式を記述しているが、これに代えて時相論理式を用いて記述してもよい。時相論理式を用いて要件を記述する場合、図8で説明した検査式定義部120の処理手順が若干変わる。例えば時相論理としてLTL(Linear Temporal Logic)が用いられており、要件が例えば“X→◇Y”の形で記述されている場合、ステップS804において“X→◇Y”と“Y→◇Z”が論理的につながり、ステップS806において仮検査式は“X→◇Z”に更新される。対応関係231を与えて対応関係232を与えない場合、ステップS808において登録される検査式は“E→◇WN”となる。さらに検査式定義部120は、図8のフローチャートによって得られた検査式を□(いつも)で囲い、最終的な検査式は“□(E→◇WN)”とする。
実施形態1〜2で説明した設計検証装置100の各機能部(記号対応付け部110〜出力部140)は、ソフトウェアとして実装することができる。設計検証装置100は、各機能部を実行するプロセッサ、表示画面、主演算装置、主記憶装置(メインメモリ)、記憶媒体(ハードディスク等)、入力装置(キーボードやポインティングデバイス等)を備えるコンピュータを用いて構成することができる。
本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
110:記号対応付け部
120:検査式定義部
130:検査部
140:出力部
210:要求仕様データ
220:設計仕様データ
230:対応関係データ
Claims (9)
- 仕様記述言語を用いて表した仕様要件を論理的に結合することにより記述された要求仕様と、前記要求仕様をソフトウェアとして設計した設計仕様との間の整合性を検証する、設計検証装置であって、
前記要求仕様において用いている記号と、前記設計仕様において用いている記号との間の対応関係を記述した記号対応表を生成する、記号対応付け部、
前記設計仕様が前記要求仕様を満たしているか否かを検査するための検査式として、前記仕様要件のうち前記記号対応表が記述している記号を含むものを抽出する、検査式定義部、
前記検査式を用いて前記設計仕様が前記要求仕様を満たしているか否かを検査する検査部、
を備え、
前記要求仕様は、前記仕様要件として、第1前件と第1後件を有する第1要件、第2前件と第2後件を有する第2要件、を記述しており、
前記検査式定義部は、前記第1後件と前記第2前件が同じ論理式を表している場合は、前記第1前件を前件として有し前記第2後件を後件として有する結合論理式を、前記検査式として抽出する
ことを特徴とする設計検証装置。 - 仕様記述言語を用いて表した仕様要件を論理的に結合することにより記述された要求仕様と、前記要求仕様をソフトウェアとして設計した設計仕様との間の整合性を検証する、設計検証装置であって、
前記要求仕様において用いている記号と、前記設計仕様において用いている記号との間の対応関係を記述した記号対応表を生成する、記号対応付け部、
前記設計仕様が前記要求仕様を満たしているか否かを検査するための検査式として、前記仕様要件のうち前記記号対応表が記述している記号を含むものを抽出する、検査式定義部、
前記検査式を用いて前記設計仕様が前記要求仕様を満たしているか否かを検査する検査部、
を備え、
前記記号対応付け部は、前記要求仕様が記述している論理式と前記設計仕様が記述している論理式との間の対応関係を記述した対応関係データを受け取り、
前記記号対応付け部は、前記対応関係データが記述している対応関係から、前記要求仕様において用いている記号と、前記設計仕様において用いている記号との間の対応関係を抽出することにより、前記記号対応表を生成する
ことを特徴とする設計検証装置。 - 仕様記述言語を用いて表した仕様要件を論理的に結合することにより記述された要求仕様と、前記要求仕様をソフトウェアとして設計した設計仕様との間の整合性を検証する、設計検証装置であって、
前記要求仕様において用いている記号と、前記設計仕様において用いている記号との間の対応関係を記述した記号対応表を生成する、記号対応付け部、
前記設計仕様が前記要求仕様を満たしているか否かを検査するための検査式として、前記仕様要件のうち前記記号対応表が記述している記号を含むものを抽出する、検査式定義部、
前記検査式を用いて前記設計仕様が前記要求仕様を満たしているか否かを検査する検査部、
を備え、
前記要求仕様は、前件と後件によって表される論理式を、前件と後件によって表される複数の別の論理式へ分割することによって形成される、ツリー形式の論理構造によって記述されている
ことを特徴とする設計検証装置。 - 前記検査式定義部は、前記結合論理式のうち前記第1前件と前記第2後件が前記記号対応表のなかに記述されているものを、前記検査式として抽出する
ことを特徴とする請求項1記載の設計検証装置。 - 前記検査部は、前記結合論理式を前記検査式として用いることにより、前記第1要件と前記第2要件を一括して検査する
ことを特徴とする請求項4記載の設計検証装置。 - 前記検査部は、前記検査式を埋め込んだプログラムを実行することにより前記検査式が表す現象が実行過程において成立するか否かを検証するか、または、前記検査式が論理的に成立するか否かを形式検証することにより、前記設計仕様が前記要求仕様を満たしているか否かを検査する
ことを特徴とする請求項1から3のいずれか1項記載の設計検証装置。 - 前記設計検証装置は、前記検査部による検査結果を出力する出力部を備える
ことを特徴とする請求項1から3のいずれか1項記載の設計検証装置。 - 前記出力部は、前記要求仕様において用いている記号のうち前記記号対応表が記述しているものについて、その旨を前記検査結果に加えて出力する
ことを特徴とする請求項7記載の設計検証装置。 - 前記設計検証装置は、前記検査部による検査結果を出力する出力部を備え、
前記出力部は、前記結合論理式を前記検査式として用いることにより、前記第1要件と前記第2要件を一括して検査した旨を、前記検査結果として出力する
ことを特徴とする請求項5記載の設計検証装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/080016 WO2018066140A1 (ja) | 2016-10-07 | 2016-10-07 | 設計検証装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018066140A1 JPWO2018066140A1 (ja) | 2019-08-22 |
JP6731062B2 true JP6731062B2 (ja) | 2020-07-29 |
Family
ID=61830911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018543570A Active JP6731062B2 (ja) | 2016-10-07 | 2016-10-07 | 設計検証装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3525114A4 (ja) |
JP (1) | JP6731062B2 (ja) |
WO (1) | WO2018066140A1 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016051234A (ja) * | 2014-08-29 | 2016-04-11 | 株式会社日立製作所 | 要求仕様の記述と検証のためのシステム |
-
2016
- 2016-10-07 EP EP16918336.5A patent/EP3525114A4/en active Pending
- 2016-10-07 WO PCT/JP2016/080016 patent/WO2018066140A1/ja unknown
- 2016-10-07 JP JP2018543570A patent/JP6731062B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2018066140A1 (ja) | 2018-04-12 |
JPWO2018066140A1 (ja) | 2019-08-22 |
EP3525114A4 (en) | 2020-05-06 |
EP3525114A1 (en) | 2019-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2876519B1 (en) | Safety analysis of a complex system using component-oriented fault trees | |
Nair et al. | An extended systematic literature review on provision of evidence for safety certification | |
Campos et al. | Model checking interactor specifications | |
Bahig et al. | Formal verification of automotive design in compliance with ISO 26262 design verification guidelines | |
WO2016174743A1 (ja) | ソースコード等価性検証装置、および、ソースコード等価性検証方法 | |
Wei et al. | Architecture-level hazard analysis using AADL | |
Tundis et al. | Modeling system requirements in modelica: definition and comparison of candidate approaches | |
Fu et al. | LLM4SecHW: Leveraging domain-specific large language model for hardware debugging | |
JP2007011605A (ja) | ソフトウェア動作仕様のモデル検査支援装置およびこれを備えたモデル検査システム並びにモデル検査支援プログラム | |
Müller et al. | The hazard analysis profile: Linking safety analysis and SysML | |
Luo et al. | Safety-driven development and ISO 26262 | |
Jayakumar | Systematic model-based design assurance and property-based fault injection for safety critical digital systems | |
Abdulkhaleq | A system-theoretic safety engineering approach for software-intensive systems | |
JP6731062B2 (ja) | 設計検証装置 | |
Fan et al. | Empirical analysis of software-induced failure events in the nuclear industry | |
Manolios et al. | A model-based framework for analyzing the safety of system architectures | |
CN116802640A (zh) | 用于确定安全相关逻辑中的故障类型的结构分析 | |
Hecht et al. | Using SysML to automatically generate of failure modes and effects analyses | |
Sawhney et al. | Automatic construction of runtime monitors for FPGA based designs | |
Shaikh et al. | A feedback technique for unsatisfiable UML/OCL class diagrams | |
Cha et al. | Systematic evaluation of fault trees using real-time model checker UPPAAL | |
Langari et al. | Quality, cleanroom and formal methods | |
Singh et al. | Stateflow to tabular expressions | |
Antonino et al. | Automatic detection of incomplete and inconsistent safety requirements | |
Saifan et al. | Using formal methods for test case generation according to transition-based coverage criteria |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6731062 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |