JP2005191097A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
JP2005191097A
JP2005191097A JP2003427911A JP2003427911A JP2005191097A JP 2005191097 A JP2005191097 A JP 2005191097A JP 2003427911 A JP2003427911 A JP 2003427911A JP 2003427911 A JP2003427911 A JP 2003427911A JP 2005191097 A JP2005191097 A JP 2005191097A
Authority
JP
Japan
Prior art keywords
metal film
semiconductor package
electrodes
pair
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003427911A
Other languages
Japanese (ja)
Inventor
Kazuomi Tsutsui
和臣 筒井
Masaru Onoda
優 小野田
Joji Sakai
譲二 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawaguchiko Seimitsu Co Ltd
Kawaguchiko Seimitsu KK
Original Assignee
Kawaguchiko Seimitsu Co Ltd
Kawaguchiko Seimitsu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawaguchiko Seimitsu Co Ltd, Kawaguchiko Seimitsu KK filed Critical Kawaguchiko Seimitsu Co Ltd
Priority to JP2003427911A priority Critical patent/JP2005191097A/en
Publication of JP2005191097A publication Critical patent/JP2005191097A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a semiconductor package having an excellent heat-dissipating efficiency regarding the surface mounting type semiconductor package. <P>SOLUTION: In the semiconductor package wherein a semiconductor element is loaded on the lands of a pair of top-face electrodes mounted on the main surface of a ceramic board, at least one via 11c or 11d is formed near both lands of the electrodes 12a ad 13a, respectively, and conductive metallic films 14 are formed on the internal surfaces of the vias 11c and 11d while the conductive metallic films 14 are connected to the electrodes 12a and 13a and a pair of underside electrodes 12c and 13c formed on the reverse surface on the reverse side of the main surface of the ceramic board 11, respectively. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、表面実装型の半導体パッケージに関し、特に発光ダイオードのように発熱が生じる半導体の放熱性を高める半導体パッケージに関する。   The present invention relates to a surface-mount semiconductor package, and more particularly to a semiconductor package that improves heat dissipation of a semiconductor that generates heat, such as a light-emitting diode.

発光ダイオード（以降、ＬＥＤと呼ぶ）などの半導体素子は発光することにより発熱し、その発熱した熱によって機能が低下すると云う問題を有する。以下、ＬＥＤのパッケージを取り上げて従来技術を説明する。   A semiconductor element such as a light emitting diode (hereinafter referred to as an LED) generates heat by emitting light, and has a problem that the function is reduced by the generated heat. Hereinafter, the conventional technology will be described by taking up an LED package.

ＬＥＤはＡｌＩｎＧａＰやＧａＮなどの化合物半導体で形成し、その上にＰＮ接合を形成して、これに順方向電流を通じて可視光などの発光を得るものである。近年、照明の他に、表示、通信、計測、制御などに広く応用されている。一方、近年の電子機器は、高性能化、多機能化と共に、小型化、軽量化も求められ、プリント基板上に表面実装ができるパッケージ構造の装置部品としたものが多くなってきている。   The LED is formed of a compound semiconductor such as AlInGaP or GaN, and a PN junction is formed thereon, and light emission such as visible light is obtained through a forward current. In recent years, in addition to illumination, it has been widely applied to display, communication, measurement, control, and the like. On the other hand, recent electronic devices are required to have high performance and multi-functions as well as miniaturization and weight reduction, and an increasing number of devices are packaged device parts that can be surface-mounted on a printed circuit board.

従来のＬＥＤパッケージの構造は、概ね図８、図９に示すような構造を取っている。図８は従来のＬＥＤパッケージの斜視図を示しており、図９は図８における要部断面図を示したものである。図８、図９より、従来のＬＥＤパッケージ６０は、ＬＥＤ素子６１と配線基板６５とが主要構成部品になって構成されている。ここでのＬＥＤ素子６１はフリップチップ実装した素子を示しており、その下面に２極（カソード電極とアノード電極）のバンプ６１ａ、６１ｂを持っていて、平面実装型のＬＥＤ素子になっている。配線基板６５は絶縁基板６６とその表面の一部分に設けた一対の電極（カソード電極、アノード電極）６７、６８とから構成されている。 そして、一対の電極６７、６８のランド部分において、電極６７、６８とＬＥＤ素子６１のバンプ６１ａ、６１ｂとがフリップチップ実装されて接合される。そして、このＬＥＤパッケージはマザーボード上に半田付けされて使用される。   The structure of a conventional LED package is generally as shown in FIGS. FIG. 8 shows a perspective view of a conventional LED package, and FIG. 9 shows a cross-sectional view of the main part in FIG. 8 and 9, the conventional LED package 60 is configured with an LED element 61 and a wiring board 65 as main components. The LED element 61 here is a flip-chip mounted element, and has two poles (cathode electrode and anode electrode) bumps 61a and 61b on its lower surface, and is a plane-mount type LED element. The wiring substrate 65 includes an insulating substrate 66 and a pair of electrodes (cathode electrode, anode electrode) 67 and 68 provided on a part of the surface of the insulating substrate 66. And in the land part of a pair of electrodes 67 and 68, the electrodes 67 and 68 and the bumps 61a and 61b of the LED element 61 are flip-chip mounted and joined. The LED package is used by being soldered onto a mother board.

ここで、絶縁基板６６は絶縁性・耐熱性に優れたガラスエポキシ樹脂などの樹脂で形成し、一対の電極６７、６８は、銀ペーストを印刷で形成し、その上に金メッキなどを施して形成する方法などが取られている。この一対の電極６７、６８は、絶縁基板６６の図中左右に対向した状態で一対形成され、電極６７は上面側の電極６７ａ、側面側の電極６７ｂ、下面側の電極６７ｃとの３つの電極部分から構成されている。同様に、電極６８も上面側の電極６８ａ、側面側の電極６８ｂ、下面側の電極６８ｃとの３つの電極部分から構成されている。対向している上面側の電極６７ａ、６８ａは一部分中心側に向かって突き出た部分を持っており、その突き出た部分のランド部分でＬＥＤ素子６１のバンプ６１ａ、６１ｂとボンデングされるようになっている。また、下面側の電極６７ｃ、６８ｃはマザーボードと半田付けされるようになっている。   Here, the insulating substrate 66 is formed of a resin such as a glass epoxy resin excellent in insulation and heat resistance, and the pair of electrodes 67 and 68 are formed by printing a silver paste and applying gold plating or the like thereon. The method to do is taken. The pair of electrodes 67 and 68 are formed in a state of facing the left and right sides of the insulating substrate 66 in the figure, and the electrode 67 is composed of three electrodes: an upper surface side electrode 67a, a side surface side electrode 67b, and a lower surface side electrode 67c. It consists of parts. Similarly, the electrode 68 is also composed of three electrode portions: an upper electrode 68a, a side electrode 68b, and a lower electrode 68c. The opposed electrodes 67a and 68a on the upper surface side have a portion protruding toward the center, and are bonded to the bumps 61a and 61b of the LED element 61 at the land portion of the protruding portion. Yes. Further, the electrodes 67c and 68c on the lower surface side are soldered to the mother board.

ＬＥＤ素子は駆動すると発熱し、長時間の使用中に劣化してくる。このため、放熱性を高めることが求められている。この放熱性を高める技術の一つとして下記の特許文献１に開示されたものがある。   The LED element generates heat when driven, and deteriorates during long-time use. For this reason, improving heat dissipation is calculated | required. One technique for improving the heat dissipation is disclosed in Patent Document 1 below.

特許公開２００２−２７０９０４号公報Japanese Patent Publication No. 2002-270904

図１０に示すものは、上記特許文献１に示されたもので、素子マウント部材の周辺部の構成を抜き出して示したもので、（ａ）図は素子マウント部材の一主面側を示す平面図で、（ｂ）図は（ａ）図におけるＡ−Ａ線に沿う断面図を示している。この半導体パッケージ装置は、素子マウント部材７６の主面側に設けた素子パターン電極上に発光素子７１が導電ペーストまたは半田などを介して固着されている。また、素子マウント部材７６の主面側の左右には導電パターン７７、７８が設けられて、その上面にリードフレームのインナーリード７２ａが一対接合されている。また、素子マウント部材７６には貫通穴７６ａが設けられており、この貫通穴７６ａを通して発光素子７１の発光した光が放射されるような発光素子７１の配置になっていて、発光素子７１の発光面側の発光面電極が導電パターン７８と接続した素子パターン電極と接合されている。一方、発光素子７１の非発光面側の基板面電極７１ａは金細線７３を介してリードフレームの所定のインナーリード７２ａとワイヤボンディングされている。   FIG. 10 shows what is shown in Patent Document 1 above, and shows the configuration of the periphery of the element mount member. FIG. 10A is a plan view showing one main surface side of the element mount member. FIG. 4B is a sectional view taken along line AA in FIG. In this semiconductor package device, a light emitting element 71 is fixed on an element pattern electrode provided on the main surface side of an element mount member 76 via a conductive paste or solder. Conductive patterns 77 and 78 are provided on the left and right sides of the main surface side of the element mounting member 76, and a pair of inner leads 72a of the lead frame are joined to the upper surface thereof. The element mount member 76 is provided with a through hole 76a. The light emitting element 71 is arranged so that light emitted from the light emitting element 71 is emitted through the through hole 76a. The light emitting surface electrode on the surface side is joined to the element pattern electrode connected to the conductive pattern 78. On the other hand, the substrate surface electrode 71a on the non-light emitting surface side of the light emitting element 71 is wire-bonded to a predetermined inner lead 72a of the lead frame through a fine gold wire 73.

上記構成における素子マウント部材７６は熱伝導率が比較的高いアルミナや窒化アルミなどの絶縁材から形成しており、また、インナーリード７２ａを構成するリードフレームはＦｅ合金またはＣｕ合金で形成している。   The element mounting member 76 in the above configuration is formed of an insulating material such as alumina or aluminum nitride having a relatively high thermal conductivity, and the lead frame constituting the inner lead 72a is formed of Fe alloy or Cu alloy. .

上記の構成を取ることで、発光素子７１の主に発光面より発生する熱を、直ちに熱伝導率の高いアルミナなどからなる素子マウント部材に伝えることになり、熱の放熱経路を従来より短くすることができ、放熱効率を高める効果を得たものである。   By adopting the above configuration, the heat generated mainly from the light emitting surface of the light emitting element 71 is immediately transmitted to the element mounting member made of alumina or the like having a high thermal conductivity, and the heat radiation path is made shorter than before. It is possible to obtain the effect of increasing the heat radiation efficiency.

しかしながら、上記構成のものは、熱伝導率の高いアルミナを用いて放熱経路を従来のものより短くしたとは云え、アルミナの熱伝導率は２１ｗ／ｍ・ｋ前後であることからして、放熱効率が十分であると云える状態にはない。本発明は、上記の課題に鑑みて成されたもので、更に、放熱効率の高いパッケージ構成を見いだすことを目的とするものである。   However, in the above configuration, although the heat dissipation path is shorter than that of the conventional one using alumina having high thermal conductivity, the thermal conductivity of alumina is around 21 w / m · k. It is not in a state where efficiency is sufficient. The present invention has been made in view of the above-described problems, and further aims to find a package configuration with high heat dissipation efficiency.

上記課題を解決する手段として、本発明の請求項１に記載の発明は、セラミック基板の主面上に設けた一対の上面電極のランド上に半導体素子を搭載した半導体パッケージにおいて、前記上面電極の双方のランドの近傍にそれぞれ少なくとも１個のビアを設け、該ビアの内面に導電金属膜を設けると共に、該導電金属膜を前記上面電極並びに前記セラミック基板の主面の反対側にあたる反対面に設けた一対の下面電極とそれぞれ接続したことを特徴とするものである。   As means for solving the above-mentioned problem, the invention according to claim 1 of the present invention is a semiconductor package in which a semiconductor element is mounted on a land of a pair of upper surface electrodes provided on the main surface of the ceramic substrate. At least one via is provided in the vicinity of both lands, a conductive metal film is provided on the inner surface of the via, and the conductive metal film is provided on the opposite surface corresponding to the opposite side of the upper surface electrode and the main surface of the ceramic substrate. It is characterized by being connected to each of the pair of lower surface electrodes.

また、本発明の請求項２に記載の発明は、セラミック基板の主面上に設けた一対の上面電極のランド上に半導体素子を搭載した半導体パッケージにおいて、前記上面電極の双方のランドの近傍にそれぞれ少なくとも１個のビアを設け、該ビアの内部に導電金属ペースト層を設けると共に、該導電金属ペースト層を前記上面電極並びに前記セラミック基板の主面の反対側にあたる反対面に設けた一対の下面電極とそれぞれ接続したことを特徴とするものである。   According to a second aspect of the present invention, in the semiconductor package in which the semiconductor element is mounted on the lands of the pair of upper surface electrodes provided on the main surface of the ceramic substrate, the lands of the upper surface electrodes are located in the vicinity of both lands. A pair of lower surfaces each provided with at least one via, a conductive metal paste layer provided inside the via, and the conductive metal paste layer provided on the opposite surface corresponding to the opposite side of the upper surface electrode and the main surface of the ceramic substrate Each of the electrodes is connected to each other.

また、本発明の請求項３に記載の発明は、前記の半導体素子がフリップチップ実装したＬＥＤ素子であることを特徴とするものである。   The invention according to claim 3 of the present invention is characterized in that the semiconductor element is an LED element mounted in a flip chip manner.

また、本発明の請求項４に記載の発明は、前記のビアの大きさがφ０．１〜０．３ｍｍであることを特徴とするものである。   According to a fourth aspect of the present invention, the via has a size of φ0.1 to 0.3 mm.

また、本発明の請求項５に記載の発明は、前記のビアの内面に設けた導電金属膜がＡｇ，Ｃｕ，Ｓｎ，Ａｌ，Ｎｉ，Ａｕ金属の少なくとも１種からなる金属膜であることを特徴とするものである。   According to a fifth aspect of the present invention, the conductive metal film provided on the inner surface of the via is a metal film made of at least one of Ag, Cu, Sn, Al, Ni, and Au metal. It is a feature.

また、本発明の請求項６に記載の発明は、前記のビアの内面に設けた導電金属膜がＡｇ，Ｃｕ，Ａｕ金属の少なくとも一種からなる金属ペーストを焼成して金属膜を形成し、該形成した金属膜の上にＮｉメッキやＡｕメッキなどを施してＮｉ金属膜やＡｕ金属膜などを積層した金属膜であることを特徴とするものである。   According to a sixth aspect of the present invention, the conductive metal film provided on the inner surface of the via forms a metal film by firing a metal paste made of at least one of Ag, Cu, and Au metal, The metal film is characterized in that a Ni metal film or an Au metal film is applied to the formed metal film and a Ni metal film or an Au metal film is laminated.

また、本発明の請求項７に記載の発明は、前記のビアの内部に設けた導電金属ペースト層は、Ａｇ，Ｃｕ，Ｓｎ，Ａｌ，Ｎｉ，Ａｕ金属の少なくとも１種を分散した金属ペースト層であることを特徴とするものである。   According to a seventh aspect of the present invention, the conductive metal paste layer provided inside the via is a metal paste layer in which at least one of Ag, Cu, Sn, Al, Ni, Au metal is dispersed. It is characterized by being.

また、本発明の請求項８に記載の発明は、前記のセラミック基板がアルミナよりなることを特徴とするものである。
また、本発明の請求項９に記載の発明は、前記の一対の上面電極、及び前記の一対の下面電極、及び該上面電極と下面電極に接続して前記セラミック基板の側面に設けた側面電極がＡｇ金属膜とＮｉ金属膜とＡｕ金属膜の積層膜からなることを特徴とするものである。 The invention according to claim 8 of the present invention is characterized in that the ceramic substrate is made of alumina.
According to a ninth aspect of the present invention, the pair of upper surface electrodes, the pair of lower surface electrodes, and the side electrodes provided on the side surfaces of the ceramic substrate connected to the upper surface electrodes and the lower surface electrodes. Is formed of a laminated film of an Ag metal film, a Ni metal film, and an Au metal film.

発明の効果として、請求項１、２に記載の発明によれば、ビア（孔）を設け、このビアの内面に導電金属膜を設けることによって、或いは、ビアの内部に導電金属ペースト層を設けることによって、この導電金属膜や導電金属ペースト層を介して放熱も成されるので更に放熱効率が良くなる。また、このビアは半導体素子を搭載する電極のランドの近くに設けることによって、放熱経路を短く取ることができるので放熱を早くすることができる。また、このビアの数は一対の上面電極のそれぞれのランドの近傍に少なくとも１個設けるもので、ビアの数が多ければ多いほど放熱経路の数と放熱面積が増えるの熱を早く逃がし、早く放熱する効果を得る。   As an effect of the invention, according to the first and second aspects of the present invention, a via (hole) is provided, and a conductive metal film is provided on the inner surface of the via, or a conductive metal paste layer is provided in the via. As a result, heat dissipation is also achieved through the conductive metal film and the conductive metal paste layer, so that the heat dissipation efficiency is further improved. Further, by providing this via near the land of the electrode on which the semiconductor element is mounted, the heat radiation path can be shortened, so that the heat radiation can be accelerated. In addition, the number of vias is at least one in the vicinity of each land of the pair of upper surface electrodes. The larger the number of vias, the more the number of heat radiation paths and the heat radiation area increase. To get the effect.

また、請求項３に記載の発明によれば、フリップチップ実装したＬＥＤ素子の下では平面実装型であるのでパッケージをコンパクトな形状にまとめることができ、より効果的に作用する。   According to the third aspect of the present invention, the package can be packaged in a compact shape under the flip-chip mounted LED element, so that the package can be more effectively operated.

また、請求項４に記載の発明によれば、ビアの大きさがφ０．１〜０．３ｍｍであることによって、その内面に均一な膜厚の導電金属膜を形成することができるので、或いは、その内部にムラなく導電金属ペースト層を設けることができるので放熱効率を高める。   According to the invention described in claim 4, since the size of the via is φ0.1 to 0.3 mm, a conductive metal film having a uniform thickness can be formed on the inner surface, or Since the conductive metal paste layer can be provided without any unevenness in the inside, the heat radiation efficiency is enhanced.

また、請求項５、請求項７に記載の発明によれば、Ａｇ，Ｃｕ，Ｓｎ，Ａｌ，Ｎｉ，Ａｕ金属は導電性が良いと同時に熱伝導率が高いので、ビアの内面にこれらの金属膜を、或いは、ビアの内部にこれらの金属ペースト層を形成することによって放熱効率を良くすることができる。   According to the inventions of claims 5 and 7, Ag, Cu, Sn, Al, Ni and Au metals have good conductivity and high thermal conductivity, so these metals are formed on the inner surface of the via. Heat dissipation efficiency can be improved by forming these metal paste layers in the film or in the via.

また、請求項６に記載の発明によれば、比較的小孔なるビアの内部に金属ペーストを形成し、それを焼成することによって、ビアの内面に均一な金属膜を容易に形成することができる。   According to the invention of claim 6, a uniform metal film can be easily formed on the inner surface of the via by forming a metal paste inside the via having a relatively small hole and firing it. it can.

また、請求項８に記載の発明によれば、セラミックの中でアルミナが絶縁性が良いと同時に比較的熱伝導率が高いので放熱効率を良くする。
また、請求項９に記載の発明によれば、電極をＡｇ金属膜、Ｎｉ金属膜、Ａｕ金属膜の積層膜で形成することによって、電導性、熱伝導性、耐腐蝕性が良いことにより耐久性が向上する。 According to the eighth aspect of the present invention, alumina has good insulating properties in ceramics and at the same time has relatively high thermal conductivity, so that heat dissipation efficiency is improved.
According to the ninth aspect of the present invention, the electrode is formed of a laminated film of an Ag metal film, a Ni metal film, and an Au metal film, so that it has excellent conductivity, thermal conductivity, and corrosion resistance. Improves.

以下、本発明の最良の実施形態を図１〜図７を用いて説明する。図１は本発明の第１実施形態に係る半導体パッケージの斜視図であり、図２は図１における配線基板の主面側にあたる上面側の平面図、図３は図２におけるＤ−Ｄ断面図、図４は図１における配線基板の主面側の反対面側にあたる下面側の平面図を示している。また、図５は本発明の第２実施形態に係る半導体パッケージの斜視図であり、図６は図５における配線基板の主面側にあたる上面側の平面図、図７は図６におけるＥ−Ｅ断面図を示している。尚、背景技術で説明した構成部品と全く同一の構成部品は同一符号を付して説明する。   Hereinafter, the best embodiment of the present invention will be described with reference to FIGS. 1 is a perspective view of a semiconductor package according to a first embodiment of the present invention, FIG. 2 is a plan view of an upper surface side corresponding to the main surface side of the wiring board in FIG. 1, and FIG. 3 is a cross-sectional view taken along DD in FIG. 4 is a plan view of the lower surface side corresponding to the opposite surface side of the main surface side of the wiring board in FIG. 5 is a perspective view of a semiconductor package according to the second embodiment of the present invention, FIG. 6 is a plan view of the upper surface side corresponding to the main surface side of the wiring board in FIG. 5, and FIG. 7 is an EE in FIG. A cross-sectional view is shown. In addition, the same components as those described in the background art will be described with the same reference numerals.

図１、図２、図３、図４より、本発明の第１実施形態に係る半導体パッケージ２０は、配線基板１０と、その上に搭載したＬＥＤ素子（発光ダイオード）６１なる半導体素子とが主要構成部品になって構成されている。ここでのＬＥＤ素子６１は、従来例と同様に、フリップチップ実装した素子を用いており、その下面に２極（カソード電極とアノード電極）のバンプ６１ａ、６１ｂを持つＬＥＤ素子になっている。配線基板１０は、アルミナよりなるセラミック基板１１にカソード電極とアノード電極に対応する一対の電極１２、１３をその表面の一部分に設けたもので、一対の電極１２、１３のランド部分にＬＥＤ素子６１をボンデング接合して一体になったパッケージになっている。   1, 2, 3, and 4, the semiconductor package 20 according to the first embodiment of the present invention mainly includes a wiring substrate 10 and a semiconductor element that is an LED element (light emitting diode) 61 mounted thereon. It is configured as a component. As in the conventional example, the LED element 61 here uses a flip-chip mounted element, and is an LED element having two poles (cathode electrode and anode electrode) bumps 61a and 61b on the lower surface thereof. The wiring substrate 10 is a ceramic substrate 11 made of alumina provided with a pair of electrodes 12 and 13 corresponding to a cathode electrode and an anode electrode on a part of the surface thereof, and LED elements 61 are formed on land portions of the pair of electrodes 12 and 13. It is a package that is united by bonding.

配線基板１０を構成するセラミック基板１１は、アルミナ材で図中方形な形状に形成されていて、左右に一対の長穴スルホール１１ａ、１１ｂを設けている。また、左右の端から少し奥まった所に２箇所、小孔なるビア１１ｃ、１１ｄを設けている。このセラミック基板１１は特に方形な形状に限定するものではなく、丸い形状であっても差し障りはない。また、厚みは略０．５ｍｍ位の厚みになっている。   The ceramic substrate 11 constituting the wiring substrate 10 is made of an alumina material and has a square shape in the figure, and is provided with a pair of long hole through holes 11a and 11b on the left and right. In addition, two vias 11c and 11d having small holes are provided at positions slightly recessed from the left and right ends. The ceramic substrate 11 is not particularly limited to a square shape, and there is no problem even if it has a round shape. The thickness is about 0.5 mm.

セラミック基板１１の表面の一部分に設ける一対の電極１２、１３は、それぞれセラミック基板１１の上面側、側面側、下面側にと連結して設けられており、上面側の電極を上面電極１２ａ、１３ａ、側面側の電極を側面電極１２ｂ、１３ｂ、下面側の電極を下面電極１２ｃ、１３ｃとしている。セラミック基板１１の主面側にあたる上面には上面電極１２ａ、１３ａが対向した状態で一対設けられている。ここで、一対の上面電極１２ａ、１３ａは中央に向かって突出した部分を持っており、その突出部分の先端側、即ち、鎖線で丸く囲った部分Ｂ、ＣがＬＥＤ素子６１とボンデングされるランドの部分になっている。また、セラミック基板１１に設けるビア１１ｃ、１１ｄは、それぞれランドの近傍で、上面電極１２ａ、１３ａの形成領域の中に設けられている。また、上面電極１２ａ、１３ａの左右の端部における幅は、セラミック基板１１に設けた一対の長穴スルホール１１ａ、１１ｂの幅よりもそれぞれ広目に取ってある。   The pair of electrodes 12 and 13 provided on a part of the surface of the ceramic substrate 11 are provided to be connected to the upper surface side, the side surface side, and the lower surface side of the ceramic substrate 11, respectively. The side electrodes are the side electrodes 12b and 13b, and the bottom electrodes are the bottom electrodes 12c and 13c. A pair of upper surface electrodes 12 a and 13 a are provided on the upper surface corresponding to the main surface side of the ceramic substrate 11 in a state of facing each other. Here, the pair of upper surface electrodes 12 a and 13 a have a portion protruding toward the center, and the front end side of the protruding portion, that is, the land B and C circled by a chain line is bonded to the LED element 61. It is part of. The vias 11c and 11d provided in the ceramic substrate 11 are provided in the formation regions of the upper surface electrodes 12a and 13a in the vicinity of the lands, respectively. Further, the widths at the left and right end portions of the upper surface electrodes 12a and 13a are set wider than the widths of the pair of long hole through holes 11a and 11b provided in the ceramic substrate 11, respectively.

側面側の一対の側面電極１２ｂ、１３ｂはセラミック基板１１に設けた一対の長穴スルホール１１ａ、１１ｂの部分にそれぞれ設けてある。下面側の一対の下面電極１２ｃ、１３ｃはそれぞれ対向した状態に設けてあり、セラミック基板１１に設けたビア１１ｃ、１１ｄはそれぞれ下面電極１２ｃ、１３ｃの形成領域内に入っている。この一対の下面電極１２ｃ、１３ｃはマザーボードに半田付けされる所になっている。   The pair of side surface electrodes 12b and 13b on the side surface side are provided in the portions of the pair of long hole through holes 11a and 11b provided in the ceramic substrate 11, respectively. The pair of lower surface electrodes 12c and 13c on the lower surface side are provided so as to face each other, and the vias 11c and 11d provided in the ceramic substrate 11 are in the formation regions of the lower surface electrodes 12c and 13c, respectively. The pair of lower surface electrodes 12c and 13c are soldered to the mother board.

上記の一対の電極１２、１３、即ち、電極１２を構成する上面電極１２ａ、側面電極１２ｂ、下面電極１２ｃはそれぞれ連結されており、また、電極１３を構成する上面電極１３ａ、側面電極１３ｂ、下面電極１３ｃもそれぞれ連結されている。そして、これらの一対の電極１２、１３は同一金属膜で形成されている。   The pair of electrodes 12, 13, that is, the upper surface electrode 12 a, the side surface electrode 12 b, and the lower surface electrode 12 c constituting the electrode 12 are connected to each other, and the upper surface electrode 13 a, the side surface electrode 13 b, and the lower surface constituting the electrode 13 The electrodes 13c are also connected. The pair of electrodes 12 and 13 are formed of the same metal film.

一対の電極１２、１３は、５〜１０μｍ膜厚のＡｇ金属膜と５μｍ前後の膜厚のＮｉ金属膜と０．１μｍ以下の膜厚のＡｕ金属膜の３層からなる金属膜でできている。導電性や熱伝導性の優れたＡｇ金属を用い、また、導電性や熱伝導性、耐腐蝕性に優れたＡｕ金属を用いているので、導電性、放熱性、耐触性に優れたものとなっている。   The pair of electrodes 12 and 13 is made of a metal film composed of three layers of an Ag metal film having a thickness of 5 to 10 μm, a Ni metal film having a thickness of about 5 μm, and an Au metal film having a thickness of 0.1 μm or less. . Uses Ag metal with excellent conductivity and thermal conductivity, and uses Au metal with excellent conductivity, thermal conductivity, and corrosion resistance, so it has excellent conductivity, heat dissipation, and touch resistance. It has become.

一対の電極１２、１３の形成方法は、最初に、Ａｇペーストを用いてスクリーン印刷などの印刷方法でセラミック基板１１上にＡｇペースト膜を形成する。ＡｇペーストはＡｇ金属粉をバインダーに混ぜ合わせてペースト状にしたものである。次に、焼成を行って樹脂成分を蒸発させ、Ａｇ金属粉をセラミック基板１１上に焼き付けてＡｇ金属膜を作る。焼成温度は用いたバインダーによって異なるが、概ね、６００°Ｃ〜８５０°Ｃの範囲の中で設定される。次に、メッキ方法でもってセラミック基板１１のＡｇ金属膜の上にＮｉ金属膜を形成した後、更に、Ａｕ金属膜を形成することによって、Ａｇ金属膜、Ｎｉ金属膜、Ａｕ金属膜の３層からなる積層膜が形成される。   As a method for forming the pair of electrodes 12 and 13, first, an Ag paste film is formed on the ceramic substrate 11 by a printing method such as screen printing using Ag paste. Ag paste is a paste formed by mixing Ag metal powder with a binder. Next, baking is performed to evaporate the resin component, and Ag metal powder is baked on the ceramic substrate 11 to form an Ag metal film. The firing temperature varies depending on the binder used, but is generally set in the range of 600 ° C to 850 ° C. Next, after a Ni metal film is formed on the Ag metal film of the ceramic substrate 11 by a plating method, an Au metal film is further formed to form three layers of an Ag metal film, a Ni metal film, and an Au metal film. A laminated film made of is formed.

上記の一対の電極１２、１３の形成領域内でランドの近傍に設けた小孔からなる２個のビアは、孔径がφ０．１〜０．３ｍｍの範囲にあって、その内面に、一対の電極１２、１３と同じ金属材料で導電金属膜１４を設けてある。即ち、Ａｇ金属膜とＮｉ金属膜とＡｕ金属膜の３層からなる導電金属膜になっている。そして、この２個のビアの内面に設けた導電金属膜１４はそれぞれ上面電極１２ａ、１３ａ及び下面電極１２ｃ、１３ｃと連結して接続している。この導電金属膜１４は、一対の電極１２、１３と同じ形成方法を取っており、最初に、Ａｇペーストを印刷方法でビアの中に流し込み、高温焼成して内面にＡｇ金属膜を形成させ、その後にメッキ方法でＮｉ金属膜とＡｕ金属膜を積層する。   Two vias composed of small holes provided in the vicinity of the lands in the formation region of the pair of electrodes 12 and 13 have a hole diameter in the range of φ0.1 to 0.3 mm, A conductive metal film 14 is formed of the same metal material as the electrodes 12 and 13. That is, it is a conductive metal film composed of three layers of an Ag metal film, a Ni metal film, and an Au metal film. The conductive metal films 14 provided on the inner surfaces of the two vias are connected to and connected to the upper surface electrodes 12a and 13a and the lower surface electrodes 12c and 13c, respectively. The conductive metal film 14 has the same formation method as the pair of electrodes 12 and 13, and first, an Ag paste is poured into the via by a printing method, and is fired at a high temperature to form an Ag metal film on the inner surface. Thereafter, a Ni metal film and an Au metal film are laminated by a plating method.

ビアの孔径はφ０．１〜０．３ｍｍの範囲が最良である。孔径がφ０．１ｍｍより小さいと印刷時に金属ペーストが内部に十分流し込むことができなくなる。また、φ０．３ｍｍより大きくなると金属ペーストを内部に流し込むことは容易になるが、内面への付着量にバラツキが現れて、金属膜としたときに膜厚のバラツキが現れてくる。そして、膜厚の不均一は放熱効率を下げる結果を生む。ビアの孔径はセラミック基板の厚みも考慮して設計するのが好ましい。本実施形態のようにセラミック基板１１を０．５ｍｍ厚にした場合は上記範囲の中でどちらかと云うと少し大きめの孔径を選択するのが良い。また、セラミック基板１１の厚みが薄くなってくると小さ目の孔径を選択するのが好ましい。   The via hole diameter is best in the range of φ0.1 to 0.3 mm. When the hole diameter is smaller than 0.1 mm, the metal paste cannot be sufficiently poured into the inside during printing. Also, when the diameter is larger than φ0.3 mm, it is easy to pour the metal paste into the inside, but the amount of adhesion to the inner surface varies, and when the metal film is formed, the film thickness varies. And the non-uniformity of the film thickness results in lowering the heat dissipation efficiency. The via hole diameter is preferably designed in consideration of the thickness of the ceramic substrate. When the ceramic substrate 11 is 0.5 mm thick as in the present embodiment, it is better to select a slightly larger hole diameter in the above range. Further, when the thickness of the ceramic substrate 11 is reduced, it is preferable to select a smaller hole diameter.

このように、ビアをランドの近傍に設けたことにより、熱を逃がす新たなバイパス経路がランドの近くにできたことになり、熱が早く逃げていき、放熱効率が高められていく。また、ビアの内面に導電性や熱伝導性に優れたＡｇ金属膜やＡｕ金属膜を設けたことにより熱が早く伝わって逃げるので放熱効率が高められる。また、ビアの内部の導電金属膜からも放熱されるので放熱効率が更に高められる。   As described above, by providing the via in the vicinity of the land, a new bypass path for releasing the heat is formed in the vicinity of the land, so that the heat escapes quickly and the heat radiation efficiency is improved. Further, by providing an Ag metal film or an Au metal film having excellent conductivity and thermal conductivity on the inner surface of the via, heat is transmitted quickly and escapes, so that the heat radiation efficiency is improved. Further, since heat is radiated from the conductive metal film inside the via, the heat radiation efficiency is further improved.

ビアの内面に設ける導電金属膜は、特にＡｇ金属膜、Ｎｉ金属膜、Ａｕ金属膜などに限定するものではない。導電性があって熱伝導性が高い金属を用いると良い。Ｃｕ金属などは熱伝導率が３９４ｗ／ｍ・ｋ前後あってＡｇ金属の４１９ｗ／ｍ・ｋ前後の値に近い熱伝導率を持っている。Ａｌ金属なども好適で、Ｓｎ金属なども選択することができる。   The conductive metal film provided on the inner surface of the via is not particularly limited to an Ag metal film, a Ni metal film, an Au metal film, or the like. It is preferable to use a metal having conductivity and high thermal conductivity. Cu metal or the like has a thermal conductivity of about 394 w / m · k, and has a thermal conductivity close to the value of about 419 w / m · k of Ag metal. Al metal or the like is also suitable, and Sn metal or the like can also be selected.

また、導電金属膜は、本実施形態の如く３層の積層した金属膜に限定するものではない。Ａｌ金属膜やＡｕ金属膜などは耐触性も良いので１層でも十分な効果を生む。Ａｇ、Ｃｕ、Ａｌ、Ａｕ、Ｓｎ、Ｎｉなどの金属から導電性、熱伝導性、耐触性、コスト性などを考慮して適宜に選択して金属膜を形成するのが良い。そして、１層からなる金属膜で構成しても良いし、複数の金属膜を積層して構成しても良い。また、異なった金属を混ぜ合わせた金属膜としても良い。   Further, the conductive metal film is not limited to a metal film having three layers as in the present embodiment. An Al metal film, an Au metal film, or the like has good touch resistance, so that even a single layer produces a sufficient effect. The metal film may be formed by appropriately selecting from metals such as Ag, Cu, Al, Au, Sn, and Ni in consideration of conductivity, thermal conductivity, contact resistance, cost, and the like. And you may comprise by the metal film which consists of one layer, and may comprise it by laminating | stacking a some metal film. Moreover, it is good also as a metal film which mixed the different metal.

ビアは、本実施形態においては、一対の電極１２、１３にそれぞれ１個ずつ設けているが、１個に限定するものではなく、それぞれ２個、３個と設けても良い。ビアは数が多ければ多いほど放熱経路の数も多くなり、また、放熱面積が大きくなるので熱の逃げや放熱が早くなって高い放熱効果が得られる。そして、ビアはできるだけランドに近い位置に設けるのが好ましい。ビアの数は電極１２、１３の面積の大きさや、放熱効率なども考慮して適宜に設定するのが良い。   In the present embodiment, one via is provided for each of the pair of electrodes 12 and 13. However, the number of vias is not limited to one, and may be two or three. The greater the number of vias, the greater the number of heat dissipation paths, and the larger the heat dissipation area, the faster the heat escape and heat dissipation, the higher the heat dissipation effect. The via is preferably provided as close to the land as possible. The number of vias is preferably set as appropriate in consideration of the size of the area of the electrodes 12, 13 and the heat radiation efficiency.

セラミック基板１１はアルミナ（Ａｌ２Ｏ３）材から形成している。アルミナは熱伝導率が２１ｗ／ｍ・ｋ前後と比較的高いので放熱効果を助ける。また、高温・高圧の下で焼き固めて生成しているので、金属ペーストを６００°Ｃ〜８５０°Ｃの温度で焼成しても基板に何らの問題も生じない。配線基板１０のセラミック基板１１をアルミナで形成することによって、基板自体の放熱性を高められ、且つ、導電性や熱伝導性の高い金属膜を設けることができる。 The ceramic substrate 11 is formed from an alumina (Al 2 O 3 ) material. Alumina has a relatively high thermal conductivity of around 21 w / m · k, which helps the heat dissipation effect. In addition, since it is produced by baking and hardening under high temperature and high pressure, no problem is caused on the substrate even if the metal paste is fired at a temperature of 600 ° C. to 850 ° C. By forming the ceramic substrate 11 of the wiring substrate 10 from alumina, a heat dissipation property of the substrate itself can be enhanced, and a metal film having high conductivity and heat conductivity can be provided.

以上のような構成のパッケージにすることによって、熱の逃げる経路が複数設けられて熱が早く逃げていく。また、セラミック基板自体からの放熱、電極からの放熱、ビアからの放熱などと相まって非常に高い放熱効果が得られる。そして、ＬＥＤ素子の寿命を長持ちさせる。   By using the package having the above-described configuration, a plurality of paths through which heat escapes are provided, and heat escapes quickly. In addition, a very high heat radiation effect can be obtained in combination with heat radiation from the ceramic substrate itself, heat radiation from the electrodes, heat radiation from the vias, and the like. And the lifetime of a LED element is prolonged.

次に、本発明の第２実施形態に係る半導体パッケージを図５〜図７を用いて説明する。図５は本発明の第２実施形態に係る半導体パッケージの斜視図を示しており、図６は図５における配線基板の主面側にあたる上面側の平面図、図７は図６におけるＥ−Ｅ断面図を示している。   Next, a semiconductor package according to a second embodiment of the present invention will be described with reference to FIGS. 5 is a perspective view of a semiconductor package according to the second embodiment of the present invention, FIG. 6 is a plan view of the upper surface side corresponding to the main surface side of the wiring board in FIG. 5, and FIG. 7 is an EE in FIG. A cross-sectional view is shown.

本発明の第２実施形態に係る半導体パッケージ４０は、前述の第１実施形態と同様に、配線基板３０と、その上に搭載したＬＥＤ素子（発光ダイオード）６１なる半導体素子とが主要構成部品になって構成されている。そして、ＬＥＤ素子は第１実施形態で用いたＬＥＤ素子６１と同じ素子を用いている。配線基板３０は、アルミナからなるセラミック基板３１に一対の電極３２、３３を設けたものからなっている。ここでのセラミックス基板３１には、左右一対の長穴スルホール３１ａ、３１ｂと、一対の電極３２、３３が設けられる部分にそれぞれ３個のビア３１ｃ、３１ｅ、３１ｇと３１ｄ、３１ｆ、３１ｈが設けられている。そして、これらそれぞれ３個のビア３１ｃ、３１ｅ、３１ｇと３１ｄ、３１ｆ、３１ｈは、丸く鎖線で囲った部分Ｂ、Ｃのランドの部分から余り離れていない位置に設けられている。また、一対の電極３２、３３で、電極３２は、前述の第１実施形態と同様に、上面電極３２ａと側面電極３２ｂと下面電極３２ｃとで構成されており、電極３３は上面電極３３ａと側面電極３３ｂと下面電極３３ｃとで構成されている。   As in the first embodiment, the semiconductor package 40 according to the second embodiment of the present invention includes the wiring substrate 30 and a semiconductor element that is an LED element (light emitting diode) 61 mounted thereon as main components. It is configured. The LED element is the same as the LED element 61 used in the first embodiment. The wiring substrate 30 is formed by providing a pair of electrodes 32 and 33 on a ceramic substrate 31 made of alumina. Here, the ceramic substrate 31 is provided with three vias 31c, 31e, 31g and 31d, 31f, 31h in portions where the pair of left and right elongated holes 31a, 31b and the pair of electrodes 32, 33 are provided. ing. These three vias 31c, 31e, 31g and 31d, 31f, 31h are provided at positions that are not so far away from the land portions of the portions B and C that are circled and surrounded by chain lines. Further, in the pair of electrodes 32 and 33, the electrode 32 is composed of the upper surface electrode 32a, the side surface electrode 32b and the lower surface electrode 32c, as in the first embodiment, and the electrode 33 is composed of the upper surface electrode 33a and the side surface electrode. It consists of an electrode 33b and a lower surface electrode 33c.

一対の電極３２、３３は、前述の第１実施形態と同様に、Ａｇ金属膜とＮｉ金属膜とＡｕ金属膜との３層からなる積層の金属膜からなっている。また、それぞれ３個のビア３１ｃ、３１ｅ、３１ｇと３１ｄ、３１ｆ、３１ｈの合計６個のビアの内部には導電金属ペーストを埋め込んだ導電金属ペースト層３４が設けられている。本実施の形態では導電率及び熱伝導率の高いＡｇペーストを用いているが、特にＡｇペーストに限定するものではなく、熱伝導率の比較的高いＣｕ，Ａｕ，Ｓｎ，Ａｌ，Ｎｉなどの金属ペーストでも良いものである。   The pair of electrodes 32 and 33 is formed of a laminated metal film composed of three layers of an Ag metal film, a Ni metal film, and an Au metal film, as in the first embodiment. In addition, a conductive metal paste layer 34 in which a conductive metal paste is embedded is provided inside a total of six vias, ie, three vias 31c, 31e, 31g and 31d, 31f, 31h. In this embodiment, an Ag paste having high conductivity and high thermal conductivity is used. However, the paste is not particularly limited to Ag paste, and a metal such as Cu, Au, Sn, Al, Ni having relatively high thermal conductivity. A paste is also acceptable.

導電金属ペースト層３４は、金属粉を熱硬化性のエポキシ樹脂などに混ぜ合わせてペースト状にし、印刷方法などでビアの内部に埋め込んで、加熱処理を施して硬化させて形成する。この導電金属ペースト層３４は一対の電極３２、３３を形成した後に設ける工程を取る。   The conductive metal paste layer 34 is formed by mixing metal powder with a thermosetting epoxy resin or the like to form a paste, embedding it in a via by a printing method or the like, and performing a heat treatment to cure. The conductive metal paste layer 34 is provided after the pair of electrodes 32 and 33 are formed.

金属ペーストを直接用いた場合の熱伝導率は金属そのものを用いた場合より半分以下に低下する。その分熱の逃げ方は遅くなるが、ビアの数を増やすことによって放熱効率を高めることができる。   The thermal conductivity when the metal paste is directly used is reduced to half or less than when the metal itself is used. The heat escape becomes slower accordingly, but the heat radiation efficiency can be increased by increasing the number of vias.

以上述べた構成にすることによってパッケージの放熱効率を高めることができる。従来例からみると、格段に放熱性の良いパッケージを得ることができる。   With the configuration described above, the heat dissipation efficiency of the package can be increased. In view of the conventional example, a package having a much better heat dissipation can be obtained.

以上、発熱性を有するＬＥＤ素子を用いた場合のパッケージについて説明したが、発熱性のある半導体のパッケージには有効に作用する。また、受光素子や撮像素子などのパッケージにも利用できよう。   As described above, the package in the case where the LED element having the heat generation property is used has been described. However, the package works effectively for the semiconductor package having heat generation property. It can also be used for packages such as light receiving elements and imaging elements.

本発明の第１実施形態に係る半導体パッケージの斜視図である。1 is a perspective view of a semiconductor package according to a first embodiment of the present invention. 図１における配線基板の主面側にあたる上面側の平面図である。FIG. 2 is a plan view of the upper surface side corresponding to the main surface side of the wiring board in FIG. 1. 図２におけるＤ−Ｄ断面図である。It is DD sectional drawing in FIG. 図１における配線基板の主面側の反対面側にあたる下面側の平面図である。FIG. 2 is a plan view of the lower surface side corresponding to the opposite surface side of the main surface side of the wiring board in FIG. 1. 本発明の第２実施形態に係る半導体パッケージの斜視図である。It is a perspective view of the semiconductor package which concerns on 2nd Embodiment of this invention. 図５における配線基板の主面側にあたる上面側の平面図である。FIG. 6 is a plan view of the upper surface side corresponding to the main surface side of the wiring board in FIG. 5. 図６におけるＥ−Ｅ断面図である。It is EE sectional drawing in FIG. 従来のＬＥＤパッケージの斜視図である。It is a perspective view of the conventional LED package. 図８における要部断面図である。It is principal part sectional drawing in FIG. 特許文献１に示されたところの、素子マウント部材の周辺部の構成を抜き出して示した図で、（ａ）図は素子マウント部材の一主面側を示す平面図、（ｂ）図は（ａ）図におけるＡ−Ａ線に沿う断面図である。FIG. 2 is a diagram showing the configuration of the periphery of the element mount member shown in Patent Document 1, wherein (a) is a plan view showing one main surface side of the element mount member, and (b) is ( a) It is sectional drawing which follows the AA line in a figure.

符号の説明Explanation of symbols

１０、３０ 配線基板
１１、３１ セラミック基板
１１ａ、１１ｂ、３１ａ、３１ｂ 長穴スルホール
１１ｃ、１１ｄ、３１ｃ、３１ｄ、３１ｅ、３１ｆ、３１ｇ、３１ｈ ビア
１２、１３、３２，３３ 電極
１２ａ、１３ａ、３２ａ、３３ａ 上面電極
１２ｂ、１３ｂ、３２ｂ、３３ｂ 側面電極
１２ｃ、１３ｃ、３２ｃ、３３ｃ 下面電極
１４ 導電金属膜
２０、４０ 半導体パッケージ
３４ 導電金属ペースト層
６１ ＬＥＤ素子
６１ａ、６１ｂ バンプ 10, 30 Wiring board
11, 31 Ceramic substrate 11a, 11b, 31a, 31b Slotted hole 11c, 11d, 31c, 31d, 31e, 31f, 31g, 31h Via
12, 13, 32, 33 electrodes
12a, 13a, 32a, 33a Top electrode 12b, 13b, 32b, 33b Side electrode 12c, 13c, 32c, 33c Bottom electrode 14 Conductive metal film 20, 40 Semiconductor package 34 Conductive metal paste layer 61 LED element 61a, 61b Bump

Claims (9)

セラミック基板の主面上に設けた一対の上面電極のランド上に半導体素子を搭載した半導体パッケージにおいて、前記上面電極の双方のランドの近傍にそれぞれ少なくとも１個のビアを設け、該ビアの内面に導電金属膜を設けると共に、該導電金属膜を前記上面電極並びに前記セラミック基板の主面の反対側にあたる反対面に設けた一対の下面電極とそれぞれ接続したことを特徴とする半導体パッケージ。 In a semiconductor package in which a semiconductor element is mounted on a land of a pair of upper surface electrodes provided on a main surface of a ceramic substrate, at least one via is provided in the vicinity of both lands of the upper surface electrode, and the inner surface of the via is provided. A semiconductor package comprising: a conductive metal film; and the conductive metal film connected to the upper surface electrode and a pair of lower surface electrodes provided on the opposite surface opposite to the main surface of the ceramic substrate. セラミック基板の主面上に設けた一対の上面電極のランド上に半導体素子を搭載した半導体パッケージにおいて、前記上面電極の双方のランドの近傍にそれぞれ少なくとも１個のビアを設け、該ビアの内部に導電金属ペースト層を設けると共に、該導電金属ペースト層を前記上面電極並びに前記セラミック基板の主面の反対側にあたる反対面に設けた一対の下面電極とそれぞれ接続したことを特徴とする半導体パッケージ。 In a semiconductor package in which a semiconductor element is mounted on a land of a pair of upper surface electrodes provided on a main surface of a ceramic substrate, at least one via is provided in the vicinity of both lands of the upper surface electrode, and the inside of the vias is provided. A semiconductor package comprising: a conductive metal paste layer, and the conductive metal paste layer connected to the upper surface electrode and a pair of lower surface electrodes provided on the opposite surface opposite to the main surface of the ceramic substrate. 前記半導体素子は、フリップチップ実装したＬＥＤ素子であることを特徴とする請求項１又は２に記載の半導体パッケージ。 The semiconductor package according to claim 1, wherein the semiconductor element is a flip-chip mounted LED element. 前記ビアの大きさは、φ０．１〜０．３ｍｍであることを特徴とする請求項１又は２に記載の半導体パッケージ。 The semiconductor package according to claim 1, wherein a size of the via is φ0.1 to 0.3 mm. 前記ビアの内面に設けた導電金属膜は、Ａｇ，Ｃｕ，Ｓｎ，Ａｌ，Ｎｉ，Ａｕ金属の少なくとも１種からなる金属膜であることを特徴とする請求項１、３、４のいずれか１つに記載の半導体パッケージ装置。 The conductive metal film provided on the inner surface of the via is a metal film made of at least one of Ag, Cu, Sn, Al, Ni, and Au metal. The semiconductor package device described in 1. 前記ビアの内面に設けた導電金属膜は、Ａｇ，Ｃｕ，Ａｕ金属の少なくとも一種からなる金属ペーストを焼成して金属膜を形成し、該形成した金属膜の上にＮｉメッキやＡｕメッキなどを施してＮｉ金属膜やＡｕ金属膜などを積層した金属膜であることを特徴とする請求項１、３、４、５のいずれか１つに記載の半導体パッケージ。 The conductive metal film provided on the inner surface of the via is formed by baking a metal paste made of at least one of Ag, Cu, and Au metal, and forming Ni plating, Au plating, or the like on the formed metal film. 6. The semiconductor package according to claim 1, wherein the semiconductor package is a metal film obtained by laminating a Ni metal film or an Au metal film. 前記ビアの内部に設けた導電金属ペースト層は、Ａｇ，Ｃｕ，Ｓｎ，Ａｌ，Ｎｉ，Ａｕ金属の少なくとも１種を分散した金属ペースト層であることを特徴とする請求項２、３、４のいずれか１つに記載の半導体パッケージ。 The conductive metal paste layer provided inside the via is a metal paste layer in which at least one of Ag, Cu, Sn, Al, Ni, and Au metal is dispersed. The semiconductor package as described in any one. 前記セラミック基板は、アルミナよりなることを特徴とする請求項１又は２に記載の半導体パッケージ。 The semiconductor package according to claim 1, wherein the ceramic substrate is made of alumina. 前記一対の上面電極、及び前記一対の下面電極、及び該上面電極と下面電極に接続して前記セラミック基板の側面に設けた一対の側面電極は、Ａｇ金属膜とＮｉ金属膜とＡｕ金属膜の積層膜からなることを特徴とする請求項１又は２に記載の半導体パッケージ。 The pair of upper surface electrodes, the pair of lower surface electrodes, and the pair of side surface electrodes provided on the side surfaces of the ceramic substrate connected to the upper surface electrodes and the lower surface electrodes are formed of an Ag metal film, a Ni metal film, and an Au metal film. The semiconductor package according to claim 1, comprising a laminated film.
JP2003427911A 2003-12-24 2003-12-24 Semiconductor package Pending JP2005191097A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003427911A JP2005191097A (en) 2003-12-24 2003-12-24 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003427911A JP2005191097A (en) 2003-12-24 2003-12-24 Semiconductor package

Publications (1)

Publication Number Publication Date
JP2005191097A true JP2005191097A (en) 2005-07-14

Family

ID=34787051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003427911A Pending JP2005191097A (en) 2003-12-24 2003-12-24 Semiconductor package

Country Status (1)

Country Link
JP (1) JP2005191097A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028689A1 (en) * 2007-08-30 2009-03-05 Kyocera Corporation Light emitting device
JP2010056460A (en) * 2008-08-29 2010-03-11 Kyocera Corp Substrate for light-emitting device, light-emitting device using substrate for light-emitting device, and lighting system using light-emitting device
JP2010283253A (en) * 2009-06-08 2010-12-16 Hitachi Kyowa Engineering Co Ltd Light-emitting device and substrate for light-emitting device
JP2012080085A (en) * 2010-09-10 2012-04-19 Nichia Chem Ind Ltd Support medium and light emitting device using the same
WO2014208495A1 (en) 2013-06-28 2014-12-31 シチズンホールディングス株式会社 Led device
US9491812B2 (en) 2005-12-16 2016-11-08 Nichia Corporation Light emitting device
JP2020088245A (en) * 2018-11-28 2020-06-04 京セラ株式会社 Wiring board, electronic device, and electronic module
WO2020137152A1 (en) * 2018-12-26 2020-07-02 京セラ株式会社 Wiring substrate, electronic device, and electronic module
WO2020175541A1 (en) * 2019-02-27 2020-09-03 京セラ株式会社 Wiring board, electronic device, and electronic module

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10598317B2 (en) 2005-12-16 2020-03-24 Nichia Corporation Light emitting device
US10180213B2 (en) 2005-12-16 2019-01-15 Nichia Corporation Light emitting device
US9752734B2 (en) 2005-12-16 2017-09-05 Nichia Corporation Light emitting device
US11421829B2 (en) 2005-12-16 2022-08-23 Nichia Corporation Light emitting device
US11692677B2 (en) 2005-12-16 2023-07-04 Nichia Corporation Light emitting device
US9491812B2 (en) 2005-12-16 2016-11-08 Nichia Corporation Light emitting device
US9491813B2 (en) 2005-12-16 2016-11-08 Nichia Corporation Light emitting device
US10801676B2 (en) 2005-12-16 2020-10-13 Nichia Corporation Light emitting device
US11187385B2 (en) 2005-12-16 2021-11-30 Nichia Corporation Light emitting device
WO2009028689A1 (en) * 2007-08-30 2009-03-05 Kyocera Corporation Light emitting device
JP2010056460A (en) * 2008-08-29 2010-03-11 Kyocera Corp Substrate for light-emitting device, light-emitting device using substrate for light-emitting device, and lighting system using light-emitting device
JP2010283253A (en) * 2009-06-08 2010-12-16 Hitachi Kyowa Engineering Co Ltd Light-emitting device and substrate for light-emitting device
JP2012080085A (en) * 2010-09-10 2012-04-19 Nichia Chem Ind Ltd Support medium and light emitting device using the same
US10636945B2 (en) 2010-09-10 2020-04-28 Nichia Corporation Method of manufacturing light emitting device including metal patterns and cut-out section
US9525116B2 (en) 2010-09-10 2016-12-20 Nichia Corporation Supporting member and light emitting device using the supporting member
US9847463B2 (en) 2010-09-10 2017-12-19 Nichia Corporation Method of manufacturing light emitting device including metal patterns and cut-out section
WO2014208495A1 (en) 2013-06-28 2014-12-31 シチズンホールディングス株式会社 Led device
US10170674B2 (en) 2013-06-28 2019-01-01 Citizen Watch Co., Ltd. LED device
JP2020088245A (en) * 2018-11-28 2020-06-04 京セラ株式会社 Wiring board, electronic device, and electronic module
JP7145739B2 (en) 2018-11-28 2022-10-03 京セラ株式会社 Wiring boards, electronic devices and electronic modules
JPWO2020137152A1 (en) * 2018-12-26 2021-10-21 京セラ株式会社 Wiring boards, electronics and electronic modules
CN113228258A (en) * 2018-12-26 2021-08-06 京瓷株式会社 Wiring substrate, electronic device, and electronic module
EP3905314A4 (en) * 2018-12-26 2022-02-16 Kyocera Corporation Wiring substrate, electronic device, and electronic module
JP7136926B2 (en) 2018-12-26 2022-09-13 京セラ株式会社 Wiring boards, electronic devices and electronic modules
WO2020137152A1 (en) * 2018-12-26 2020-07-02 京セラ株式会社 Wiring substrate, electronic device, and electronic module
US11742278B2 (en) 2018-12-26 2023-08-29 Kyocera Corporation Wiring substrate, electronic device, and electronic module
JPWO2020175541A1 (en) * 2019-02-27 2021-12-23 京セラ株式会社 Wiring boards, electronic devices and electronic modules
WO2020175541A1 (en) * 2019-02-27 2020-09-03 京セラ株式会社 Wiring board, electronic device, and electronic module
JP7425037B2 (en) 2019-02-27 2024-01-30 京セラ株式会社 Wiring boards, electronic devices and electronic modules

Similar Documents

Publication Publication Date Title
JP4915058B2 (en) LED component and manufacturing method thereof
JP5132404B2 (en) Semiconductor light emitting device
WO2006106901A1 (en) Led component and method for manufacturing same
US20130062656A1 (en) Thermally enhanced optical package
JP2009147210A (en) Ceramic circuit substrate and semiconductor light-emitting module
JP6280710B2 (en) WIRING BOARD, LIGHT EMITTING DEVICE AND WIRING BOARD MANUFACTURING METHOD
JP2005191097A (en) Semiconductor package
JP2011233775A (en) Semiconductor package and semiconductor light-emitting apparatus
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
JP2007227728A (en) Led (light emitting diode) component, and its manufacturing method
JP6423141B2 (en) Light-emitting element mounting component and light-emitting device
KR101719692B1 (en) Printed Circuit Board, Manufacturing method thereof, LED module and LED lamp with using the same
JP2004228413A (en) Package for housing light emitting element and light emitting device
JP6339452B2 (en) Chip resistor and its mounting structure
JP2008288487A (en) Surface-mounted light emitting diode
JP2005191135A (en) Semiconductor package
JP2005123657A (en) Chip-type light emitting device and its manufacturing method
JP4831958B2 (en) Surface mount type LED
US20180163954A1 (en) Light-emitting-element mounting substrate, light emitting device, and light emitting module
JP2006279080A (en) Fixing method for light emitting element wafer
JP2023071984A (en) Wiring board, electronic device, and electronic module
JP7069496B2 (en) Manufacturing method of semiconductor device
JP2004311456A (en) Package for light emitting element, and light emitting device
KR101363980B1 (en) Optical module and manufacturing method thereof
JP2008263246A (en) Light-emitting device