JP2005183799A - Multilayer print-circuit board and its manufacturing method - Google Patents
Multilayer print-circuit board and its manufacturing method Download PDFInfo
- Publication number
- JP2005183799A JP2005183799A JP2003424961A JP2003424961A JP2005183799A JP 2005183799 A JP2005183799 A JP 2005183799A JP 2003424961 A JP2003424961 A JP 2003424961A JP 2003424961 A JP2003424961 A JP 2003424961A JP 2005183799 A JP2005183799 A JP 2005183799A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- core
- surface layer
- blind via
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は各種の電子回路に適用される多層プリント配線板および多層プリント配線板の製造方法に関する。 The present invention relates to a multilayer printed wiring board applied to various electronic circuits and a method for manufacturing the multilayer printed wiring board.
情報処理機器をはじめ各種の小型電子機器に於いては、配線板基材となる絶縁層(プリプレグ)とコア(銅張積層板)とを交互に積層した多層プリント配線板が広く用いられる。この種、多層プリント配線板には、配線パターンに加え、上記積層された配線板を貫通するスルーホール、上記配線板を貫通しないブラインドビア(blind via hole)等が設けられる。 In various small electronic devices including information processing devices, multilayer printed wiring boards in which insulating layers (prepregs) and cores (copper-clad laminates) serving as wiring board base materials are alternately laminated are widely used. In this type of multilayer printed wiring board, in addition to the wiring pattern, a through hole that penetrates the laminated wiring board, a blind via hole that does not penetrate the wiring board, and the like are provided.
一般に、この種多層プリント配線板は、表層側にプリプレグを配して、プリプレグとコアを交互に積層し、温度と圧力をかけて積層一体化する。 In general, this type of multilayer printed wiring board has prepregs disposed on the surface layer side, and prepregs and cores are alternately laminated, and are laminated and integrated by applying temperature and pressure.
この際、コアとプリプレグの各絶縁層の仕上がり精度には大きな差がある。コアはプリプレグに比べ絶縁層の仕上がり精度が高い。その理由は、コアはプリント配線板を製造する前段階で、銅箔と絶縁層が一体に形成してあり、銅箔と絶縁層と各平坦面の精度が高く、従ってコアの絶縁層の厚さのばらつきは少ない。それに比べ、プリプレグは内層のパターンの段差を絶縁樹脂で埋める役目があることから、絶縁層の厚さについては、内層のパターン密度に左右されたり、積層の条件によっても変わる。このためプリプレグの厚さのばらつきは大きく、面内の位置によってもセンター値やばらつきの程度が変わる。また、プリント配線板の設計が変わる毎にパターン形状やパターン密度が変わる。従ってプリプレグを使った絶縁層の厚さは一定せず変動が大きく、仕上がり精度はコアに比べて非常に悪い。 At this time, there is a large difference in the finishing accuracy of the insulating layers of the core and the prepreg. The core has a higher finishing accuracy of the insulating layer than the prepreg. The reason for this is that the copper foil and the insulating layer are integrally formed in the core before the printed wiring board is manufactured, and the accuracy of the copper foil, the insulating layer and each flat surface is high. There is little variation in length. On the other hand, the prepreg has a role of filling the step difference of the inner layer pattern with an insulating resin. Therefore, the thickness of the insulating layer depends on the pattern density of the inner layer and also varies depending on the lamination conditions. For this reason, the variation in the thickness of the prepreg is large, and the center value and the degree of variation vary depending on the position in the plane. Also, the pattern shape and pattern density change each time the design of the printed wiring board changes. Accordingly, the thickness of the insulating layer using the prepreg is not constant and varies greatly, and the finishing accuracy is very poor compared to the core.
この際、上記したような積層構造の配線板本体に、ドリル加工による穿設でブラインドビアを設ける際、ドリル加工による穴の深さ制御が正常なブラインドビア形成に大きく影響し、プリプレグを使った絶縁層の仕上がり精度によってブラインドビアの仕上がりが大きく左右されることから、電気的な信頼性、製造性、歩留まり等、種々の面で問題があった。特に近年では多層プリント配線板のより高密度、薄型化が要求され、上記した問題がより顕著になってきた。
上述したように、従来では、ドリル加工でコア部材に穿設し、その穿設方向先端をコア部材に形成したランドに当接させてブラインドビアを形成するブラインドビアの加工技術に於いて、ドリル加工の深さ制御が正常なブラインドビア形成に大きく影響し、電気的な信頼性、製造性、歩留まり等、種々の面で問題があった。 As described above, in the conventional blind via machining technique, a drill is drilled in a core member, and the tip in the drilling direction is brought into contact with a land formed in the core member to form a blind via. The processing depth control has a great influence on the formation of normal blind vias, and there are problems in various aspects such as electrical reliability, manufacturability, and yield.
本発明は上記実情に鑑みなされたもので、信頼性の高いブラインドビアを設けた多層プリント配線板、および信頼性の高いブラインドビアを容易に形成可能な多層プリント配線板の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides a multilayer printed wiring board provided with a highly reliable blind via and a method for manufacturing a multilayer printed wiring board capable of easily forming a highly reliable blind via. With the goal.
本発明は、コアを表層側に配し、コアとプリプレグを交互に積層して一体化した配線板本体と、前記配線板本体の前記表層側のコアに設けたブラインドビアとを具備した多層プリント配線板を特徴とする。 The present invention relates to a multilayer print comprising a wiring board body in which a core is arranged on the surface layer side, and cores and prepregs are alternately laminated and integrated, and a blind via provided in the core on the surface layer side of the wiring board body. Features a wiring board.
また本発明は、コアを表層側に配し、コアとプリプレグとを交互に積層して一体化した配線板本体を製造する工程と、前記配線板本体の前記表層側のコアにブラインドビアを形成する工程とを備えた多層プリント配線板の製造方法を特徴とする。 The present invention also includes a step of manufacturing a wiring board body in which the core is arranged on the surface layer side, and the core and the prepreg are alternately laminated and integrated, and a blind via is formed in the core on the surface layer side of the wiring board body. The manufacturing method of a multilayer printed wiring board provided with the process to do.
電気的信頼性の高いブラインドビアを設けた多層プリント配線板をドリル加工により歩留まり良く容易に実現できる。 A multilayer printed wiring board provided with blind vias with high electrical reliability can be easily realized with high yield by drilling.
以下図面を参照して本発明の実施形態を説明する。本発明の実施形態による多層プリント配線板は、プリント配線板を構成する基材(プリプレグ、コア)の積層配置を、すべての多層構造に於いて、ブラインドビアを形成するコアを表層側に配している。 Embodiments of the present invention will be described below with reference to the drawings. A multilayer printed wiring board according to an embodiment of the present invention has a laminated arrangement of base materials (prepregs and cores) constituting a printed wiring board, and a core that forms a blind via is arranged on the surface layer side in all multilayer structures. ing.
本発明の第1実施形態に係る多層プリント配線板の構造を図1に示している。
この第1実施形態は、4層構造のプリント配線板10を示している。このプリント配線板10は、2枚のコア(銅張積層板)11a,11bで絶縁層(プリプレグ)12aを挟み、4層(L1〜L4)を形成している。
The structure of the multilayer printed wiring board according to the first embodiment of the present invention is shown in FIG.
The first embodiment shows a printed
表層側に配したコア11a,11bには、それぞれブラインドビア13a,13bと、その受けランド14a,14bが設けられる。
The
受けランド14a,14bはコア11a,11bの内層側の配線パターン形成時に於いて(エッチング処理に於いて)ブラインドビア13a,13bの形成位置に対応して同時に形成される。ブラインドビア13a,13bは、ドリル加工で、上記コア11a,11bの表層(L1,L4)側から当該コアの絶縁層を介して対応して設けた受けランド14a,14bに接する深さまで所定径の穴を穿設し、その孔の内壁に所定のめっきを施すことで形成される。ブラインドビア13aは第1層(L1)と第2層(L2)を回路接続し、ブラインドビア13bは、第4層(L4)と第3層(L3)を回路接続している。
The
本発明の第2実施形態に係る多層プリント配線板の構造を図2に示している。
この第2実施形態は、6層構造のプリント配線板20を示している。このプリント配線板20は、2枚のコア21a,21bを表層に、このコアを含めた3枚のコア21a,21b,21cの間にそれぞれ絶縁層(プリプレグ)22a,22bを介在して、6層(L1〜L6)を形成している。
The structure of the multilayer printed wiring board according to the second embodiment of the present invention is shown in FIG.
This second embodiment shows a printed
表層側に配したコア21a,21bには、それぞれブラインドビア23a,23bと、その受けランド24a,24bが設けられる。この受けランド24a,24bで受けるブラインドビア23a,23bの構造は上述した第1実施形態と同様であるので、ここではその説明を省略する。この第2実施形態では、ブラインドビア23aにより第1層(L1)と第2層(L2)が回路接続され、ブラインドビア23bにより、第6層(L6)と第5層(L5)が回路接続される。内層に設けたコア21cにより形成される第3層(L3)および第4層(L4)には、それぞれ内層の信号パターン25,25が設けられる。
The
本発明の第3実施形態に係る多層プリント配線板の構造を図3に示している。
この第3実施形態は、8層構造のプリント配線板30を示している。このプリント配線板30は、2枚のコア21a,21bを表層に、このコアを含めた4枚のコア31a,31b,31c,31dの間にそれぞれ絶縁層(プリプレグ)32a,32b,32cを介在して、8層(L1〜L8)を形成している。
The structure of the multilayer printed wiring board according to the third embodiment of the present invention is shown in FIG.
The third embodiment shows a printed
表層側に配したコア21a,21bには、それぞれブラインドビア33a,33bと、その受けランド34a,34bが設けられる。この受けランド34a,34bで受けるブラインドビア33a,33bの構造は上述した第1実施形態と同様であるので、ここではその説明を省略する。この第3実施形態では、ブラインドビア33aにより第1層(L1)と第2層(L2)が回路接続され、ブラインドビア33bにより、第8層(L8)と第7層(L7)が回路接続される。内層に設けたコア31c,31dにより形成される、第3層乃至第6層(L3〜L6)には、それぞれ内層の信号パターン35(3)〜35(6)が設けられる。
The
本発明の第4実施形態に係る多層プリント配線板の構造を図4に示している。
この第4実施形態は、10層構造のプリント配線板40を示している。このプリント配線板40は、2枚のコア41a,421bを表層に、このコアを含めた5枚のコア41a,41b,41c,41d,41eの間にそれぞれ絶縁層(プリプレグ)42a,42b,42c,42dを介在して、10層(L1〜L10)を形成している。
The structure of the multilayer printed wiring board according to the fourth embodiment of the present invention is shown in FIG.
The fourth embodiment shows a printed
表層側に配したコア41a,41bには、それぞれブラインドビア43a,43bと、その受けランド44a,44bが設けられる。この受けランド44a,44bで受けるブラインドビア43a,43bの構造は上述した第1実施形態と同様であるので、ここではその説明を省略する。この第4実施形態では、ブラインドビア43aにより第1層(L1)と第2層(L2)が回路接続され、ブラインドビア43bにより、第10層(L10)と第9層(L9)が回路接続される。内層に設けたコア41c,41d,41eにより形成される、第3層乃至第8層(L3〜L8)には、それぞれ内層の信号パターン45(3)〜35(8)が設けられる。
The
上記した各実施形態に示すように、ブラインドビアを形成するコアを表層側に配設した積層構造とすることにより、ドリル加工によるブラインドビアを電気的信頼性の高い安定した構造で歩留まり良く容易に実現できる。 As shown in each of the above-described embodiments, by using a laminated structure in which the core for forming the blind via is disposed on the surface layer side, the blind via by drilling can be easily performed with a stable structure with high electrical reliability and high yield. realizable.
次に図5および図6を参照して本発明の図5実施形態を説明する。
この第5実施形態は、ブラインドビアを形成するコアを表層側に配した多層プリント配線板に於いて、その表層側に配したコアに、ドリル加工で所定径の孔を穿設し、その孔の穿設方向先端をコアに形成したランドに当接させてブラインドビアを形成する際に、コアに形成したブラインドビアの受けランドを当該コアに形成した配線パターンの厚さより厚く形成することで、ドリル加工に要求される深さ方向の寸法精度の許容範囲を拡げることができるとともに、ブラインドビアとその受けランドとの間に十分な接合面積を確保でき、これによって歩留まりの良い状態で電気的信頼性の高いブラインドビアを容易に形成できるようにしている。
Next, the embodiment of FIG. 5 of the present invention will be described with reference to FIGS.
In the fifth embodiment, in a multilayer printed wiring board in which a core for forming a blind via is disposed on the surface layer side, a hole having a predetermined diameter is formed by drilling in the core disposed on the surface layer side. When forming the blind via by bringing the tip in the drilling direction into contact with the land formed on the core, by forming the receiving land of the blind via formed on the core thicker than the thickness of the wiring pattern formed on the core, The tolerance of dimensional accuracy in the depth direction required for drilling can be expanded, and a sufficient joint area can be secured between the blind via and its receiving land, which ensures electrical reliability in a high yield state. High-quality blind vias can be easily formed.
図5に本発明の第5実施形態による多層プリント配線板のブラインドビア構造を示している。この多層プリント配線板は、ブラインドビアを形成するコアを表層側に配して、コア(銅張積層板)50と、絶縁層(プリプレグ)58とを交互に温度および圧力をかけて積層したn層で構成している。このn層構成の多層プリント配線板には、全層を貫通するスルーホール53と、第1層(L1)から第2層(L2)までしか貫通しないブラインドビア51と、表層および内層の配線パターン54−1,54−2,54−3,…とを有して構成される。
FIG. 5 shows a blind via structure of a multilayer printed wiring board according to the fifth embodiment of the present invention. In this multilayer printed wiring board, a core for forming a blind via is arranged on the surface layer side, and a core (copper-clad laminate) 50 and an insulating layer (prepreg) 58 are laminated by alternately applying temperature and pressure. It consists of layers. This multilayer printed wiring board having an n-layer structure includes through-
図5に示す多層プリント配線板は、表層側に配したコア50,50の内層側の面に形成される第2層(L2)、および第n−1層(Ln−1)に、それぞれ上記ブラインドビア51,51の受けランド52,52を設けて、そのブラインドビア51,51により、第1層(表層)と第2層(L2)、および第n層(表層)と第n−1層(Ln−1)をそれぞれ回路接続した例を示している。
The multilayer printed wiring board shown in FIG. 5 is formed on the second layer (L2) and the (n-1) th layer (Ln-1) formed on the inner layer side surface of the
ここで上記各ブラインドビア51,51の受けランド52,52は、図示するように、それぞれ同層の内層配線パターン厚より肉厚に形成される。例えば第2層(L2)の配線パターン54−2の導体厚をTh1とすると、表層側に配したコア50,50の内層側の面に形成される第2層(L2)には、上記導体厚Th1より厚い、導体厚Th2の受けランド52が形成される。上記第n−1層(Ln−1)にも上記第2層(L2)と同様の導体厚(Th2)をもつビア受けランド52が形成される。
Here, the receiving lands 52 and 52 of the
上記受けランド52,52を設けた表層側のコア50,50に、ドリル加工で、表層側より当該コアの絶縁層を介して受けランド52,52に接する深さまで所定径の孔を穿設し、その孔の内壁に所定のめっきを施すことで、上記各層間(L1−L2間、およびLn−Ln−1間)を回路接続するブラインドビア51,51が形成される。
A hole having a predetermined diameter is drilled in the
上記したように、ブラインドビア51,51を受ける受けランド52,22の導体厚を配線パターン54の導体厚より厚くした(TH1<TH2)ことにより、上記ドリル加工に要求される深さ方向の寸法精度の許容範囲を拡げることができることから、常に歩留まりの良い状態で信頼性の高いブラインドビアを有した多層プリント配線板を製造できる。さらに受けランド52,52の導体厚を配線パターン14の導体厚より厚くしたことにより、ブラインドビア51,51に於ける受けランド52,52の接合面積が増し、電気的抵抗の少ない安定したブラインドビアの回路を構成できるとともに、ビア受けランドの導体厚を意識することなく配線パターンの導体厚を薄くすることができることから多層プリント配線板の薄型化に寄与できる。さらに、この実施形態によるブラインドビア構造はコア部材に穿設した孔にブラインドビアが形成されることから、上述した従来技術のようなブラインドビア内壁のめっき層と絶縁層との熱膨張係数の違いに起因する熱ストレスによるめっき層の亀裂を招く虞のない信頼性の高いブラインドビアを構成できる。
As described above, by making the conductor thickness of the receiving lands 52 and 22 that receive the
上記した配線パターンの導体厚Th1より厚い、導体厚Th2のビア受けランド52,52の加工例を図6に示している。
FIG. 6 shows an example of processing the via receiving
この図6に示すビア受けランドの加工工程は、ブラインドビアが形成される表層側に配したコア50の各面の銅箔5a,5b(図6(a)参照)を各々面毎にエッチングして、各面毎に、配線パターン5p,5p,…を形成するとともに、内層側となる面に上記受けランド52の基となるランド6pを同時に形成する(図6(b)参照)。その後、スキージ60により、上記ランド6pの上に導電ペースト7pを印刷し、硬化する(図6(c)参照)。このの工程により、図6(d)に示すように、ブラインドビアが形成される表層側に配したコア50に、ブラインドビア51を受ける受けランド52の部分だけ導体厚を厚くした多層プリント配線板が形成できる。
In the via receiving land processing step shown in FIG. 6, the copper foils 5a and 5b (see FIG. 6 (a)) on each surface of the core 50 arranged on the surface layer side where the blind via is formed are etched for each surface. In addition, the wiring patterns 5p, 5p,... Are formed for each surface, and the land 6p that is the basis of the receiving
この第5実施形態によれば、上記各ブラインドビア51,51の受けランド52,52をそれぞれ同層の内層配線パターン厚より肉厚に形成したことにより、ブラインドビア51,51を形成する際のドリル加工に要求される深さ方向の寸法精度の許容範囲を拡げることができ、常に歩留まりの良い状態で信頼性の高いブラインドビアを有した多層プリント配線板を製造できる。さらにビア受けランド52,522の導体厚を配線パターン54(54−1,54−2,…)の導体厚より厚くしたことにより、ブラインドビア51,51に於けるビア受けランド52,52の接合面積が増し、電気的抵抗の少ない安定したブラインドビアの回路を構成できるとともに、ビア受けランドの導体厚を意識することなく配線パターンの導体厚を薄くすることができることから多層プリント配線板を薄型化することができる。さらに、この実施形態によるブラインドビア構造はコア部材に穿設した孔によってブラインドビアを形成することから、ブラインドビア内壁のめっき層と絶縁層との熱膨張係数の違いに起因する熱ストレスによるめっき層の亀裂を招く虞のない信頼性の高いブラインドビアを構成できる。
According to the fifth embodiment, the receiving lands 52, 52 of the
10,20,30,40…多層プリント配線板、11a,11b,21a〜21c,31a〜31d,41a〜41e,50…コア(銅張積層板)、12a,22a,22b,32a〜32c,42a〜42d,58…絶縁層(プリプレグ)、13a,13b,23a,23b,33a,33b,43a,43b,51…ブラインドビア、14a,14b,24a,24b,34a,34b,44a,44b,52…受けランド。 10, 20, 30, 40 ... multilayer printed wiring board, 11a, 11b, 21a-21c, 31a-31d, 41a-41e, 50 ... core (copper-clad laminate), 12a, 22a, 22b, 32a-32c, 42a ... 42d, 58 ... Insulating layer (prepreg), 13a, 13b, 23a, 23b, 33a, 33b, 43a, 43b, 51 ... Blind via, 14a, 14b, 24a, 24b, 34a, 34b, 44a, 44b, 52 ... Receiving land.
Claims (6)
前記配線板本体の前記表層側のコアに設けたブラインドビアと
を具備したことを特徴とする多層プリント配線板。 A wiring board body in which the core is arranged on the surface layer side, and the core and the prepreg are alternately laminated and integrated,
A multilayer printed wiring board, comprising: a blind via provided in a core on the surface layer side of the wiring board main body.
前記ブラインドビアは、ドリル加工で前記表層側コアの表層面から前記受けランド内に達する穴を穿設して、その穴の内壁にめっきを施すことにより形成した請求項1記載の多層プリント配線板。 A receiving land is provided on the inner layer surface of the core on the surface layer side corresponding to the position where the blind via is formed,
2. The multilayer printed wiring board according to claim 1, wherein the blind via is formed by drilling a hole reaching the receiving land from a surface layer surface of the surface layer side core and plating the inner wall of the hole. 3. .
前記配線板本体の前記表層側のコアにブラインドビアを形成する工程と
を備えたことを特徴とする多層プリント配線板の製造方法。 A step of manufacturing a wiring board body in which the core is arranged on the surface layer side, and the core and the prepreg are alternately laminated and integrated;
And a step of forming a blind via in the core on the surface layer side of the wiring board main body.
前記ブラインドビアを形成する工程は、
前記配線板本体にドリル加工で前記表層側コアの表層面から前記受けランド内に達する穴を穿設する工程と、
前記穴の内壁にめっきを施す工程と
を備えたことを特徴とする請求項4記載の多層プリント配線板の製造方法。 Prior to the lamination, a receiving land is provided on the inner layer surface of the core on the surface layer side corresponding to the formation position of the blind via,
The step of forming the blind via includes
Drilling a hole reaching the receiving land from the surface layer of the surface layer side core by drilling in the wiring board body;
The method for producing a multilayer printed wiring board according to claim 4, further comprising a step of plating the inner wall of the hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424961A JP2005183799A (en) | 2003-12-22 | 2003-12-22 | Multilayer print-circuit board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424961A JP2005183799A (en) | 2003-12-22 | 2003-12-22 | Multilayer print-circuit board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183799A true JP2005183799A (en) | 2005-07-07 |
Family
ID=34784992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003424961A Pending JP2005183799A (en) | 2003-12-22 | 2003-12-22 | Multilayer print-circuit board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005183799A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113194635A (en) * | 2021-03-15 | 2021-07-30 | 江西宇睿电子科技有限公司 | Impedance line manufacturing method, impedance line and circuit board |
-
2003
- 2003-12-22 JP JP2003424961A patent/JP2005183799A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113194635A (en) * | 2021-03-15 | 2021-07-30 | 江西宇睿电子科技有限公司 | Impedance line manufacturing method, impedance line and circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5125166B2 (en) | Multilayer wiring board and manufacturing method thereof | |
US6548767B1 (en) | Multi-layer printed circuit board having via holes formed from both sides thereof | |
KR100701353B1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
US20090056119A1 (en) | Method of fabricating multilayer printed circuit board | |
JP2006019723A (en) | Circuit board having divided conductive layer, manufacturing method therefor, electrical assembly using circuit board, and information processing system using assembly | |
JP4742485B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2005166764A (en) | Multilayer printed wring board and its manufacturing method | |
JP2005183799A (en) | Multilayer print-circuit board and its manufacturing method | |
JPH11261236A (en) | Multi-layer printed wiring board and manufacture thereof | |
CN112351600A (en) | High-speed ATE test board and manufacturing method thereof | |
JP2005183798A (en) | Multilayer print-circuit board and its manufacturing method | |
KR100298896B1 (en) | A printed circuit board and a method of fabricating thereof | |
JPH07221460A (en) | Manufacture of multilater printed wiring board | |
KR100745520B1 (en) | Multi-layered printed circuit board and the manufacturing method thereof | |
EP0572232A2 (en) | A multilayer printed circuit board and method for manufacturing same | |
JPH0590762A (en) | Manufacture of multilayer printed wiring board | |
JPH0818228A (en) | Manufacture of multi-layer printed board | |
JPH1041623A (en) | Metal core printed circuit board and manufacturing method therefor | |
JP3817291B2 (en) | Printed wiring board | |
JP2007201200A (en) | High-frequency plastic substrate and its manufacturing method | |
JP2006054331A (en) | Multilayer flex and rigid wiring board manufacturing method | |
TW201427525A (en) | Printed circuit board and method for manufacturing the same | |
JP2006269456A (en) | Mulitlayer printed wiring board and manufacturing method thereof | |
JPH1154933A (en) | Manufacture of multilayered printed wiring board | |
JPH11126965A (en) | Manufacture of printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |