JP2005175478A - 電界効果トランジスタと該トランジスタを有する携帯電子機器 - Google Patents

電界効果トランジスタと該トランジスタを有する携帯電子機器 Download PDF

Info

Publication number
JP2005175478A
JP2005175478A JP2004353482A JP2004353482A JP2005175478A JP 2005175478 A JP2005175478 A JP 2005175478A JP 2004353482 A JP2004353482 A JP 2004353482A JP 2004353482 A JP2004353482 A JP 2004353482A JP 2005175478 A JP2005175478 A JP 2005175478A
Authority
JP
Japan
Prior art keywords
transistor
gate
field effect
contact
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004353482A
Other languages
English (en)
Other versions
JP4195439B2 (ja
Inventor
Xiangdong Chen
シャントン・チェン
Dureseti Chidambarrao
ドゥロセティ・チダムバラオ
Geng Wang
クン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005175478A publication Critical patent/JP2005175478A/ja
Application granted granted Critical
Publication of JP4195439B2 publication Critical patent/JP4195439B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/783Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】SOI上の閾値電圧を動的に変化させるMOSFETを提供すること。
【解決手段】トランジスタに隣接して、かつこのトランジスタと、このトランジスタが形成される基板またはウェルへの接点の間に本体制御接点を設けると、このトランジスタのゲートに印加される制御信号に従って、このトランジスタの基板を、ゼロ(接地)または実質的に任意の低電圧に接続し、またそれから切り離すことができ、それによって、このトランジスタは可変閾値を示し、その結果、低電源電圧でも良好な性能を維持し、電力消費/損失が小さくなる。これは、携帯電子機器において特に有利である。(このトランジスタ基板が、「オン」状態で電圧源から切り離されたときの)浮動本体による影響は、トランジスタが「オフ」状態に切り替えられたときに基板が放電するので避けられる。このトランジスタ構成は、例えば相補対の場合など、n型およびp型のトランジスタとともに使用することができる。
【選択図】図3

Description

本発明は、一般に、高密度集積化に適したトランジスタの設計および製作に関し、より詳細には、携帯機器用の集積回路内などで電圧を下げて動作させたときでも高性能を実現し得るトランジスタに関する。
チップの機能および性能が向上し、集積回路の製造の経済性が高くなる可能性があることから、集積回路の集積密度をより高めようという強い要求がある。同様に、チップの機能がより高くなったことが、いわゆる携帯情報端末、機能が強化された(例えば、ビデオ機能付き)携帯電話など、多くの小型携帯機器の開発にもつながった。ただし、携帯機器は、バッテリのサイズまたは重量あるいはその両方などによって携帯性の特質を大きく損ねることのない電源を備えなければならない。したがって、バッテリの交換または充電を行うまでの間に、携帯機器の使用期間が十分に長くなるように、集積回路およびその中のトランジスタの電力消費量に対して厳しい制約が課される。
非携帯機器でさえ、集積密度が高くなることに伴って電力損失密度が増加する。1つのトランジスタから散逸する電力は極めて小さいように見えても、単位チップ面積当たりの電力の消費または損失は、集積密度に伴って増加する。信号伝播経路長を短くし、かつノイズ耐性を高めることによってクロック・レートを増加させることが集積密度向上の主要な動機になっており、1トランジスタ当たりの電力損失は、スイッチング周波数/クロック・レートに伴ってさらに増加する。
電力消費を減少させる最も一般的な手法は、許容可能なトランジスタのスイッチング・スピードを維持するのに十分な電圧オーバドライブ能力を維持しながら、より低い電圧に電源をスケーリングすることであった。スイッチング・スピードが最も速くないことを除き、電界効果トランジスタ(例えば、MOSFET)が最適な技術であるが、電源電圧が下がると、特に、スルー・レートと称することがある「オン」状態と「オフ」状態の遷移時間が大きく悪化する。これは主に、電界効果トランジスタのゲートが示す容量性負荷によるものである。電界効果トランジスタは、いくらか下がった電圧で満足に動作するように設計し得るが、電源と同じくらい容易により低い電圧にスケーリングすることはできない。特に、閾値以下の漏れと、閾値以下の出力電圧の揺れに対する制限の低さのために、閾値電圧を電源電圧と同じ量だけスケーリングすることはできない。さらに、MOSFETをスケーリングすると、MOSFETがより壊れやすくなり、静電荷、結合ノイズなどによる絶縁破壊からの損傷を受けやすくなることがある。したがって、電源電圧のスケーリング、回路スピードの向上、および漏れ電流の制限を同時に行うことは極めて大きな挑戦課題である。
閾値電圧を動的に変化させるMOSFET(DTMOSFET)は周知のものであり、米国特許第5,539,368号に設計例が開示されている。図1に、このトランジスタの概略図を示す。このトランジスタ設計では、トランジスタが形成されるシリコン・ウェルにトランジスタのゲートを接続することによって、電源電圧が下がっても高性能を維持しようとし、「オン」状態では高駆動電流を実現することができ、「オフ」状態では漏れ電流を低くし得る。「オフ」状態では、Vgs=Vbs=0Vになり、このトランジスタの閾値は高くなる。「オン」状態では、ゲート電圧がトランジスタの本体に印加されるので、Vgs=Vds=Vbsになり閾値は低くなる。しかし、このトランジスタ設計の原理的な欠点は、ゲート・バイアスがトランジスタ本体に印加されるので、ソースにおける順方向にバイアスされたp−n接合部の漏れ電流が、電源電圧が0.7Vよりも高くなると劇的に増加し、それによって、実質的に電源電圧がこの値に制限されることである。この値では、ノイズ耐性が低くなり、最適なまたは潜在的に可能なスイッチング・スピードを得るのに十分な電圧オーバドライブが提供されない。
米国特許第5,559,368号
したがって、本発明の目的は、低電源電圧において高性能を実現し得るトランジスタ構造を提供することである。
本発明の別の目的は、堅固で、経済的な製造が可能であり、電源電圧が漏れ電流による作用に決定的な影響を与えないトランジスタ構造を提供することである。
本発明の上記その他の目的を達成するために、集積回路で使用するのに適した、特に、携帯電子機器用のトランジスタを提供する。このトランジスタは、第1導電タイプの半導体層中に形成されたソース、ドレイン、およびゲートを備えるトランジスタ部分と、この半導体層への接点と、ゲートと基板接点の間に介在する第1導電タイプと反対の導電タイプのコントロール・コンタクトとを含む。
上記その他の目的、態様、および利点は、本発明の好ましい実施形態の以下の詳細な説明を図面と併せ読めば、よりよく理解されよう。
次に図面を参照する。より具体的には、図2および図3を参照すると、本発明によるDTMOSFETの平面図および断面図が示されている。NMOSトランジスタを示すが、本発明の原理は、図に示す領域の導電タイプを単に反対にすることによってPMOS素子にも同じように適用可能であることを理解されたい。本発明の原理およびその実施形態は、このトランジスタの残りの部分の設計とは全く無関係であり、ハロー・インプラントおよび延長インプラントなどの性能強化構造は、本発明の実施に適合して自由に設計かつ実施し得ることも理解されたい。したがって、本発明を実施するのに重要ではないこのような可能な構造は、図に示すソースSおよびドレインDという簡略化した形で示されるものとみなす。
好ましくは、本発明によるトランジスタは、厚いハンドリング基板12、(一般に、酸化膜であり、BOX(埋込み酸化膜)層と称する)絶縁体14、および(この場合にはp型の)一般にシリコンの比較的薄い高品質単結晶半導体層を備えるシリコン・オン・インシュレータ基板上に形成する。ただし、本発明の基本原理は、SiGeまたはGaAsなどの他の半導体または基板構造にも適用可能であることを理解されたい。図に示すように、DTMOSFETの電界効果トランジスタ部分10’自体は、図2および図3の左側に位置し、図3では、ソース領域およびドレイン領域(S/D)は、一方が他方の前(または後)に位置し、導電チャネルは紙面に直交する方向に延びる。
本発明によるトランジスタは、図1に概略的に示す従来技術の設計による実施形態と、pウェル接点18が、おそらくはトランジスタから比較的離れて配置され、かつ、pウェルまたは層16中にN+領域20が形成されるという点で異なる。好ましくは、N+領域20は、(この場合には、P+半導体材料の)pウェル接続構造18とゲートとの間の位置でゲート接続部24によって、トランジスタのゲートGに接続される。また、このpウェル接続部を、実質的に任意のゼロ(接地)、またはトランジスタに印加される電圧と反対の極性(例えば、負)の低電圧に接続して、トランジスタがオフに切り替えられたときに、浮動本体の放電を容易にし得るという点でも異なる。
N+領域20は、コントロール・コンタクトへのゲートとして機能し、実質的に、(S/Dとして全体的に機能する)pウェルFET部分10’とpウェル接点の間でパス・トランジスタを形成する。このN+領域により、(ゲートGに接続された)N+領域とpウェルの間に空乏領域22が生じる。しかし、シリコン本体16は十分に厚く、それによって、トランジスタ10’の状態がオフのときに、このN+領域によりpウェル層の深さ全体にわたって完全な空乏が生じるのが妨げられる。すなわち、トランジスタ部分10’の状態がオフのとき、ゲートGは接地されており、N+領域20とBOX層14の間の空乏領域22は、このBOX層に達せず、また結合することもなく、ゲートGの下のpウェルは、N+(「ゲート」)領域20の下の領域を介してpウェル接点18に接続される。しかし、オンの状態では、コントロール・コンタクト20にもゲート・バイアス(または、ゲートへの直接接続部以外の接続部から得られ、それを介して印加し得る類似の正の電圧、後者のほうがはるかに好ましい)が印加され、空乏領域22が拡大し、22’に示すようにBOX層14と結合し、トランジスタ部分10’の下のpウェルが、pウェル接点から切り離され、したがって浮動状態になる。オフの状態と比較すると、この状態では閾値電圧Vtは小さくなる。そのため、トランジスタのゲート・オーバドライブおよび駆動電流を(閾値電圧が低くなるために)より大きくすることもでき、そのため、スイッチング・スピードが改善される。
したがって、本発明によるDTMOSFETは、以下の利点を有する。
1)このトランジスタでは、オフの状態で閾値を高くし、オンの状態で閾値を低くすることができ、それによって、Ionが大きく、Ioffが小さくなり、on/off電流比が改善される。
2)オンの状態で閾値が低いために電源電圧をスケール・ダウンすることができ、電力消費/損失を小さくすることができる。
3)「ゲート」20により、トランジスタ部分のチャネルがpウェル接点から切り離されても、トランジスタ内で浮動本体による影響はない。(オンの状態では、トランジスタのpウェルは浮動状態になり、トランジスタ本体は、ソース電圧と同じ電位に上昇し得る。部分的に空乏化されたSOI MOSFETでは、この浮動本体の電位は、トランジスタがその高衝撃イオン化条件により、最後にスイッチングされたのがいつか、どのくらいの頻度でスイッチングされたかによって決まる。しかし、本発明によるトランジスタ構造では、オフの状態でpウェルがpウェル接点に接続され、pウェルに蓄積された電荷が容易に除去される。)
4)図1の従来型DTMOSFETと異なり、トランジスタ部分のゲートはpウェル接点に直接接続されず、そのため、順方向p−n接合部の漏れがなく、また電源電圧が、漏れを大きくし得る決定的な影響を与えることはない。
したがって、本発明によるトランジスタにより、場合によっては大きくスケーリングされた電源電圧で高性能動作が得られ、そのため、性能または動作マージンを損なうことなく電力消費/損失がはるかに小さくなることがわかる。さらに、本発明によるトランジスタの「占有面積」すなわち必要とされる面積は、トランジスタ部分10’よりもわずかに大きくするだけでよく、そのため、上記利益を得るために犠牲になる集積密度は、あるとしてもわずかである。さらに、本発明によるトランジスタを生成するのに必要とされる追加のプロセスの複雑さはわずかであり、これらいくつかの追加のプロセスの重ね合わせ公差は、以下の製造プロセスの適切な例の検討から明らかになるように比較的緩和されたものである。
次に図4および図5を参照すると、DTMOSFETの形成の初期段階が示されている。このDTMOSFETの全体的区域を輪郭100で示す。トランジスタ部分10’に関して、この製造段階は、ゲートのパターン化、スペーサの形成、およびS/Dまたはハローの注入あるいはその両方の後で行うこともできるし、あるいは準備した基板上で実施し、その後で、図に示すステップに関連してゲートを形成しパターン化し、注入を実施することもできる。場合によっては、注入を実施した後で、ゲート構造を除去し置き換えることが実務慣行であり、この製造段階は、図4および図5に示されるように対処され、これらの図に示されるものとみなし得る。いずれにせよ、ポリシリコンの層を被着させ、(例えば、任意の周知のプロセスによりリソグラフィ的に)パターン化して、参照数字110で示すように、このトランジスタを横方向に延びるゲート構造を形成し接触させる。次いで、図6および図7に示すように、レジスト層120を塗布し、「ゲート」すなわちコントロール・コンタクト20を形成することになる位置125でパターン化を行う。その後、図8および図9に示すように、RIE(反応性イオンエッチング)などの適切なプロセスによって、その位置130でポリシリコンをエッチングし、レジストを除去する。
図10および図11に、ソースおよびドレイン(S/D)のインプラント、延長インプラント、またはハロー・インプラント145、あるいはそれらすべてが、図4および図5に関して述べたように前に実施されなかった場合に、様々なトランジスタ設計に適した多くの周知のやり方のいずれかで、これらのインプラントの位置を制御するために側壁スペーサの形成または除去あるいはその両方を行うことによってこれらのインプラントを点在させるように、別のレジスト層140を塗布しパターン化するところを示す。
前に実施されている場合には、図10および図11に示すプロセス・ステップは必要ないことがある。図12および図13に、コントロール・コンタクト領域20を位置決定し(155)、形成するために、別のレジスト層150を塗布しパターン化するところを示す。この領域20は、溝をエッチングし、N+にドープしたシリコンを被着させることによって形成することもできるし、好ましくは、SOI層の深さのかなりの部分を占め、ある程度、このトランジスタの意図する電圧および動作マージンに依存する深さにN型の不純物を単に注入することによって形成することもできる。例えば、このトランジスタを約1Vで動作させる場合、N+領域20の下のpウェルを約1×1018/cmにドープすることが好ましい。図14および図15に示すように、好ましくはシリコン本体16の厚さを約800Åとし、n+領域20の深さは300〜350Åとし得る。
また、図14および図15には、レジスト150を除去し、レジスト160を塗布しパターン化して、図12および図13に関連して上記で説明したものに類似のプロセスによって、ウェル接点領域18を位置決定し(165)形成するところを示す。(「ウェル接点」という用語は、不純物「ウェル」がそのものとして設けられず、この半導体が均質な不純物タイプのものである場合でも、構造18を参照する好都合な用語として使用する。以下で、同じ構造18を参照するのに「ボディ・コンタクト」という用語を使用することもある。)エッチングおよび被着、または注入、あるいはそれらの組合せのいずれかを利用することができ、図16および図17に示すようにウェル接点領域18が得られる。次いで、本発明によるトランジスタを完成させるために、好ましくは金属の接点170、171を形成して、コントロール・コンタクト20とトランジスタ部分10’のゲートを接続する。その後、所望の場合には、図18および図19に示すように、このトランジスタをアニールして、注入した不純物の活動化(前に行っていない場合)またはシリサイド180の形成、あるいはその両方を行い、それによって、ゲート、ソース、およびドレイン、ならびにコントロール・コンタクトおよびウェル接点の抵抗を小さくすることができる。
(携帯電子機器300中の電源200とともに例示の形態に概略的に示す、CMOSなどの相補型トランジスタ対を含めて)本発明によるトランジスタが複数ある場合でも、それらが固定電圧源に接続されている場合には、単一のウェル接点で十分であり得ることを理解されたい。これらのトランジスタは、それらのオンまたはオフの状態が異なっていても、コントロール・コンタクトすなわち「ゲート」20によって切り離されるために、相互に悪影響を及ぼすことはない。共通のウェル接点をこのように形成すると、本発明により犠牲になる面積をほぼ完全に解消することができる。というのは、このウェル接点に必要とされる面積はわずかであり、回路設計によっては、このコントロール・コンタクトにより、個々のトランジスタに対する比較的大きい分離構造が概ね不要になり得るからである。
上記に鑑みて、有利な可変閾値を有し、大きく取り除かれないまでも漏れを減少させ、その結果、他の有利な特性を有するトランジスタを、比較的電力損失が大きい(例えば、トランジスタ部分10’にのみ対応する)トランジスタ設計に比べて重ね合わせ精度が厳しくない少数の追加のプロセス・ステップ(この場合の重ね合わせ精度は、集積密度および分離によってのみ課される)と、図1の低電力トランジスタ設計に比べて、その主要な欠点および決定的な影響を完全になくしながら、単に接点プロセスを繰り返すことによって形成し得ることがわかる。
SOI基板の場合と同様に半導体の深さが制限される基板上で、本発明によるトランジスタを形成する際に、ウェル接点18およびコントロール・コンタクト20の配置に関連してトランジスタが形成されるように半導体材料中の不純物の配置を適切に構成することによって他の構造に関して本発明を実施することが可能であることも理解されたい。オンの状態での拡大した空乏領域が、本体の抵抗をたかだか数桁でも大きくするのに十分である場合には、本発明の価値のある効果をかなりの程度で得ることができる。この効果は、上記で論じた浮動本体による影響を軽減することにも役立つ。いずれにせよ、この影響は、トランジスタ本体がSOI基板などの上に製作され、浮動状態になりやすい場合でも、本発明によってかなり除去される。
1つの好ましい実施形態に関して本発明を説明してきたが、添付の特許請求の範囲の趣旨および範囲内で改変を加えて本発明を実施し得ることが当業者には理解されよう。
米国特許第5,559,368号で開示されているトランジスタを示す概略図である。 本発明によるトランジスタを示す平面図である。 本発明によるトランジスタを示す断面図である。 図2および図3のトランジスタの製造段階を示す平面図である。 図2および図3のトランジスタの製造段階を示す、図4に対応する断面図である。 図2および図3のトランジスタの製造段階を示す平面図である。 図2および図3のトランジスタの製造段階を示す、図6に対応する断面図である。 図2および図3のトランジスタの製造段階を示す平面図である。 図2および図3のトランジスタの製造段階を示す、図8に対応する断面図である。 図2および図3のトランジスタの製造段階を示す平面図である。 図2および図3のトランジスタの製造段階を示す、図10に対応する断面図である。 図2および図3のトランジスタの製造段階を示す平面図である。 図2および図3のトランジスタの製造段階を示す、図12に対応する断面図である。 図2および図3のトランジスタの製造段階を示す平面図である。 図2および図3のトランジスタの製造段階を示す、図14に対応する断面図である。 図2および図3のトランジスタの製造段階を示す平面図である。 図2および図3のトランジスタの製造段階を示す、図16に対応する断面図である。 図2および図3のトランジスタの製造段階を示す平面図である。 図2および図3のトランジスタの製造段階を示す、図18に対応する断面図である。 携帯電子機器内の集積回路の一部の例(例えば、CMOS)および電源の接続を示す図である。
符号の説明
10’ 電界効果トランジスタ部分
12 ハンドリング基板
14 絶縁体、BOX層
16 シリコン本体
18 pウェル接点
20 N+領域、コントロール・コンタクト
22 空乏領域
24 ゲート接続部
100 DTMOSFETの輪郭
110 ゲート構造
120 レジスト層
125 コントロール・コンタクトの位置
130 コントロール・コンタクトの位置
140 レジスト層
145 ハロー・インプラント
150 レジスト層
155 コントロール・コンタクト領域の位置
160 レジスト
165 ウェル接点領域の位置
170 接点
171 接点
180 シリサイド
200 電源
300 携帯電子機器

Claims (11)

  1. 第1導電タイプの半導体層中に形成されたソース、ドレイン、およびゲートを備えるトランジスタ部分と、
    前記半導体層へのボディ・コンタクトと、
    前記ゲートと前記ボディ・コンタクトの間に介在する前記第1導電タイプと反対の導電タイプのコントロール・コンタクトとを備える、電界効果トランジスタ。
  2. 前記ゲートと前記コントロール・コンタクトの間の接続部をさらに含む、請求項1に記載の電界効果トランジスタ。
  3. 前記半導体層への前記接点が、前記第1導電タイプの領域である、請求項1又は2に記載の電界効果トランジスタ。
  4. 前記半導体層への前記ボディ・コンタクトが、前記電界効果トランジスタに印加される電圧と反対の極性の低電圧に接続される、請求項1に記載の電界効果トランジスタ。
  5. 前記半導体層が基板上の絶縁体上に形成される、請求項1に記載の電界効果トランジスタ。
  6. 前記半導体層がシリコン・オン・インシュレータ基板のシリコン層である、請求項1に記載の電界効果トランジスタ。
  7. 前記半導体層の厚さが800Åであり、前記コントロール・コンタクトが、前記半導体層中を300Å〜350Å延びる、請求項1に記載の電界効果トランジスタ。
  8. 前記のトランジスタ部分が相補型トランジスタ対を含む、請求項1に記載の電界効果トランジスタ。
  9. 携帯電源と、
    集積回路であって、
    第1導電タイプの半導体層中に形成されたソース、ドレイン、およびゲートを備える複数のトランジスタ部分と、
    前記半導体層へのボディ・コンタクトと、
    前記ゲートと前記ボディ・コンタクトの間に介在する前記第1導電タイプと反対の導電タイプのコントロール・コンタクトとを有する集積回路とを備える、携帯電子機器。
  10. 前記集積回路が、前記トランジスタ部分のゲートと前記コントロール・コンタクトの間の接続部をさらに含む、請求項9に記載の携帯電子機器。
  11. 前記複数のトランジスタ部分が相補型トランジスタ対を含む、請求項9に記載の携帯電子機器。
JP2004353482A 2003-12-08 2004-12-07 集積回路及び携帯電子機器 Expired - Fee Related JP4195439B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/728,750 US7045873B2 (en) 2003-12-08 2003-12-08 Dynamic threshold voltage MOSFET on SOI

Publications (2)

Publication Number Publication Date
JP2005175478A true JP2005175478A (ja) 2005-06-30
JP4195439B2 JP4195439B2 (ja) 2008-12-10

Family

ID=34633790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004353482A Expired - Fee Related JP4195439B2 (ja) 2003-12-08 2004-12-07 集積回路及び携帯電子機器

Country Status (3)

Country Link
US (1) US7045873B2 (ja)
JP (1) JP4195439B2 (ja)
CN (1) CN100375296C (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US20080191788A1 (en) * 2007-02-08 2008-08-14 International Business Machines Corporation Soi mosfet device with adjustable threshold voltage
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP3958468B1 (en) * 2008-02-28 2024-01-31 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9030248B2 (en) * 2008-07-18 2015-05-12 Peregrine Semiconductor Corporation Level shifter with output spike reduction
EP2330735A3 (en) 2008-07-18 2012-04-04 Peregrine Semiconductor Corporation Operational transconductance amplifier
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008723A (en) * 1989-12-29 1991-04-16 Kopin Corporation MOS thin film transistor
JPH06260640A (ja) * 1993-03-03 1994-09-16 Casio Comput Co Ltd 可変しきい値電圧トランジスタ
US5559368A (en) * 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
US5689144A (en) * 1996-05-15 1997-11-18 Siliconix Incorporated Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance
US6020222A (en) * 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
CN1238532A (zh) * 1998-02-06 1999-12-15 国际商业机器公司 具有动态阈值电压的晶体管电路
US6297686B1 (en) * 1999-05-28 2001-10-02 Winbond Electronics Corporation Semiconductor integrated circuit for low-voltage high-speed operation
KR100343288B1 (ko) * 1999-10-25 2002-07-15 윤종용 에스오아이 모스 트랜지스터의 플로팅 바디 효과를제거하기 위한 에스오아이 반도체 집적회로 및 그 제조방법
EP1672700A2 (en) * 1999-11-15 2006-06-21 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
JP5001494B2 (ja) * 2001-08-28 2012-08-15 セイコーインスツル株式会社 絶縁性基板上に形成された電界効果トランジスタ
US6504226B1 (en) * 2001-12-20 2003-01-07 Stmicroelectronics, Inc. Thin-film transistor used as heating element for microreaction chamber

Also Published As

Publication number Publication date
US20050121699A1 (en) 2005-06-09
CN1627533A (zh) 2005-06-15
JP4195439B2 (ja) 2008-12-10
US7045873B2 (en) 2006-05-16
CN100375296C (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
JP4195439B2 (ja) 集積回路及び携帯電子機器
US6433609B1 (en) Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
US6504212B1 (en) Method and apparatus for enhanced SOI passgate operations
US6407427B1 (en) SOI wafer device and a method of fabricating the same
US5892260A (en) SOI-type semiconductor device with variable threshold voltages
JP3555861B2 (ja) 本体スイッチ式soi(絶縁体上シリコン)回路及びその形成方法
TWI392059B (zh) 平面背閘極cmos之高性能電容器
US6100564A (en) SOI pass-gate disturb solution
EP1872402B1 (en) Parallel field effect transistor structure having a body contact
JP2000101093A (ja) 電界効果トランジスタおよびその作成方法
US8299509B2 (en) Asymmetric source/drain junctions for low power silicon on insulator devices
KR100585886B1 (ko) 동적 문턱 전압을 가지는 반도체 회로
JP2006270027A (ja) 半導体装置および相補形mis論理回路
US6674127B2 (en) Semiconductor integrated circuit
US7170772B1 (en) Apparatus and method for dynamic control of double gate devices
US6632686B1 (en) Silicon on insulator device design having improved floating body effect
US20050127441A1 (en) Body contact layout for semiconductor-on-insulator devices
JP2009158671A (ja) 高周波スイッチ
JP2002185012A (ja) Soimosトランジスタを備えた半導体素子及び信号処理装置
JPH11307652A (ja) 論理演算回路
JP2003303834A (ja) 半導体装置
JP2002289850A (ja) 半導体装置及びその製造方法
JPH08250668A (ja) シリコン−オン−インシュレータ構造での静電放電保護素子及びその製造方法
JP2004179269A (ja) 半導体集積回路およびその制御方法
EP3782194A1 (en) Body connection for a silicon-on-insulator device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees