JP2005175373A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2005175373A JP2005175373A JP2003416595A JP2003416595A JP2005175373A JP 2005175373 A JP2005175373 A JP 2005175373A JP 2003416595 A JP2003416595 A JP 2003416595A JP 2003416595 A JP2003416595 A JP 2003416595A JP 2005175373 A JP2005175373 A JP 2005175373A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- fine particles
- film
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
- H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/24998—Reinforcing structures, e.g. ramp-like support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】基板上に積層された半導体チップ上と基板上とに絶縁膜と導電膜が形成されている半導体装置において、半導体チップと基板との間の段差にて導電膜が段切れしないような半導体装置とその製造方法を提供すること。
【解決手段】基板1の主面と半導体チップ2の一部に連続する絶縁膜4が均一に形成され、絶縁膜3と絶縁膜4とが半導体チップ2と基板1の主面間の段差部をなだらかに埋め、半導体チップ2の主面上には表面電極5が形成され、絶縁膜4は表面電極5を開口する形状で半導体チップ2の縁部を覆い、表面電極5の上には絶縁膜4の開口部を通して導電膜6が電気的に接続され、導電膜6は絶縁膜4の上を経由して基板1の主面上にある絶縁膜4上へと連続して形成されていることを特徴とする半導体装置を構成する。
【選択図】 図1
【解決手段】基板1の主面と半導体チップ2の一部に連続する絶縁膜4が均一に形成され、絶縁膜3と絶縁膜4とが半導体チップ2と基板1の主面間の段差部をなだらかに埋め、半導体チップ2の主面上には表面電極5が形成され、絶縁膜4は表面電極5を開口する形状で半導体チップ2の縁部を覆い、表面電極5の上には絶縁膜4の開口部を通して導電膜6が電気的に接続され、導電膜6は絶縁膜4の上を経由して基板1の主面上にある絶縁膜4上へと連続して形成されていることを特徴とする半導体装置を構成する。
【選択図】 図1
Description
本発明は半導体装置とその製造方法に関する。
基板の一主面に設置した半導体チップの一部および基板の一主面上に絶縁膜を形成して、その上に導電膜を形成する半導体装置として、例えば、下記特許文献1に記載の半導体装置が知られている。この特許文献1に開示された従来技術は、複数の半導体チップを三次元方向に積層する半導体装置およびその製造方法に関するものであり、複数の半導体チップを三次元方向に積層して後、全体に絶縁膜を形成し、絶縁膜には各半導体チップの電極に対応する部分にコンタクトホールを開口し、各半導体チップのコンタクトホールを電気的に接続するために導電膜を形成している。
上記従来例で重要となるのは絶縁膜の形成と導電膜の形成であり、特に半導体チップの積層によって生じる段差における導電膜の段切れが起こらないような半導体装置を製造することが重要な問題となる。
本発明は、上記の問題、特に段差がある基板上に絶縁膜と導電膜を形成する際に生じる問題に鑑みてなされたものであり、本発明の目的は、基板上に積層された半導体チップ上と基板上とに絶縁膜と導電膜が形成されている半導体装置において、半導体チップと基板との間の段差にて導電膜が段切れしないような半導体装置とその製造方法を提供することを目的とする。
本発明においては、半導体チップと基板との間の段差にて導電膜が段切れしないように、その段差を絶縁膜体がなだらかに埋めている半導体装置とその製造方法を構成する。
本発明の実施により、基板上に積層された半導体チップ上と基板上とに絶縁膜と導電膜が形成されている半導体装置において、半導体チップと基板との間の段差にて導電膜が段切れしないような半導体装置とその製造方法を提供することが可能となる。
本発明に係る半導体装置の製造方法は、基板の一主面および主面上の半導体チップの一部に絶縁膜を形成する工程において、脆性の絶縁物の微粒子を吹き付けて絶縁膜を形成する手法により、半導体チップと基板主面間の段差部に重点的に絶縁膜を形成してなだらかに埋める工程を有し、絶縁膜上にあって半導体チップの表面電極から主面上へ延びる膜状導体を形成しても、半導体チップと基板主面間に段差がないため導電膜を段切れせずに主面上へ形成できるという特徴を有する。
また、絶縁膜の材料として脆性のセラミクスの微粒子で絶縁膜を形成することができるため、樹脂材が使用できない高温においても絶縁を確保した半導体装置を製造することができる。
以下に、本発明の実施の形態について、図面を用いて説明する。
第1の実施の形態
図1は、第1の実施の形態における半導体装置の構造を示す図である。図において、1は基板であり、導電性部材や絶縁性部材や半導体部材などで構成される。本実施の形態においては、簡単のために、基板1が導電性部材で構成されている場合を例に、以下説明を行う。
図1は、第1の実施の形態における半導体装置の構造を示す図である。図において、1は基板であり、導電性部材や絶縁性部材や半導体部材などで構成される。本実施の形態においては、簡単のために、基板1が導電性部材で構成されている場合を例に、以下説明を行う。
基板1の主面上には半導体チップ2が接続固定されており、基板1と半導体チップ2との間の段差部には絶縁膜3が段差部をなだらかに埋めるように形成されている。
基板1の主面と半導体チップ2の一部には一体の、すなわち連続する絶縁膜4が均一に形成されている。絶縁膜4が基板1の主面上から半導体チップ2の一部の表面へ連続し、絶縁膜3及び4が、半導体チップ2と基板1の主面間の段差部をなだらかに埋めている絶縁膜を構成している。すなわち、絶縁膜3と絶縁膜4とが一体となり、主面上から半導体チップ2の一部の表面へ連続し、半導体チップ2と基板1主面間の段差部をなだらかに埋めている絶縁膜を形成している。
半導体チップ2の主面上には表面電極5が形成されており、絶縁膜4は表面電極5を開口する形状で半導体チップ2の縁部を覆っている。表面電極5の上には絶縁膜4の開口部を通して導電膜6が電気的に接続され、導電膜6は絶縁膜4の上を経由して基板1の主面上にある絶縁膜4上へと連続して形成されている。
次に、第1の実施の形態の半導体装置を製造する方法の説明をする。
先ずはじめに、第1の実施の形態における絶縁膜の製造方法について詳しく説明を行う。
本絶縁膜の製造方法は、特許第3338422号公報および特許第3348154号公報に記載の微粒子材料の吹き付けによる成膜方法を適用したものである。このため、成膜方法の詳細については説明を省略し、本実施の形態に適用した場合の製造方法に特化して説明を行う。
前記2報の特許公報に記載の製造方法は、セラミクスなどの脆性材料の微粒子(数十nm〜1μm程度)材料を搬送ガスと混合してノズルから基板上へ吹き付け、吹き付けた際の衝撃で脆性材料の微粒子が割れ、新しく出た面が結合することにより堆積成膜する。また、ノズルの形状を変えることにより、狭い領域に限定した成膜から広い面積の成膜まで対応することができる。
図2に示すように、ノズル8から基板1表面へ向けて、微粒子9が搬送ガス流によって搬送され、基板1表面に吹き付けられる。基板1表面への微粒子9を搬送するガスの基板1表面への入射角度αを−60°〜−10°または+10°〜+60°とすることにより、基板1表面や形成した膜がエッチングされないように調整することができ、ノズル8と基板1を相対的に移動させることにより、広域に成膜することができる。また、入射角度αを上記の範囲内にすることにより、成膜できなかった微粒子9を搬送ガスと共に吹き飛ばして除去することが容易となる。
この成膜方法を本実施の形態のように段差を有する構造に適用する場合の斜視図を図3に示し、図3のA方向から見た側面図を図4に示す。図3の方法で段差部に成膜を試みると、ノズル8から出る搬送ガス流は段差部を乗り越える際に−10°〜+10°の角度を通過することになる。この角度は特許第3338422号公報によると、部分的にエッチングが発生し易い角度であるため、部分的にエッチングが発生して成膜できない領域が生じることになる。また、段差部の成膜を見ると、図4のように、搬送ガスおよび微粒子9が段差部の面により跳ね返されて来るため、ノズル8から出た搬送ガス流およびその中の微粒子9が妨げられて成膜ができない領域が生じる。
このため、本成膜方法は凹凸の小さな平板上には容易に成膜することができるが、微粒子9よりも十分に大きな凹凸のある構造に対しては成膜することが困難である。よって半導体チップ2のように100μm程度の厚みを持つ構造体の段差部に本製造方法にて絶縁膜4を成膜すると、図5の、段差による断切れ7に示したように、内側の角部を中心に絶縁膜3および4が形成されない或いは絶縁膜3または4が成膜できても薄い部分が発生する。この上から、たとえば金属材料からなる導電膜6を同様の方法で形成する場合も、同じ理由から導電膜6が成膜され難く、図6に示したように、段差による断切れ7の部分の導電膜6が断線となってしまう。また、段差による断切れ7における絶縁膜4の断切れ部分に導電膜6が接触する場合は、電気配線が短絡する不具合が発生する。
本実施の形態では、このような段差部で発生する不具合を解決する方法を採用する。以下にこの方法について説明する。
本実施の形態を説明する斜視図を図7に、図中のB方向から見た側面図を図8に示す。
搬送ガスおよび微粒子9が基板1の主面および半導体チップ2の側面に対してそれぞれ入射角度α(−60°〜−10°または+10°〜+60°)で吹き付けられるように、ノズル8の角度が調節され、基板1の主面と半導体チップ2で構成される段差の2つの面の交点に平行な方向にノズルを移動させ、微粒子9が吹き付けられる位置を前記方向に移動させる。このようにすると、搬送ガスおよび微粒子9が段差部の面により跳ね返されてノズル8から出た搬送ガス流およびその中の微粒子9が妨げられることがなく、基板1の主面と半導体チップ2で構成される段差部分に重点的に絶縁膜3および4を成膜することができる。
続いて図9の斜視図に示すように、所望の形状に微粒子材料を吹き付けて絶縁膜4を形成させると、基板1の主面と半導体チップ2の段差部分においても絶縁膜4を断切れせずに形成することができる。
図7のA方向から見た製造の各段階を説明する図を図10に示す。
図の(a)に示したように、基板1の主面および半導体チップ2の側面に対して、それぞれ入射角度αで微粒子9を吹き付けられるようにノズル8の角度が調節され、基板1の主面と半導体チップ2との段差部分に沿ってノズル8を移動させて絶縁材料の微粒子9を吹き付けて絶縁膜3を形成することによって、段差をなだらかにする。
つぎに、図の(b)に示したように、基板1の主面上や半導体チップ2の一部など広い面積に絶縁材料の微粒子9を吹き付け、段差部は予め絶縁膜3を重点的に形成してなだらかにしてあるため、断切れ無く絶縁膜4を形成する。
つぎに、図の(c)に示したように、絶縁膜4の上に導電膜6を形成し、一方は半導体チップ2上の表面電極5に接続し、他方は基板1の主平面上まで延伸する。導電膜6の形成は、金属の微粒子を吹き付ける手法によって実行することができる。
なお、段差部に絶縁膜3および4を重点的に形成する場合は、絶縁膜3および4の幅を細く形成できるノズル8を使用し、基板1の主面上や半導体チップ2の一部など広い面積に絶縁膜4を形成する場合は、幅を広く形成できるノズル8を使用することができる。また、半導体チップ2の上面に電極の取り出し用の開口部を設ける場合は、幅を細く形成できるノズル8を使用して所望の箇所にのみ絶縁膜4を形成することにより、マスク無しで絶縁膜4のパターニングが可能である。また、基板1に対する微粒子9の入射角度を調整すると膜のエッチングが可能なため、絶縁膜4を形成した後から所望の箇所の絶縁膜4に開口部を形成することも可能である。
即ち、絶縁材料の微粒子9を吹き付ける方法によって、フォトリソグラフィー工程を行わずに半導体チップ2上のパッシベーション膜パターンを直接描画することができる。
第2の実施の形態
本発明の第2の実施の形態を図11に示す。なお、本発明の第1の実施の形態と同様の部分は同一の番号を記し、説明を省略する。
本発明の第2の実施の形態を図11に示す。なお、本発明の第1の実施の形態と同様の部分は同一の番号を記し、説明を省略する。
本発明の第1の実施の形態と異なる点は、半導体チップ2の側面が底面に対して鋭角のベベル構造10となっている点である。これにより、基板1の主面と半導体チップ2の形成する段差部表面の角度が鈍角となるため、段差部分に形成する絶縁膜3の膜厚を低減して形成時間を短縮する、あるいは絶縁膜3の形成を省くことができる。
第3の実施の形態
本発明の第3の実施の形態である、半導体装置の製造方法は図12に示した製造装置によって行われる。なお、本発明の第1の実施の形態と同様の部分は同一の番号を記し、説明を省略する。
本発明の第3の実施の形態である、半導体装置の製造方法は図12に示した製造装置によって行われる。なお、本発明の第1の実施の形態と同様の部分は同一の番号を記し、説明を省略する。
基板1は可動ステージ11の上に固定され、水平面内の移動と回転ができる。
ノズル8は搬送管12を通じて搬送ガスに微粒子材料を分散させて送り出す、微粒子含有ガス供給装置13に接続されている。ノズル8は上下に移動でき、回転軸を中心に入射角度αを変更できる。
14は、絶縁膜3および4を形成する対象の構造体の立体形状を計測する立体形状計測手段であり、このような計測手段としては、例えば、レーザー光や超音波を照射し、その入射波と反射波とを検出する波動検出手段15を伴なった計測手段や、光学的な干渉や焦点調整或いは画像処理などの方法を用いる手段が利用可能である。16は、立体形状計測手段14によって得られた立体形状情報を入力後一旦保存し出力する第1の情報入出力手段である。17は、あらかじめ設計された設定絶縁膜表面形状情報を入力後一旦保存し出力する第2の情報入出力手段である。18は、第1の情報入出力手段16および第2の情報入出力手段17に接続されて成膜工程を制御する成膜工程制御手段である。
成膜工程制御手段18は、第2の情報入出力手段17から出力される設定絶縁膜表面形状情報を基に、微粒子材料の入射角度αと距離を算出し、可動ステージ11の水平移動や回転、ノズル8の上下移動、回転軸を中心に入射角度αの変更、搬送ガス量の制御などを行い、所望の絶縁膜を形成するための工程制御を行う。
また、絶縁膜形成工程の事前にまたは作業途中に、絶縁膜を形成する対象の構造体の立体形状を立体形状計測手段14によって計測し、第1の情報入出力手段16に、立体形状情報として一旦保存する。成膜工程制御手段18は、第1の情報入出力手段16に保存された立体形状情報と第2の情報入出力手段17入力され出力される設定絶縁膜表面形状情報とを比較し、絶縁膜の形成範囲に段差がある場合には、絶縁膜の形成工程の事前にまたは作業途中に、段差をなだらかにする工程を実施する。段差をなだらかにする工程において、事前または作業途中に段差の測定を行い、段差がなだらかになったことを確認した場合は段差をなだらかにする工程を終了し、所望の絶縁膜の形成を実施する。
なお、微粒子9を吹き付る堆積膜の形成は減圧チャンバ内で行われるが、上記実施の形態の説明においては、その説明を省略した。
1…基板、2…半導体チップ、3…絶縁膜、4…絶縁膜、5…表面電極、6…導電膜、7…段差による断切れ、8…ノズル、9…微粒子、10…ベベル構造、11…可動ステージ、12…搬送管、13…微粒子含有ガス供給装置、14…立体形状計測手段、15…波動検出手段、16…第1の情報入出力手段、17…第2の情報入出力手段、18…成膜工程制御手段。
Claims (8)
- 基板の一主面に半導体チップを有し、前記主面上から前記半導体チップの一部の表面へ連続する絶縁膜を有し、前記半導体チップの表面電極上から前記半導体チップ上にある前記絶縁膜上を経由して前記主面上にある前記絶縁膜上へと連続する導電膜を有する半導体装置であって、前記絶縁膜は前記半導体チップと前記基板主面との間の段差部をなだらかに埋めていることを特徴とする半導体装置。
- 前記半導体チップの側面は前記主面と鋭角をなすベベル構造を有することを特徴とする請求項1に記載の半導体装置。
- 請求項1に記載の半導体装置を製造する半導体装置の製造方法であって、前記絶縁膜を形成する絶縁膜形成工程が、絶縁物の微粒子を吹き付けて絶縁膜を形成する手法によって前記段差部を該絶縁膜でなだらかに埋める工程を含むことを特徴とする半導体装置の製造方法。
- 前記絶縁物の微粒子を吹き付けて絶縁膜を形成する手法において、前記絶縁物の微粒子が、脆性を有し、吹き付けられた際の衝撃で微粒子どうし結合して絶縁膜を形成する性質を有する微粒子であることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記絶縁膜形成工程が、前記絶縁物の微粒子を吹き付けて絶縁膜を形成する手法によって、前記半導体チップ上のパッシベーション膜パターンを直接描画する工程を含むことを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記絶縁物の微粒子を吹き付けて絶縁膜を形成する手法によって前記段差部を前記絶縁膜でなだらかに埋める工程において、前記段差を構成する2つの面に対して、前記絶縁物の微粒子の入射角度をそれぞれ−60°〜−10°または+10°〜+60°とし、前記絶縁物の微粒子が吹き付けられる位置を前記段差を構成する2つの面の交線に平行な方向に移動させながら前記絶縁膜を形成することを特徴とする請求項3記載の半導体装置の製造方法。
- 前記絶縁物の微粒子を吹き付けて絶縁膜を形成する手法によって前記段差部を該絶縁膜でなだらかに埋める工程が、事前または作業途中に、前記絶縁膜を形成する対象となる構造体の立体形状を計測する立体形状計測手段と、前記立体形状計測手段によって得られた立体形状情報を入力し出力する第1の情報入出力手段と、あらかじめ設計された設定絶縁膜表面形状情報を入力し出力する第2の情報入出力手段と、前記第1の情報入出力手段が出力する立体形状情報および前記第2の情報入出力手段が出力する前記設定絶縁膜表面形状情報に基づいて、前記絶縁物の微粒子の入射角度を制御する成膜工程制御手段とを備えた絶縁膜形成装置によって実行されることを特徴とする請求項3に記載の半導体装置の製造方法。
- 金属の微粒子を吹き付けることによって前記導電膜を形成することを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003416595A JP2005175373A (ja) | 2003-12-15 | 2003-12-15 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003416595A JP2005175373A (ja) | 2003-12-15 | 2003-12-15 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005175373A true JP2005175373A (ja) | 2005-06-30 |
Family
ID=34735745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003416595A Pending JP2005175373A (ja) | 2003-12-15 | 2003-12-15 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005175373A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100813624B1 (ko) | 2006-10-25 | 2008-03-17 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
-
2003
- 2003-12-15 JP JP2003416595A patent/JP2005175373A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100813624B1 (ko) | 2006-10-25 | 2008-03-17 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104169040B (zh) | 利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割 | |
KR100894088B1 (ko) | 레이저 기계 가공 시스템 및 방법 | |
US20170306495A1 (en) | Angled lift jetting | |
CN102300820B (zh) | 半导体器件构件用玻璃基板及半导体器件构件用玻璃基板的制造方法 | |
TWI603557B (zh) | 用於雷射束轉向之聲光偏轉器及面鏡 | |
US8581140B2 (en) | Laser processing apparatus, laser processing head and laser processing method | |
KR101920343B1 (ko) | 플라즈마 에칭을 갖는 하이브리드 갈바닉 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱 | |
US20130059428A1 (en) | Wafer dividing method | |
TW201306337A (zh) | 用於在壓電陣列上沈積材料之系統及方法 | |
JP2009021476A (ja) | ウエーハの分割方法 | |
US20090286173A1 (en) | Electronic component forming apparatus, electronic component formed with it and forming method thereof | |
EP2828028A1 (en) | Method and apparatus for forming fine scale structures in dielectric substrate | |
US20070138154A1 (en) | Method of forming via hole using laser beam | |
US10229832B2 (en) | Techniques for forming patterned features using directional ions | |
JPWO2021024431A1 (ja) | 積層造形装置、積層造形方法、および積層造形プログラム | |
US7935910B2 (en) | Method of laser drilling vias | |
US7304728B2 (en) | Test device and method for laser alignment calibration | |
JP2006032485A (ja) | 圧電膜形成方法 | |
JP2005175373A (ja) | 半導体装置とその製造方法 | |
TW201931963A (zh) | 用於電子裝置製作之方法及系統 | |
ES2899166T3 (es) | Procedimiento de corte en cubos de obleas para mejorar la calidad del envasado de troqueles | |
JP2009253165A (ja) | 塗布装置および塗布方法 | |
US11114341B2 (en) | Laser processing method | |
KR101300575B1 (ko) | 반도체 패키지 제조용 레이저 가공 장치 및 방법 | |
JP4399310B2 (ja) | ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法 |