JP2005175322A - Semiconductor device, manufacturing method thereof, and electronic appliance having the same - Google Patents
Semiconductor device, manufacturing method thereof, and electronic appliance having the same Download PDFInfo
- Publication number
- JP2005175322A JP2005175322A JP2003415637A JP2003415637A JP2005175322A JP 2005175322 A JP2005175322 A JP 2005175322A JP 2003415637 A JP2003415637 A JP 2003415637A JP 2003415637 A JP2003415637 A JP 2003415637A JP 2005175322 A JP2005175322 A JP 2005175322A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- layer
- resin post
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
- H01L2224/13191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1355—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
- H01L2224/13566—Both on and outside the bonding interface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、半導体装置およびその製造方法に関し、特にチップサイズ(スケール)パッケージ(Chip Size/Scale Package、以下「CSP」と略記する場合がある)等、小型化が要求される半導体装置において、回路基板等への接続に対して充分な信頼性を持つパッケージを実現するための構造を有する半導体装置とその製造方法及びこの半導体装置を具備する電子機器に関するものである。 The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a circuit in a semiconductor device that is required to be downsized, such as a chip size (scale) package (Chip Size / Scale Package, hereinafter sometimes abbreviated as “CSP”). The present invention relates to a semiconductor device having a structure for realizing a package having sufficient reliability for connection to a substrate or the like, a manufacturing method thereof, and an electronic apparatus including the semiconductor device.
従来、半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ(所謂、「Dual Inline Package」や「Quad Flat Package」)では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。 Conventionally, as a semiconductor package structure, for example, in a package in which a semiconductor chip is sealed with a resin (so-called “Dual Inline Package” or “Quad Flat Package”), a peripheral terminal arrangement type in which metal lead electrodes are arranged on the side surface around the resin package Was the mainstream.
これに対し、近年急速に普及している半導体パッケージ構造として、たとえばCSP(チップスケールパッケージ)と呼ばれる、パッケージの平坦な表面に電極を平面状に配置したパッケージ構造がある。このCSP(チップスケールパッケージ)は、所謂、ボールグリットアレイ(Ball Grid Array、以下「BGA」と略記する場合がある)技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能とする。
このBGAタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しく、CSPと呼ばれる構造が、前述のBGA電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。そして、CSP(チップスケールパッケージ)は、回路を形成したウエハ基板を切断し、個々の半導体チップに個別にパッケージ工程を施しパッケージを完成するものである。
On the other hand, as a semiconductor package structure that has been rapidly spread in recent years, there is a package structure called a CSP (chip scale package) in which electrodes are arranged in a plane on a flat surface of the package. This CSP (chip scale package) employs a so-called ball grid array (hereinafter sometimes abbreviated as “BGA”) technology to convert a semiconductor chip having the same number of electrode terminals into the same projected area. High-density mounting on an electronic circuit board is possible with a smaller area.
In this BGA type semiconductor package, the area of the package is almost equal to the area of the semiconductor chip, and a structure called CSP has been developed together with the BGA electrode arrangement structure described above, and has greatly contributed to the reduction in size and weight of electronic devices. The CSP (chip scale package) cuts a wafer substrate on which a circuit is formed, and individually performs a packaging process on each semiconductor chip to complete the package.
また、一般的に「ウエハレベルCSP」(以下、「ウエハレベルパッケージ」と称する場合がある)と呼ばれる、ウエハの片面に絶縁樹脂層、再配線層、封止樹脂層、半田バンプ等が形成され、ウエハごと樹脂封止されたパッケージ構造がある。
このウエハレベルパッケージの製法においては、このウエハ上に、絶縁樹脂層、再配線層、封止層等を形成し、半田バンプを形成する。そして、最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。
したがって、ウエハレベルパッケージにおいては、ウエハ全面にこれらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、パッケージの施された半導体チップとなり、これにより実装基板に対して最小投影面積を有する半導体チップを得ることが可能となる。
このウエハレベルCSPの製造方法における特徴は、パッケージを構成する部材を、すべてウエハの形成において加工することにある。すなわち、絶縁樹脂層、再配線層、封止樹脂層、半田バンプ等は、すべてウエハをハンドリングすることで形成される。
そして、ウエハレベルパッケージは、ウエハのデバイス回路側の面にパッケージ部材を積層した後に、ダイシング工程により個片化され、ウエハ上に形成された半導体パッケージの端子を用いて回路基板上に実装されることで電子機器に使用される。
In addition, an insulating resin layer, a rewiring layer, a sealing resin layer, a solder bump, etc. are formed on one side of the wafer, which is generally called “wafer level CSP” (hereinafter sometimes referred to as “wafer level package”). There is a package structure in which a wafer is sealed with resin.
In this wafer level package manufacturing method, an insulating resin layer, a rewiring layer, a sealing layer, and the like are formed on the wafer, and solder bumps are formed. A semiconductor chip having a package structure can be obtained by cutting the wafer into a predetermined chip size in the final process.
Therefore, in a wafer level package, these circuits are stacked on the entire surface of the wafer, and the wafer is diced in the final process, so that the size of the cut chip itself becomes a semiconductor chip to which the package is applied. In contrast, it is possible to obtain a semiconductor chip having a minimum projected area.
A feature of this wafer level CSP manufacturing method is that all the members constituting the package are processed in the formation of the wafer. That is, the insulating resin layer, the rewiring layer, the sealing resin layer, the solder bump, and the like are all formed by handling the wafer.
The wafer level package is formed by laminating a package member on the surface of the wafer on the device circuit side, and is separated into pieces by a dicing process and mounted on a circuit board using terminals of a semiconductor package formed on the wafer. It is used for electronic equipment.
ところで、一般的に、半導体パッケージと回路基板等との熱膨張率は相違しているので、この熱膨張率の相違に基づく応力が、半導体パッケージの端子に集中しやすく、この端子に集中する応力による歪みが大きくなると、電極剥離、抵抗値の増大等の問題が生じてくる。
このような問題を回避する手段として、例えば、チップ上に金属ポスト等の緩衝部材が設けられ、この緩衝部材上に端子が形成された半導体パッケージが提案されている。半導体パッケージを回路基板上に実装する際、半導体パッケージの緩衝部材上の端子と回路基板とが電気的に接続されるため、半導体パッケージのチップと回路基板とは、緩衝部材を介して接続することになり、応力緩和を図ることをできる。
しかしながら、この緩衝部材を利用した応力緩和では、半導体パッケージと回路基板とを接続した後の厚さ寸法が大きくなり、また、構造の複雑化、コストの上昇等を回避できない。
By the way, generally, since the thermal expansion coefficients of the semiconductor package and the circuit board are different, the stress based on the difference in the thermal expansion coefficient tends to concentrate on the terminals of the semiconductor package, and the stress concentrated on the terminals. When the distortion due to the increase, problems such as electrode peeling and increase in resistance value occur.
As means for avoiding such a problem, for example, a semiconductor package in which a buffer member such as a metal post is provided on a chip and a terminal is formed on the buffer member has been proposed. When the semiconductor package is mounted on the circuit board, the terminal on the buffer member of the semiconductor package and the circuit board are electrically connected. Therefore, the chip of the semiconductor package and the circuit board must be connected via the buffer member. Thus, stress relaxation can be achieved.
However, in the stress relaxation using the buffer member, the thickness dimension after the semiconductor package and the circuit board are connected to each other is increased, and the complexity of the structure and the increase in cost cannot be avoided.
そこで、半導体パッケージの端子に対する回路基板等の接続に伴う応力集中を効率良く緩和でき、しかも、低コスト化、基板実装における接続信頼性の向上を実現できる、半導体パッケージ構造として、樹脂ポスト構造を採用した手段が提案されている。
この樹脂ポスト構造とは、絶縁樹脂層上に形成される半導体パッケージの端子(以下、「ポスト」と称する場合がある)を樹脂ポストとし、この樹脂ポスト全体を導電層(再配線層)で覆うようにしたものである。
このように上記樹脂ポスト構造においては、ポストが樹脂で形成されているために応力が加わったときに樹脂ポストが傾き、応力が吸収される。したがって、基板実装状態で加わる応力の緩和機能は非常に優れたものとなる。
Therefore, the resin post structure is adopted as the semiconductor package structure that can effectively relieve the stress concentration associated with the connection of the circuit board etc. to the terminals of the semiconductor package, and also can realize low cost and improved connection reliability in board mounting. Proposed means have been proposed.
In this resin post structure, a semiconductor package terminal (hereinafter sometimes referred to as a “post”) formed on an insulating resin layer is a resin post, and the entire resin post is covered with a conductive layer (redistribution layer). It is what I did.
As described above, in the resin post structure, since the post is made of resin, when the stress is applied, the resin post is inclined and the stress is absorbed. Therefore, the function of relieving the stress applied in the substrate mounted state is very excellent.
しかしながら、上記樹脂ポスト構造では、図9及び図10に示すように、樹脂ポスト54全体が導電層(再配線層)55で覆われているため、応力が加わったときの樹脂ポスト54自由な変形が妨げられ、樹脂ポスト54の傾き具合に限界が生じ、即ち応力緩和機能にも限界があった。
ここで、図中の符号51はウエハ、符号52は電極、符号53は絶縁層、符号59は封止樹脂層、をそれぞれ示す。
However, in the resin post structure, since the
Here,
そこで、このような樹脂ポストの変形による応力吸収を充分に行えるようにするため、例えば、樹脂ポストを覆う導電層(再配線層)を、樹脂ポストの側面の一部と頂部の少なくとも一部とを被覆するもの、すなわち、樹脂ポストの側面に導電層が形成されない部分を残すようにした手段が提案されている(特許文献1乃至3等参照)。
ところが、上記樹脂ポストの側面に導電層が形成されない部分を残すようにした手段においては、樹脂ポストに変形容易な方向性が与えられており、変形容易な方向性が無く一層柔軟性に富むポスト構造が実現できれば、さらに信頼性向上が期待できることから、小型化が要求される半導体装置においては、回路基板等への接続に対して充分な信頼性を持つパッケージを実現するための新たな構造の実現が望まれている。 However, in the means for leaving a portion where the conductive layer is not formed on the side surface of the resin post, the resin post is given a direction that is easily deformable, and there is no direction that is easy to deform and the post is more flexible. If the structure can be realized, further improvement in reliability can be expected. Therefore, in a semiconductor device that requires miniaturization, a new structure for realizing a package having sufficient reliability for connection to a circuit board or the like is provided. Realization is desired.
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、変形容易な方向性が無く、樹脂ポストの変形による応力の吸収性を充分に発揮することが可能な半導体装置とその製造方法を提供することを目的とする。また、本発明は、基板実装における接続信頼性の向上した電子機器を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device that does not have a direction that is easily deformable and that can sufficiently exhibit the absorbability of stress due to deformation of a resin post. And its manufacturing method. Another object of the present invention is to provide an electronic device with improved connection reliability in board mounting.
本発明者は上記課題を解決するべく鋭意検討し、以下の半導体装置とその製造方法、及びこの半導体装置を具備する電子機器を発明した。
本発明の半導体装置は、導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第一導電部と、前記絶縁層上に隆起した突起状に形成された樹脂ポストと、前記第一導電部に一端が接続されており、前記樹脂ポストの頂上部に設けられた第二導電部に他端が接続されてなるライン状の導電層とを少なくとも備えてなる半導体装置であって、前記導電層が、前記樹脂ポストの側面に沿って斜めに設けられていることを特徴とする。
ここで、導電層は、導電層を樹脂ポストの側面に沿って斜めに直接的に形成するものの他、樹脂ポストの側面を被覆するように形成された導電層に、側面を被覆しない斜めの空隙部を形成することで、間接的に導電層が樹脂ポストの側面に沿って斜めに形成されることとなるものの双方を含む。したがって、本発明の半導体装置は、樹脂ポストの側面に沿って導電層を直接的に形成した第一の構成と、樹脂ポストの側面に形成された導電層に空隙部を形成することで、間接的に導電層を形成した第二の構成との二通りを有するものである。
The inventor diligently studied to solve the above-described problems, and invented the following semiconductor device, a manufacturing method thereof, and an electronic apparatus including the semiconductor device.
The semiconductor device according to the present invention includes a conductive substrate, an insulating layer covering one surface of the conductive substrate, a first conductive portion provided to be conductive with the one surface of the conductive substrate, and a protrusion on the insulating layer The resin post formed in a protruding shape and one end connected to the first conductive portion, and the other end connected to the second conductive portion provided on the top of the resin post A semiconductor device comprising at least a layer, wherein the conductive layer is provided obliquely along a side surface of the resin post.
Here, in addition to the conductive layer forming the conductive layer obliquely directly along the side surface of the resin post, the conductive layer formed on the conductive layer so as to cover the side surface of the resin post has an oblique gap that does not cover the side surface. By forming the portion, both of the conductive layer that is indirectly formed along the side surface of the resin post are included. Therefore, in the semiconductor device of the present invention, the first structure in which the conductive layer is directly formed along the side surface of the resin post and the void portion is formed in the conductive layer formed on the side surface of the resin post. In other words, it has two ways, that is, a second configuration in which a conductive layer is formed.
本発明の半導体装置によれば、樹脂ポストの側面を被覆するように形成される導電層が側面に沿って斜めに形成されているので、樹脂ポストの側面を直線的に上下に連続して被覆する部分が無く、あらゆる方向の応力に対応することが可能な半導体装置を提供することができる。したがって、樹脂ポストの変形による応力の分散・吸収性が充分に発揮され、基板実装における接続信頼性が向上する。
ここで、樹脂ポスト自体が露出した部分は、導電層を樹脂ポストの側面に沿って斜めに形成することに伴って一緒に形成され、また、樹脂ポスト自体が露出した部分を側面に沿って斜めに形成することに伴って、樹脂ポストの側面に沿って斜めに形成された導電層が一緒に形成されることとなる。
According to the semiconductor device of the present invention, since the conductive layer formed so as to cover the side surface of the resin post is formed obliquely along the side surface, the side surface of the resin post is continuously covered linearly up and down. There can be provided a semiconductor device that does not have a portion to be processed and can cope with stress in any direction. Therefore, the dispersion and absorption of stress due to the deformation of the resin post are sufficiently exhibited, and the connection reliability in the substrate mounting is improved.
Here, the portion where the resin post itself is exposed is formed together with the formation of the conductive layer obliquely along the side surface of the resin post, and the portion where the resin post itself is exposed is oblique along the side surface. As a result, the conductive layer formed obliquely along the side surface of the resin post is formed together.
かかる半導体装置の構成において、前記導電層が、前記樹脂ポストの上方から見て螺旋状をなしていることを特徴とする。 In the configuration of the semiconductor device, the conductive layer has a spiral shape when viewed from above the resin post.
かかる半導体装置の構成において、導電層により被覆されていない空隙部が、樹脂ポストの上方から見てその側面を被覆しない螺旋状をなしていることを特徴とする。 In the configuration of such a semiconductor device, the gap not covered with the conductive layer has a spiral shape that does not cover the side surface when viewed from above the resin post.
これにより、樹脂ポストの側面には導電層が形成されているものの、当該側面におけるあらゆる方向に導電層が被覆されていない部分、すなわち、樹脂ポスト自体が露出した部分が存在するので、応力の分散・吸収性をより一層効率良く発揮することが可能なものとなる。 As a result, although a conductive layer is formed on the side surface of the resin post, there is a portion where the conductive layer is not covered in any direction on the side surface, that is, a portion where the resin post itself is exposed. -Absorbability can be exhibited even more efficiently.
かかる半導体装置の構成において、前記導電層は、複数回折れ曲がった線状又は湾曲部を有する曲線状をなしていることを特徴とする。
これにより、樹脂ポストの変形自由度が増し、接続時に発生する樹脂ポストの変形による応力を導電層が形成されない部分にて更に効率良く吸収することができる。
In the configuration of the semiconductor device, the conductive layer has a linear shape or a curved shape having a curved portion.
As a result, the degree of freedom of deformation of the resin post is increased, and the stress due to deformation of the resin post generated at the time of connection can be absorbed more efficiently at the portion where the conductive layer is not formed.
本発明の電子機器は、導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第一導電部と、前記絶縁層上に隆起した突起状に形成された樹脂ポストと、前記第一導電部に一端が接続されており、前記樹脂ポストの頂上部に設けられた第二導電部に他端が接続されてなるライン状の導電層とを少なくとも備えてなり、前導電層が、前記樹脂ポストの側面に沿って斜めに設けられている半導体装置を具備したことを特徴とする。
これにより、基板実装における接続信頼性が向上し、電極剥離や抵抗値の増大等の問題が生じることなく製造された電子機器とすることが出来る。
The electronic device of the present invention includes a conductive substrate, an insulating layer covering one surface of the conductive substrate, a first conductive portion provided to be conductive with the one surface of the conductive substrate, and a protrusion on the insulating layer The resin post formed in a protruding shape and one end connected to the first conductive portion, and the other end connected to the second conductive portion provided on the top of the resin post A semiconductor device in which the front conductive layer is provided obliquely along the side surface of the resin post.
Thereby, the connection reliability in board mounting is improved, and an electronic device manufactured without problems such as electrode peeling and an increase in resistance value can be obtained.
本発明の半導体装置の製造方法αは、導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第一導電部と、前記絶縁層上に隆起した突起状に形成された樹脂ポストと、前記第一導電部に一端が接続されており、前記樹脂ポストの頂上部に設けられた第二導電部に他端が接続されてなるライン状の導電層とを少なくとも備えてなり、前導電層が、前記樹脂ポストの側面に沿って斜めに設けられている半導体装置の製造方法であって、前記樹脂ポストの上面にシード層を形成する工程α1と、前記樹脂ポストの側面に沿って斜めをなすライン状の領域を除いて、前記シード層上にレジスト膜を形成する工程α2と、前記ライン状の領域に導電層を形成する工程α3と、前記レジスト膜とその下に位置するシード層を除去する工程α4と、を少なくとも具備したことを特徴とする。
このように少なくとも上記α1からα4の工程を有することにより、樹脂ポストの側面に沿って斜めに導電層が直接設計通りの形状に形成されることで、あらゆる方向の応力に対応することが可能とした本発明の第二の構成の半導体装置を簡易に製造することが出来る。
The manufacturing method α of the semiconductor device of the present invention includes a conductive substrate, an insulating layer covering one surface of the conductive substrate, a first conductive portion provided to be conductive with one surface of the conductive substrate, and the insulation One end is connected to the first conductive portion and the resin post formed in a protruding shape protruding on the layer, and the other end is connected to the second conductive portion provided on the top of the resin post. A method of manufacturing a semiconductor device, wherein the front conductive layer is provided obliquely along the side surface of the resin post, and the seed layer is formed on the upper surface of the resin post. A step α1, a step α2 of forming a resist film on the seed layer excluding a line-shaped region inclined along the side surface of the resin post, and a step of forming a conductive layer in the line-shaped region α3, the resist film and below A step α4 of removing the seed layer to location, characterized in that at least comprises a.
As described above, by having at least the steps α1 to α4, the conductive layer is formed directly in the shape as designed obliquely along the side surface of the resin post, so that it is possible to cope with stress in all directions. The semiconductor device having the second configuration of the present invention can be easily manufactured.
また、本発明の半導体装置の製造方法βは、導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第一導電部と、前記絶縁層上に隆起した突起状に形成された樹脂ポストと、前記第一導電部に一端が接続されており、前記樹脂ポストの頂上部に設けられた第二導電部に他端が接続されてなるライン状の導電層とを少なくとも備えてなり、前導電層が、前記樹脂ポストの側面に沿って斜めに設けられている半導体装置の製造方法であって、前記樹脂ポストの上面にシード層を形成する工程β1と、前記樹脂ポストの側面に沿って斜めをなすライン状の領域を除いて、前記シード層上に感光性樹脂膜を形成する工程β2と、前記ライン状の領域に導電層を形成する工程β3と、を少なくとも具備したことを特徴とする。
これによっても、少なくとも上記β1からβ3の工程を有することにより、樹脂ポストの側面に沿って斜めに導電層が直接設計通りの形状に形成され、あらゆる方向の応力に対応することが可能とした本発明の半導体装置を簡易に製造することが出来る。しかも、上記レジスト膜の代わりに感光性封止樹脂層を用いることで、レジスト膜の代わりに用いた感光性封止樹脂層を後で除去する必要が無く、一層簡易に本発明の第二の構成の半導体装置を簡易に製造することが出来る。
In addition, the semiconductor device manufacturing method β of the present invention includes a conductive substrate, an insulating layer covering one surface of the conductive substrate, a first conductive portion provided to be conductive with one surface of the conductive substrate, One end is connected to the resin post formed in a protruding shape protruding on the insulating layer and the first conductive portion, and the other end is connected to the second conductive portion provided on the top of the resin post. And a front conductive layer is provided obliquely along the side surface of the resin post, the seed layer on the upper surface of the resin post. Forming step β1, forming a photosensitive resin film on the seed layer except for a line-shaped region inclined along the side surface of the resin post, and a conductive layer in the line-shaped region And forming at least a step β3 Characterized in that was.
Also by this, by having at least the steps β1 to β3, the conductive layer is formed directly in the shape as designed obliquely along the side surface of the resin post, and the book can cope with stress in all directions. The semiconductor device of the invention can be easily manufactured. In addition, by using the photosensitive sealing resin layer instead of the resist film, it is not necessary to remove the photosensitive sealing resin layer used instead of the resist film later, and the second aspect of the present invention can be more easily performed. The semiconductor device having the configuration can be easily manufactured.
さらに、本発明の半導体装置の製造方法γは、導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第一導電部と、前記絶縁層上に隆起した突起状に形成された樹脂ポストと、前記第一導電部に一端が接続されており、前記樹脂ポストの頂上部に設けられた第二導電部に他端が接続されてなるライン状の導電層とを少なくとも備えてなり、前導電層が、前記樹脂ポストの側面に沿って斜めに設けられている半導体装置の製造方法であって、前記樹脂ポストの上面にシード層を形成する工程γ1と、前記樹脂ポストの側面に沿って斜めをなすライン状の領域を酸化させる工程γ2と、前記シード層上に導電層を形成する工程γ3と、を少なくとも具備したことを特徴とする。
これによっても、少なくとも上記γ1からγ3の工程を有することにより、樹脂ポストの側面に沿って斜めに空隙部が形成されことで、間接的に樹脂ポストの側面に沿って斜めに導電層が形成され、あらゆる方向の応力に対応することが可能とした本発明の第二の構成の半導体装置を簡易に製造することが出来る。
Furthermore, the manufacturing method γ of the semiconductor device of the present invention includes a conductive substrate, an insulating layer covering one surface of the conductive substrate, a first conductive portion provided to be conductive with one surface of the conductive substrate, One end is connected to the resin post formed in a protruding shape protruding on the insulating layer and the first conductive portion, and the other end is connected to the second conductive portion provided on the top of the resin post. And a front conductive layer is provided obliquely along the side surface of the resin post, the seed layer on the upper surface of the resin post. At least a step γ1 for oxidizing a line-shaped region inclined along a side surface of the resin post, and a step γ3 for forming a conductive layer on the seed layer. And
Also by this, by having at least the steps γ1 to γ3, the gap is formed obliquely along the side surface of the resin post, so that the conductive layer is formed obliquely along the side surface of the resin post. Therefore, the semiconductor device having the second configuration of the present invention that can cope with stress in any direction can be easily manufactured.
本発明によれば、緩衝部材を設けたり、樹脂ポストを大型化したりすること無く、接続時に発生する樹脂ポストの変形による応力を導電層が形成されない部分にて効率良く吸収することができることは勿論のこと、変形容易な方向性が無く、樹脂ポストの変形による応力の吸収性を充分に発揮することが可能な半導体装置とすることが出来る。すなわち、樹脂ポストの側面に、導電(メッキ再配線)層が無いエリアが用意されているので、樹脂ポストが応力を受けたとき、導電(メッキ再配線)層によって変形が妨げられ難くなり、応力緩和機能がより向上するものとなる。したがって、応力緩和機能を持つが、さらに新しい構造を有する半導体装置を提案することが出来る。
例えば、−40℃〜125℃のヒートサイクル試験によって半導体装置の基板実装信頼性を評価した結果、従来の半導体装置では、1200回で故障したが、本発明の半導体装置では1800回以上の耐サイクル性能を示した。このように、本発明の半導体装置では、前記したように応力緩和機能が向上し、これにより優れた基板実装信頼性が実現できる。
According to the present invention, it is possible to efficiently absorb the stress due to the deformation of the resin post generated at the time of connection in a portion where the conductive layer is not formed without providing a buffer member or increasing the size of the resin post. In other words, it is possible to provide a semiconductor device that has no directionality that is easily deformable and that can sufficiently exhibit the absorbability of stress due to deformation of the resin post. That is, an area without a conductive (plating rewiring) layer is prepared on the side surface of the resin post. Therefore, when the resin post is subjected to stress, the deformation is not easily prevented by the conductive (plating rewiring) layer, The mitigation function is further improved. Therefore, a semiconductor device having a stress relaxation function but having a new structure can be proposed.
For example, as a result of evaluating the substrate mounting reliability of the semiconductor device by a heat cycle test of −40 ° C. to 125 ° C., the conventional semiconductor device failed at 1200 times, but the semiconductor device of the present invention has a cycle resistance of 1800 times or more. Showed performance. As described above, in the semiconductor device of the present invention, the stress relaxation function is improved as described above, thereby realizing excellent substrate mounting reliability.
また、本発明の半導体装置の製造方法によると、あらゆる方向の応力に対応することが可能とした本発明の半導体装置を簡易に製造することができる。
また、樹脂ポストの上面に形成したシード層表面を熱酸化させる工程を具備することによって、酸化させた領域には導電層が形成されず、間接的に樹脂ポストの側面に沿って斜めに導電層を簡易に形成させることができ、加工に要する時間を短縮できる。
さらに、半導体装置の小型化、低コスト化が可能であり、この半導体装置を具備した電子機器をも小型化、低コスト化することができる。
Further, according to the method for manufacturing a semiconductor device of the present invention, the semiconductor device of the present invention that can cope with stress in any direction can be manufactured easily.
Further, by providing a step of thermally oxidizing the surface of the seed layer formed on the upper surface of the resin post, no conductive layer is formed in the oxidized region, and the conductive layer is indirectly inclined along the side surface of the resin post. Can be formed easily, and the time required for processing can be shortened.
Further, the semiconductor device can be reduced in size and cost, and an electronic device including the semiconductor device can also be reduced in size and cost.
以下、図面を参照して本発明の実施形態について詳細に説明する。
本発明は、樹脂ポスト法によるウエハレベルCSPの樹脂ポスト構造の改良に関するものである。図1は本発明を実施した半導体装置の一実施形態を示す断面図であり、図2はその平面図である。
図中、符号1はウエハ基板、符号2は電極、符号3は絶縁樹脂層、符号4は樹脂ポスト、符号5は第一導電部、符号6は第二導電部、符号7は導電層、符号11は半導体パッケージ(ウエハ基板上に積層回路が形成されることで半導体装置)をそれぞれ示す。なお、図1では、後述するシード層23やレジスト層24、または感光性封止樹脂層25の図示を省略している。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
The present invention relates to an improvement of a resin post structure of a wafer level CSP by a resin post method. FIG. 1 is a sectional view showing an embodiment of a semiconductor device embodying the present invention, and FIG. 2 is a plan view thereof.
In the figure,
図1及び図2に示すように、半導体パッケージ11は、電極2が設けられた導電性基板としてのウエハ基板1と、このウエハ基板1の一面を被覆する絶縁樹脂層3と、この絶縁樹脂層3の上に設けられた樹脂ポスト4と、前記ウエハ基板1に設けられた電極2と導通可能に設けられた第一導電部5と、前記樹脂ポスト4の頂上部4aに設けられた第二導電部6と、前記第一導電部5と第二導電部6とを接続するように、前記樹脂ポスト4の側面4bに設けられた導電層(再配線層)7とを有している。
また、絶縁樹脂層3の前記電極2に整合する領域には開口部3aが形成され、この開口部3aを介して前記第一導電部5は電極2に接続されている。そして、ウエハ基板1、絶縁樹脂層3、樹脂ポスト4、第一導電部5、第二導電部6、及び導電層7は、封止樹脂層(図示せず)によって封止されている。
なお、ウエハ基板1は、ここではシリコンウエハを採用している。また、電極2としては、各種導電性材料が採用可能であるが、ここではアルミニウム製パッドを採用している。
As shown in FIGS. 1 and 2, a semiconductor package 11 includes a
An
The
樹脂ポスト4は、絶縁樹脂層3上に突出して形成され、例えば高さが10〜100μm程度の円錐台状している。この樹脂ポスト4は、頂上部4aを覆う第二導電部6を有するとともに、側面4bを覆う導電層7を有している。また、樹脂ポスト4の頂上部4aに設けられた第二導電部6上には、半田バンプ(図示せず)が形成されるようになっている。
The
第一導電部5は、ウエハ基板1上に設けられた電極2と導通可能であって、樹脂ポスト4の裾部4c付近まで延伸するよう絶縁層3の上面に形成されている。第二導電部6は、樹脂ポスト4の頂上部4aの少なくとも一部を覆うように設けられる。導電層7は、前記樹脂ポスト4の側面4bの一部を被覆するように、樹脂ポスト4の頂上部4a縁端部から樹脂ポスト4の裾部4c付近まで側面4bに沿って斜めに連続して形成されている。
図2では、第一導電層5は、樹脂ポスト4の裾部4c付近まで達するように連続する線状(帯状)に形成され、第二導電層6は、樹脂ポスト4の上面の頂上部4aと略一致する平面円形に形成され、導電層7は、樹脂ポスト4の裾部4c付近まで達する第一導電層5の端部と、樹脂ポスト4の頂上部4aを覆う第二導電層6の縁端部とを連絡する、樹脂ポスト4の上方から見て螺旋状に形成されている。
この際、樹脂ポスト4の頂上部4aに形成された第二導電層6は、半田バンプ(図示せず)を安定に設置することができるように、平坦なものとなっている。そして、導電層5は、この図示しない半田バンプを介して回路基板等と電気的に接続される構成となっている。
The first
In FIG. 2, the first
At this time, the second
次に、上述した半導体装置11の製造方法の一実施形態を、図面を参照して具体的に説明する。図3は、本形態に係る半導体装置11の製造方法αであって、詳しくは樹脂ポスト4の側面4bに導電層7を形成する方法を工程順に示す断面図である。
まず、集積回路及びその電極(共に図示せず)が設けられたウエハ基板1の上面に、絶縁樹脂層3を形成する。絶縁樹脂層3は、電極2に整合する位置に開口部3aを有する(図1参照)。絶縁樹脂層3は、例えばポリイミド系、エポキシ系又はシリコーン系の液状樹脂からなり、その厚さは、例えば5〜50μm程度である。
Next, an embodiment of the method for manufacturing the semiconductor device 11 described above will be specifically described with reference to the drawings. FIG. 3 is a cross-sectional view illustrating a method α of manufacturing the semiconductor device 11 according to the present embodiment, specifically, a method of forming the
First, the insulating
絶縁樹脂層3は、例えばスピンコート法、キャスティング法、ディスペンス法等により、ウエハ基板1上に塗布することで形成することができる。また、絶縁樹脂層3に使われる材料は感光性をもち、フォトリソグラフィ技術を利用してパターニングすることにより形成するものも可能である。したがって、絶縁樹脂層3に設けられる開口部3aは、このフォトリソグラフィ技術を利用して、例えば、絶縁樹脂層3を構成するポリイミド等の膜をウエハ基板1上に成膜した後に形成できる。また、絶縁樹脂層3を印刷法でパターン形成することも可能である。さらに、絶縁樹脂層3は、シート状の材料を貼ることで形成することも可能である。
The insulating
次に、絶縁樹脂層3上に樹脂ポスト4を形成する。この樹脂ポスト4は、絶縁樹脂層3上に隆起した突起状をしており、図では、円錐の頂部付近を除いて平坦な上面とした頂上部4aを形成した、断面が台形状(円錐台状)に示されている。この樹脂ポスト4は、例えばポリイミド系、エポキシ系又はシリコーン系の液状樹脂からなり、その厚さは、例えば25〜100μm程度である。なお、樹脂ポスト4は、ウエハ基板1上において電極とは離れた位置に形成される。
Next, the
また、樹脂ポスト4は、例えばスピンコート法、キャスティング法、ディスペンス法等により、絶縁樹脂層3上に塗布することで形成することができる。また、樹脂ポスト4に使われる材料は感光性をもち、フォトリソグラフィ技術を利用してパターニングすることにより形成するものも可能である。
The
次に、図3(a)に示すように、絶縁樹脂層3及び樹脂ポスト4が形成されたウエハ基板1の上に、メッキ層の種となるシード層23を形成する(工程α1)。
このシード層23は、例えばスパッタ法又は蒸着法により形成できる。このシード層23は、下地の絶縁樹脂層3との密着性を確保するための密着層(図示せず)、及びメッキ再配線層形成時の給電に使用する給電層(図示せず)から成る。この密着層にはクロム(Cr)が用いられ、その厚みは、例えば10〜100μm程度である。また、密着層にはその他に、ニッケル(Ni)、チタン(Ti)、チタンタングステン(Ti−W)等を用いても良い。一方、給電層には銅(Cu)が用いられ、その厚みは、例えば100〜500μm程度である。また、給田層にはその他に、クロム(Cr)、アルミニウム(Al)、チタン(Ti)、チタンタングステン(Ti−W)、金(Au)等を用いても良い。
Next, as shown in FIG. 3A, a
This
次に、図3(b)に示すように、シード層5上にレジスト24を形成する(工程α2)。このレジスト24は、樹脂ポストの側面に沿って斜めに形成されることとなる導電層7の導電層形成領域10を除いて形成される。したがって、次工程となるメッキ工程では、レジスト24が無く開口(露出)している前記導電層形成領域10において、メッキ成長させることで、樹脂ポスト4の側面4bに導電層(再配線層)7を形成することができる(工程α3)。なお、レジスト厚さは、次工程のメッキ工程で形成するメッキ再配線層である導電層7よりも厚くする。メッキ処理は、電解メッキまたは無電解メッキの両方式を利用できる。この工程により、ウエハ基板1上に第二導電部6、導電層7(及び第一導電部5)からなる回路パターンが形成される。
Next, as shown in FIG. 3B, a resist 24 is formed on the seed layer 5 (step α2). The resist 24 is formed except for the conductive
そして、図3(c)に示すように、導電層5形成後、レジスト24を除去する(工程α4)。また、メッキの無いエリアにはシード層23が残っているので、そのエリアの不要なシード層23もエッチング等により除去し、導電層7以外の部分に絶縁樹脂層3を露出させる。その後、導電層7を保護する目的で、封止樹脂層(図示せず)を形成する。
Then, as shown in FIG. 3C, after the
この封止樹脂層は、導電層7を覆い、半田バンプを載せるエリアを開口するようにパターン形成させる。封止樹脂層の材料は、例えばポリイミド系、エポキシ系又はシリコーン系の感光性液状樹脂からなり、その厚さは、例えば5〜50μm程度である。樹脂封止層は、例えばスピンコート法、キャスティング法、ディスペンス法等により成膜することができる。また、封止樹脂層に使われる材料は感光性をもっているので、封止樹脂層はフォトリソグラフィ技術を利用してパターニングすることにより成膜するものも可能である。また、封止樹脂層を印刷法でパターン形成することも可能である。
This sealing resin layer covers the
封止樹脂層を形成したら、次に、樹脂ポスト4の頂上部4aにおいて封止樹脂層の開口したエリアに半田バンプ(図示せず)を形成する。ここでは、印刷法によりハンダペストを載せ、リフロー処理で溶融させて半田バンプとする。半田は、共晶タイプや鉛タイプが利用できる。なお、この他の半田バンプの形成方法としては、メッキ方式、メタルジェット方式、半田ボールの搭載方式等が挙げられる。
After the sealing resin layer is formed, next, solder bumps (not shown) are formed in areas where the sealing resin layer is opened at the top 4a of the
このα1からα4の工程を少なくとも経ることで、ウエハレベルCSPを得ることが出来る。このようにして製造された半導体装置の樹脂ポスト4の側面4bには、その一部を覆うようにした導電層7が形成される。なお、この際、樹脂ポスト4の頂上部4aに設ける第二導電部6を、導電層7と一緒に形成するようにしても良い。
そして、樹脂ポスト4の側面4bに形成された導電層7は、ウエハ基板1に設けられた電極2と導通可能に設けられた第一導電部5と、半田バンプが設けられた第二導電部6との間を接続する機能を果たす。
A wafer level CSP can be obtained through at least the steps α1 to α4. On the
The
そして、この半導体装置は、回路基板等に対する接続、実装時に生じた応力を、柔軟性を有する樹脂ポスト4により分散するため、ウエハ基板1に与える歪みを緩和できる。したがって、例えば、図9及び図10に示すように、ウエハ基板51上に形成した非常に厚い導電層55によってポスト54を形成して応力分散する場合に比べて、短時間で樹脂ポスト4を形成することができ、半導体装置の製造能率の向上、低コスト化を実現できる。
Since this semiconductor device disperses stress generated during connection and mounting to a circuit board or the like by the
また、この半導体装置では、樹脂ポスト4の側面4bの一部を被覆形成した構成であり、樹脂ポスト4の側面4bに導電層7が被覆されていない部分が存在することから、導電層7によって樹脂ポスト4を拘束して変形しにくくしてしまうことが無く、樹脂ポスト4が変形し易くなっている。このため、樹脂ポスト4の変形による応力分散、吸収を効率良く行え、電極剥離、抵抗値の増大等の不都合を確実に防止できる。
しかも、樹脂ポスト4の側面4bに形成した導電層7が、側面に沿って斜めで平面螺旋状に形成されていると、この導電層7の変形性がより高められるため、樹脂ポスト4の変形が一層自由になり、応力の分散、吸収をさらに一層効率良く行えることとなる。
Further, in this semiconductor device, a part of the
In addition, if the
また、上述した樹脂ポスト4の側面4bに導電層7を形成するようにした半導体装置11は、次の製造方法βによって実施することも出来る。図4は、本形態に係る半導体装置11の他の製造方法を工程順に示す断面図である。
この方法は、樹脂ポストの側面に設けるメッキ再配線層の形成方法が相違するものであり、封止樹脂をレジストとして使用するものである。すなわち、レジストの代わりに封止樹脂層形成で使用する感光性樹脂材料を使うことにより、感光性樹脂材料にレジストの働きをさせるようにしたものである。
したがって、樹脂ポスト4の側面4bへの導電層7によるメッキパターン形成方法以外は前記製造方法の内容と同じであるので、ここではメッキパターン形成方法について述べる。
Further, the semiconductor device 11 in which the
This method differs in the formation method of the plating rewiring layer provided on the side surface of the resin post, and uses a sealing resin as a resist. That is, a photosensitive resin material used for forming the sealing resin layer is used instead of the resist so that the photosensitive resin material functions as a resist.
Therefore, since the content of the manufacturing method is the same as that except for the plating pattern forming method by the
まず、集積回路及びその電極(共に図示せず)が設けられたウエハ基板1の上面に、絶縁樹脂層3を形成し、この絶縁樹脂層3上に樹脂ポスト4を形成する。
次いで、図4(a)に示すように、絶縁樹脂層3及び樹脂ポスト4が形成されたウエハ基板1の上に、メッキ層の種となるシード層23を形成する(工程β1)。
シード層23の形成後、図4(b)に示すように、シード層23上に感光性の封止樹脂層25を形成する(工程β2)。感光性の封止樹脂材料としては、例えばポリイミド系、エポキシ系又はシリコーン系の感光性液状樹脂からなり、樹脂封止層は、例えばスピンコート法、キャスティング法、ディスペンス法等により成膜することができる。また封止樹脂層はフォトリソグラフィ技術を利用してパターニングすることにより成膜するものも可能である。さらに、封止樹脂層を印刷法でパターン形成することも可能である。この封止樹脂層25は、レジスト24と同様に、樹脂ポストの側面に沿って斜めに形成されることとなる導電層7の導電層形成領域10を除いて形成される。
そして、図4(c)に示すように、この導電層形成領域10において、メッキ成長させることで樹脂ポスト4の側面4bに導電層(再配線層)7を形成する(工程β3)。この工程により、ウエハ基板1上に第二導電部6、導電層7(及び第一導電部5)からなる回路パターンが形成される。
First, the insulating
Next, as shown in FIG. 4A, a
After the formation of the
Then, as shown in FIG. 4C, a conductive layer (redistribution layer) 7 is formed on the
これにより、樹脂ポスト4の側面4bに設けた感光性の封止樹脂層(パターン)25がレジストの役割をし、樹脂ポスト4の側面4bに、導電層(メッキ再配線層)7がパターン形成される。
そして、導電層7形成後も、その樹脂ポスト4の側面4bのレジストとして使った封止樹脂層25は残したままとし、後工程の封止樹脂層形成工程で、封止樹脂層と一体化される。
このβ1からβ3の工程を少なくとも経ることで、ウエハレベルCSPを得ることが出来る。
Thereby, the photosensitive sealing resin layer (pattern) 25 provided on the
After the
A wafer level CSP can be obtained through at least the steps β1 to β3.
また、本発明の半導体装置は、樹脂ポスト4の側面4bを覆うメッキ層に、メッキ層の連続していない部分(隙間)を設けることで、他の形態の導電層とすることもできる。すなわち、図5及び図6に示すように、樹脂ポスト4の一部又は全部を覆うようにして形成した導電層の一部を除去するようにしたものである。
図5は本発明を実施した半導体装置の他の実施形態を示す断面図であり、図6はその平面図である。なお、説明を容易にするため、前記半導体装置11と同じ要素には同じ符号を用いることとし、その説明は省略した。したがって、図中、符号15は第一導電部、符号16は第二導電部、符号17は導電層、符号18は空隙部をそれぞれ示す。なお、図5は、後述する酸化層領域26の図示を省略している。
Moreover, the semiconductor device of this invention can also be set as the conductive layer of another form by providing the plating layer which covers the
FIG. 5 is a sectional view showing another embodiment of a semiconductor device embodying the present invention, and FIG. 6 is a plan view thereof. For ease of description, the same reference numerals are used for the same elements as those of the semiconductor device 11, and the description thereof is omitted. Accordingly, in the figure,
この半導体パッケージ21は、電極2が設けられた導電性基板としてのウエハ基板1と、このウエハ基板1の一面を被覆する絶縁樹脂層3と、この絶縁樹脂層3の上に設けられた樹脂ポスト4と、前記ウエハ基板1に設けられた電極2と導通可能に設けられた第一導電部15と、前記樹脂ポスト4の頂上部4aに設けられた第二導電部16と、前記第一導電部15と第二導電部16とを接続するように、前記樹脂ポスト4の側面4bに設けられた導電層(再配線層)17とを有している。
また、絶縁樹脂層3の前記電極2に整合する領域には開口部3aが形成され、この開口部3aを介して前記第一導電部5は電極2に接続されている。そして、ウエハ基板1、絶縁樹脂層3、樹脂ポスト4、第一導電部15、第二導電部16、及び導電層17は、封止樹脂層(図示せず)によって封止されている。
The
An
第一導電部15は、ウエハ基板1上に設けられた電極2と導通可能であって、樹脂ポスト4の裾部4c付近まで延伸するよう絶縁層3の上面に形成されている。第二導電部16は、樹脂ポスト4の頂上部4aの少なくとも一部を覆うように設けられる。導電層17は、前記樹脂ポスト4の側面4bの一部を被覆するように、樹脂ポスト4の頂上部4a縁端部から樹脂ポスト4の裾部4c付近まで側面4bに沿って斜めに連続して形成されている。
図5では、第一導電層15は、樹脂ポスト4の裾部4c付近まで達するように連続する線状(帯状)に形成され、第二導電層16は、樹脂ポスト4の上面の頂上部4aと略一致する平面円形に形成され、導電層17は、樹脂ポスト4の裾部4c付近まで達する第一導電層5の端部と、樹脂ポスト4の頂上部4aを覆う第二導電層6の縁端部とを連絡した形状であって、樹脂ポスト4の頂上部4aと裾部4c付近とを連絡する、樹脂ポスト4の上方から見て螺旋状に形成された2本の空隙部18が形成された、樹脂ポスト4の上方から見て略螺旋状に形成されている。
この際、樹脂ポスト4の頂上部4aに形成された第二導電層16は、半田バンプ(図示せず)を安定に設置することができるように、平坦なものとなっている。そして、導電層5は、この図示しない半田バンプを介して回路基板等と電気的に接続される構成となっている。
The first
In FIG. 5, the first
At this time, the second
次に、上述した半導体装置21の製造方法の一実施形態を、図面を参照して具体的に説明する。図7は、本形態に係る半導体装置21の製造方法γであって、詳しくは樹脂ポスト4の側面4bに導電層17を形成する方法を工程順に示す断面図である。
この方法は、樹脂ポストの側面に設けるメッキ再配線層の形成方法が相違するものであり、レーザを使ったシート層酸化領域を使用するものである。すなわち、メッキを成長させないエリアに対しシード層の表面をレーザなどで熱酸化させ、メッキ金属が付着しないようにしたものである。
したがって、樹脂ポスト4の側面4bへの導電層17によるメッキパターン形成方法以外は前記各製造方法の内容と同じであるので、ここではメッキパターン形成方法について述べる。
まず、半導体装置11と同様に、集積回路及びその電極(共に図示せず)が設けられたウエハ基板1の上面に、絶縁樹脂層3を形成する。
Next, an embodiment of a method for manufacturing the
This method is different in the formation method of the plating rewiring layer provided on the side surface of the resin post, and uses a sheet layer oxidation region using a laser. That is, the surface of the seed layer is thermally oxidized by laser or the like to an area where the plating is not grown, so that the plating metal does not adhere.
Therefore, since the contents of the respective manufacturing methods are the same except for the plating pattern forming method by the
First, as with the semiconductor device 11, the insulating
そして、図7(a)に示すように、絶縁樹脂層3及び樹脂ポスト4が形成されたウエハ基板1の上に、メッキ層の種となるシード層23を形成する(工程γ1)。
次いで、シード層23の形成後、図7(b)に示すように、樹脂ポスト4の側面4bに沿って斜めに形成されることとなる導電層17,17の導電層形成領域を除いて、レーザを使ってシード層23の表面を焼いて酸化させ、酸化層領域26を形成する(工程γ2)。シード層23の表面を酸化させる加工用レーザとしては、例えばエキシマレーザ、炭酸ガスレーザ、YAGレーザ、等を用いることが出来る。これにより、酸化した個所はメッキ工程でメッキ成長しないものとなる。
Then, as shown in FIG. 7A, a
Next, after the formation of the
そして、図7(c)に示すように、この導電層形成領域においてメッキ成長させることで、樹脂ポスト4の側面4bに導電層(再配線層)17,17を形成する(工程γ3)。この工程により、ウエハ基板1上に第二導電部16、導電層17(及び第一導電部15)からなる回路パターンが形成される。
この際、絶縁樹脂層3、樹脂ポスト4が設けられたウエハ基板1上の樹脂ポスト4の側面4b以外のエリアはレジスト形成し、樹脂ポスト4の側面4bだけレーザによる熱酸化でメッキによる回路パターンを得るようにすることも出来る。
このγ1からγ3の工程を少なくとも具備することによって、ウエハレベルCSPを得ることが出来る。
Then, as shown in FIG. 7C, conductive layers (redistribution layers) 17 and 17 are formed on the
At this time, an area other than the
A wafer level CSP can be obtained by providing at least the steps from γ1 to γ3.
次に、本発明の半導体装置の更に他の実施形態として、複数回折れ曲がった線状又は湾曲部を有する曲線状をなす導電層を有する半導体装置について以下に詳細に説明する。
図8は、湾曲部を有する曲線状をなす導電層37が設けられた半導体装置の一例を示す平面図である。なお、説明を容易にするため、前記半導体装置11と同じ要素には同じ符号を用いることとし、その説明は省略した。図中、符号35は第一導電部、符号36は第二導電部、符号37は導電層をそれぞれ示す。
Next, as another embodiment of the semiconductor device of the present invention, a semiconductor device having a conductive layer having a curved shape having a plurality of bent lines or curved portions will be described in detail below.
FIG. 8 is a plan view showing an example of a semiconductor device provided with a curved
第一導電層35は、樹脂ポスト4の裾部4c付近まで達するように連続する線状(帯状)に形成され、第二導電層36は、樹脂ポスト4の上面の頂上部4aと略一致する平面円形に形成されている。
導電層37は、湾曲部を有する曲線状をなし、第一導電層35の端部と第二導電層36の縁端部を結ぶ線分を軸とし、この軸の左右両側に交互に曲点を有するように、樹脂ポスト4の頂上部4a縁端部から樹脂ポスト4の裾部4c付近まで側面4bに沿って斜めに連続して形成されている。
この導電層37によって、第一導電層35の端部と第二導電層36の縁端部とが接続されている。
The first
The
The
本実施形態によると、導電層37が、複数回折れ曲がった線状をなし、樹脂ポスト4の側面4bに沿って斜めに設けられたことによって、樹脂ポスト4の変形自由度が増し、接続時に発生する樹脂ポスト4の変形による応力を導電層37が形成されない部分にて更に効率良く吸収することができる。
According to the present embodiment, the
前記導電層37の折り曲げ幅、すなわち第一導電層35の端部と第二導電層36の縁端部を結ぶ線分と平行な2本の線分で導電層37を挟んだ際の2本の線分間の距離は、第一導電層35の線幅以上、第二導電層36の直径以下であることが好ましい。
これにより、導電層37の経路長を長くせず電気抵抗を低く抑え、かつ樹脂ポスト4の変形による応力を緩和できる。
導電層37の折り曲げ幅が、第一導電層35の線幅未満の場合、導電層37が第一導電層35の端部と第二導電層36の縁端部とを結ぶ略直線状となり、樹脂ポスト4の変形による応力を十分に緩和できなくなるため好ましくない。
また、導電層37の折り曲げ幅が、第二導電層36の直径よりも大きい場合、導電層37の経路長が長くなってしまい、電気抵抗が大きくなるため、好ましくない。
Bending width of the
As a result, the electrical resistance can be kept low without increasing the path length of the
When the bent width of the
Moreover, when the bending width of the
なお、導電層37としては、第一導電層35の端部と第二導電層36の縁端部を結ぶ線分を軸とし、この軸の左右両側に交互に曲点を有する形状であれば、図8を用いて説明したように波状等の湾曲部を有する曲線状であっても構わない。また、曲点にて鋭角に折れ曲がった山形(図示せず)であっても構わない。更には、曲点が鋭角でかつ曲線で結ばれる形態や曲点が湾曲部をなし直線で結ばれる形態としても、上述した作用効果は満たされる。
The
次に、本発明に係る電子機器について説明する。電子機器とは、光電変換素子,レーザダイオード,光センサ等の光学素子や半導体素子等の種々の電子部品が実装されたフレキシブルプリント基板(Flexible Printed Circit)等の回路基板や周辺装置等を備えたものであり、例えばPDA(Personal Digital Assistants),携帯形電話,パーソナルコンピュータ,光送受信機器等をいう。
本発明の電子機器は、前述した本発明の半導体装置を具備したものである。
半導体装置では、樹脂ポスト4が接続端子として機能するようになっており、樹脂ポスト4の頂上部4aに半田バンプが設けられ、この半田バンプを介して半導体装置と回路基板等の接続端子とが電気的に接続されている。
前述したように本発明の半導体装置では、回路基板等の接続端子に接続する際の樹脂ポストの変形による応力を効率良く吸収できるため、優れた基板実装信頼性が実現できる。このため、この半導体装置を具備したことによって、半導体装置と回路基板等の接続端子とを接続する際の歩留まりを向上させることができ、電子機器の低コスト化が可能となる。また、樹脂ポスト4の変形による応力が効率良く吸収できるため、この応力による電極剥離等の発生を抑制できる。
さらに、半導体装置の小型化、低コスト化が可能であり、この半導体装置を具備した電子機器をも小型化、低コスト化することができる。
Next, an electronic apparatus according to the present invention will be described. Electronic equipment includes circuit boards and peripheral devices such as flexible printed circuit boards on which various electronic components such as optical elements such as photoelectric conversion elements, laser diodes, and optical sensors and semiconductor elements are mounted. For example, PDA (Personal Digital Assistants), portable telephones, personal computers, optical transmission / reception devices, and the like.
An electronic apparatus according to the present invention includes the above-described semiconductor device according to the present invention.
In the semiconductor device, the
As described above, in the semiconductor device of the present invention, since the stress due to the deformation of the resin post when connecting to a connection terminal such as a circuit board can be efficiently absorbed, excellent substrate mounting reliability can be realized. For this reason, by providing this semiconductor device, it is possible to improve the yield when connecting the semiconductor device and a connection terminal such as a circuit board, and it is possible to reduce the cost of the electronic device. In addition, since stress due to deformation of the
Further, the semiconductor device can be reduced in size and cost, and an electronic device including the semiconductor device can also be reduced in size and cost.
本発明の半導体装置では、回路基板等に実装する際の樹脂ポスト4の変形による応力を緩和でき、フレキシブルプリント基板(Flexible Printed Circit)等の回路基板に歩留まり良く実装できる。このため、例えばPDA(Personal Digital Assistants),携帯形電話,パーソナルコンピュータ,光送受信機器等のように、半導体装置が実装された回路基板を備えた各種電子機器に適用できる。
The semiconductor device of the present invention can relieve stress due to deformation of the
1・・・ウエハ基板(導電性基板)、2・・・電極、3・・・絶縁樹脂層、4・・・樹脂ポスト、4a・・・頂上部、4b・・・側面、4c・・・裾部、5,15,35・・・第一導電部、6,16,36・・・第二導電部、7,17,37・・・導電層、10・・・導電層形成領域、11・・・半導体パッケージ(半導体装置)、18・・・空隙部、23・・・シード層、24・・・レジスト層、25・・・感光性封止樹脂層、26・・・酸化部領域。
DESCRIPTION OF
Claims (8)
前記導電層が、前記樹脂ポストの側面に沿って斜めに設けられていることを特徴とする半導体装置。 A conductive substrate, an insulating layer covering one surface of the conductive substrate, a first conductive portion provided so as to be conductive with the one surface of the conductive substrate, and a protrusion protruding on the insulating layer. The resin post and at least one line-shaped conductive layer having one end connected to the first conductive portion and the other end connected to the second conductive portion provided on the top of the resin post. A semiconductor device,
The semiconductor device, wherein the conductive layer is provided obliquely along a side surface of the resin post.
前記樹脂ポストの上面にシード層を形成する工程α1と、
前記樹脂ポストの側面に沿って斜めをなすライン状の領域を除いて、前記シード層上にレジスト膜を形成する工程α2と、
前記ライン状の領域に導電層を形成する工程α3と、
前記レジスト膜とその下に位置するシード層を除去する工程α4と、
を少なくとも具備したことを特徴とする半導体装置の製造方法。 A conductive substrate, an insulating layer covering one surface of the conductive substrate, a first conductive portion provided so as to be conductive with the one surface of the conductive substrate, and a protrusion protruding on the insulating layer. At least a resin post and a line-shaped conductive layer having one end connected to the first conductive portion and the other end connected to a second conductive portion provided on the top of the resin post. The front conductive layer is a manufacturing method of a semiconductor device provided obliquely along the side surface of the resin post,
Forming a seed layer on the upper surface of the resin post, α1,
A step α2 of forming a resist film on the seed layer, except for a line-shaped region that is inclined along the side surface of the resin post;
Forming a conductive layer in the line-shaped region, α3;
Removing the resist film and the seed layer located thereunder, α4;
A method for manufacturing a semiconductor device, comprising:
前記樹脂ポストの上面にシード層を形成する工程β1と、
前記樹脂ポストの側面に沿って斜めをなすライン状の領域を除いて、前記シード層上に感光性樹脂膜を形成する工程β2と、
前記ライン状の領域に導電層を形成する工程β3と、
を少なくとも具備したことを特徴とする半導体装置の製造方法。 A conductive substrate, an insulating layer covering one surface of the conductive substrate, a first conductive portion provided so as to be conductive with the one surface of the conductive substrate, and a protrusion protruding on the insulating layer. At least a resin post and a line-shaped conductive layer having one end connected to the first conductive portion and the other end connected to a second conductive portion provided on the top of the resin post. The front conductive layer is a manufacturing method of a semiconductor device provided obliquely along the side surface of the resin post,
Forming a seed layer on the top surface of the resin post;
A step β2 of forming a photosensitive resin film on the seed layer excluding a line-shaped region that is inclined along a side surface of the resin post;
Forming a conductive layer in the line-shaped region β3;
A method for manufacturing a semiconductor device, comprising:
前記樹脂ポストの上面にシード層を形成する工程γ1と、
前記樹脂ポストの側面に沿って斜めをなすライン状の領域を酸化させる工程γ2と、
前記シード層上に導電層を形成する工程γ3と、
を少なくとも具備したことを特徴とする半導体装置の製造方法。 A conductive substrate, an insulating layer covering one surface of the conductive substrate, a first conductive portion provided so as to be conductive with the one surface of the conductive substrate, and a protrusion protruding on the insulating layer. At least a resin post and a line-shaped conductive layer having one end connected to the first conductive portion and the other end connected to a second conductive portion provided on the top of the resin post. The front conductive layer is a manufacturing method of a semiconductor device provided obliquely along the side surface of the resin post,
Forming a seed layer on the upper surface of the resin post γ1,
A step γ2 of oxidizing a line-shaped region that is inclined along the side surface of the resin post;
Forming a conductive layer on the seed layer γ3;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003415637A JP4242264B2 (en) | 2003-12-12 | 2003-12-12 | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE HAVING THE SEMICONDUCTOR DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003415637A JP4242264B2 (en) | 2003-12-12 | 2003-12-12 | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE HAVING THE SEMICONDUCTOR DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175322A true JP2005175322A (en) | 2005-06-30 |
JP4242264B2 JP4242264B2 (en) | 2009-03-25 |
Family
ID=34735057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003415637A Expired - Fee Related JP4242264B2 (en) | 2003-12-12 | 2003-12-12 | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE HAVING THE SEMICONDUCTOR DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4242264B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8106509B2 (en) | 2007-08-20 | 2012-01-31 | Seiko Epson Corporation | Electronic device and electronic apparatus |
JP2019029377A (en) * | 2017-07-25 | 2019-02-21 | 大日本印刷株式会社 | Through electrode substrate and manufacturing method thereof |
-
2003
- 2003-12-12 JP JP2003415637A patent/JP4242264B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8106509B2 (en) | 2007-08-20 | 2012-01-31 | Seiko Epson Corporation | Electronic device and electronic apparatus |
US8421248B2 (en) | 2007-08-20 | 2013-04-16 | Seiko Epson Corporation | Electronic device and electronic apparatus |
US8508042B2 (en) | 2007-08-20 | 2013-08-13 | Seiko Epson Corporation | Electronic device and electronic apparatus |
JP2019029377A (en) * | 2017-07-25 | 2019-02-21 | 大日本印刷株式会社 | Through electrode substrate and manufacturing method thereof |
JP2021170652A (en) * | 2017-07-25 | 2021-10-28 | 大日本印刷株式会社 | Penetration electrode substrate and method for manufacturing the same |
JP7182084B2 (en) | 2017-07-25 | 2022-12-02 | 大日本印刷株式会社 | Penetration electrode substrate and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4242264B2 (en) | 2009-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005175019A (en) | Semiconductor device and multilayer semiconductor device | |
WO2001071805A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP2005322858A (en) | Method for manufacturing semiconductor device | |
JP2001144204A (en) | Semiconductor device and manufacture thereof | |
US20070126109A1 (en) | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device | |
JP2007242782A (en) | Semiconductor device and electronic apparatus | |
US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
JP5404513B2 (en) | Manufacturing method of semiconductor device | |
JP6544354B2 (en) | Semiconductor device manufacturing method | |
JP5139039B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007242783A (en) | Semiconductor device and electronic apparatus | |
JP2012243984A (en) | Semiconductor device and manufacturing method of the same | |
JP4242264B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE HAVING THE SEMICONDUCTOR DEVICE | |
US20120007233A1 (en) | Semiconductor element and fabrication method thereof | |
JP3855992B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
KR101121816B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2006303036A (en) | Semiconductor device | |
JP2005109088A (en) | Semiconductor device and its manufacturing method, circuit substrate, and electronic equipment | |
JP2004063804A (en) | Semiconductor device, stacked type semiconductor device and manufacturing method thereof | |
US7898088B2 (en) | I/O pad structures for integrated circuit devices | |
JP2004014854A (en) | Semiconductor device | |
JP4611871B2 (en) | Semiconductor device, manufacturing method thereof, and electronic device | |
JP2010157544A (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
JP2010092974A (en) | Semiconductor device and method of manufacturing the same, and electronic device | |
JP2008047710A (en) | Semiconductor substrate and semiconductor device, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |