JP2005165415A - 情報処理装置、システム起動方法、およびシステム起動プログラム - Google Patents
情報処理装置、システム起動方法、およびシステム起動プログラム Download PDFInfo
- Publication number
- JP2005165415A JP2005165415A JP2003400069A JP2003400069A JP2005165415A JP 2005165415 A JP2005165415 A JP 2005165415A JP 2003400069 A JP2003400069 A JP 2003400069A JP 2003400069 A JP2003400069 A JP 2003400069A JP 2005165415 A JP2005165415 A JP 2005165415A
- Authority
- JP
- Japan
- Prior art keywords
- time
- timeout
- hardware
- post
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】ハードウェア障害時にシステムが再起動するまでに要する時間を短縮することのできる情報処理装置を提供する。
【解決手段】POST時間を測定し、この測定したPOST時間に所定のマージンを加えた時間を、次回のシステム起動時のウォッチドッグ・タイマ12のタイムアウト時間として設定する。また、システムの起動回ごとに、メインメモリ6の容量を確認し、この確認したメモリ容量に応じたタイムアウト時間をウォッチドッグ・タイマ12に設定する。これにより、ハードウェアの構成に合わせた過不足の少ないタイムアウト時間を設定でき、ハードウェア障害時のシステムの再起動時間を大幅に短縮できる。
【選択図】図1
【解決手段】POST時間を測定し、この測定したPOST時間に所定のマージンを加えた時間を、次回のシステム起動時のウォッチドッグ・タイマ12のタイムアウト時間として設定する。また、システムの起動回ごとに、メインメモリ6の容量を確認し、この確認したメモリ容量に応じたタイムアウト時間をウォッチドッグ・タイマ12に設定する。これにより、ハードウェアの構成に合わせた過不足の少ないタイムアウト時間を設定でき、ハードウェア障害時のシステムの再起動時間を大幅に短縮できる。
【選択図】図1
Description
本発明は、サーバなどに用いられる情報処理装置と、この情報処理装置においてシステムをハードウェアの機能テストなどを通して起動させるシステム起動方法、およびシステム起動プログラムに関する。
サーバなどに用いられる情報処理装置においては、電源が投入された後、オペレーティング・システムのブートに先立って、ハードウェアの機能テストのための初期診断プログラム(以下、POST:Power On Self Test)が実行される。
このPOSTには、ウォッチドッグ・タイマ(watchdog timer)が用いられる。ウォッチドッグ・タイマは、一定のタイムアウト時間を持っており、POSTの開始とともにタイマーがスタートし、POSTの完了を受けてタイマーがストップする。POSTでは、CPU(Central Processing Unit)、メインメモリ、ディスクコントローラ、グラフィックスコントローラ、シリアル/パラレルポート、キーボードコントローラなど、マザーボード上の各デバイスに関する診断を行っており、ハードウェアの障害によってデバイスからの応答が無ければ、いずれウォッチドッグ・タイマがタイムアウトとなり、自動復旧のためにシステムの再起動が実行される(たとえば特許文献1を参照)。
また、ウォッチドッグ・タイマに関する別の従来の技術として、タイムアウト時間の最適時間調定モードを設け、この調定モードにおいて、タイムアウトが発生した場合のタイムアウト時間をモニタリングし、モニタリングしたタイムアウト時間が通常動作モードで使用するタイムアウト時間より長い場合には、モニタリングしたタイムアウト時間を通常動作モードで使用するタイムアウト時間として書き換えることで、接続機器などの変更に合せて、ウォッチドッグ・タイマの最適なタイムアウト時間を設定する技術がある(たとえば特許文献2を参照)。
特開2001−92689号公報
特開2002−140209号公報
通常、ウォッチドッグ・タイマのタイムアウト時間は、POST時間に対して十分なマージンを加味して決められている。しかしながら、このように大きなマージンが確保されている分、ハードウェア障害時にシステムが再起動するまでに長い時間が掛かってしまうという弊害が伴っている。また、特許文献2は、ハードウェア構成に合せて最適なタイムアウト時間を設定するものであるが、これは、接続機器の追加などによって現状のタイムアウト時間では不足する場合に、その不足分を加味してタイムアウト時間を長い時間に設定する技術であり、ハードウェア障害時にシステムが再起動するまでの時間短縮を目的とする場合には不適当である。
本発明は、このような課題を解決するためになされたものであり、タイムアウト時間をハードウェアの構成に合わせて最適化することができ、ハードウェア障害時にシステムが再起動するまでに要する時間を短縮することのできる情報処理装置、システム起動方法、およびシステム起動プログラムを提供することを目的としている。
上記課題を解決するために、本発明に係る情報処理装置は、電源の投入を契機に、システムの起動に先立ちハードウェアの機能テストを実行するテスト実行手段と、機能テストのタイムアウトを監視してシステムを再起動に導くタイムアウト監視手段と、システムを起動させる回ごとに、ハードウェアの構成に係る実測値を取得し、この実測値に応じたタイムアウト時間をタイムアウト監視手段に設定するタイムアウト時間設定手段とを具備するものである。
より具体的には、タイムアウト時間設定手段は、テスト実行手段による機能テストに要した時間を測定し、この時間測定結果に所定のマージンを加えた時間を、次回のシステム起動時のタイムアウト監視手段のタイムアウト時間として設定するものである。
あるいは、タイムアウト時間設定手段は、メインメモリの容量を確認し、このメインメモリの容量に応じたタイムアウト時間をタイムアウト監視手段に設定するものであってもよい。
本発明は、このような構成を有することにより、タイムアウト監視手段のタイムアウト時間をハードウェアの構成に合わせて最適化することができ、ハードウェア障害時にシステムが再起動するまでに要する時間を短縮することができる。
特に、テスト実行手段による機能テストに要した時間に所定のマージンを加えた時間を、次回のシステム起動時のタイムアウト時間として設定することで、ハードウェアの構成に合わせた過不足の少ないタイムアウト時間を設定でき、ハードウェア障害時のシステムの再起動時間を大幅に短縮できる。
また、機能テストに要する時間はメモリ容量に大きく左右されるので、このメインメモリの容量に応じたタイムアウト時間を設定することによって、過不足の少ないタイムアウト時間を設定でき、ハードウェア障害時のシステムの再起動時間を大幅に短縮できる。
本発明の情報処理装置、システム起動方法、およびシステム起動プログラムによれば、タイムアウト監視手段のタイムアウト時間をハードウェアの構成に合わせて最適化することができ、ハードウェア障害時にシステムが再起動するまでに要する時間を短縮することができる。
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本発明の第一の実施形態に係る情報処理装置の構成を示すブロック図である。
同図に示すように、この情報処理装置100においては、CPU(Central Processing Unit)1、ROM(Read Only Memory)2、フラッシュROM3、および、たとえばMCH(Memory Controller Hub)などのメモリ接続制御部4が、ホストバス5を通じて互いに接続されている。ROM2には、システムのブートシーケンスを含むBIOSプログラムなどが格納されている。ブートシーケンスには、POSTをはじめ、POSTに要した時間(POST時間)を計測してこの計測結果に基づいてウォッチドッグ・タイマのタイムアウト時間を最適化するための処理手順13が含まれている。フラッシュROM3には、上記タイムアウト時間を最適化する処理手順13によって得られた前回のPOST時間の実測値14、およびシステムBIOSの設定情報(図示せず)などが記憶される。
メモリ接続制御部4は、たとえば、CPU1とメインメモリ6との情報のやりとりを制御するコントローラである。メモリ接続制御部4には、HI(Hub Interface)などの専用バス7を通じてたとえばICH(I/O Controller Hub)などのI/O制御部8が接続されている。このI/O制御部8は、たとえばPCI(Peripheral Component Interconnect)バス、IDE(Integrated Drive Electronics)バス、USB(Universal Serial Bus)バスなどの外部機器15,16の接続用のバス9を制御するコントローラである。
I/O制御部8には、LPC(Low Pin Count)バス等の専用バス10を通じて、たとえばBMC (Baseboard Management Controller) などの運用管理部11が接続されている。この運用管理部11は、たとえば、システム運用中の稼動状態の監視、温度、電圧/電流、ファンなどの異常の監視、ウォッチドッグ・タイマ(WT:Watchdog Timer)12による障害発生時の保守(復旧)などを行う。運用管理部11は、具体的には、CPUと、このCPUに実行させるプログラムが格納されたROMと、システム運用中の監視結果を蓄積する記憶部などで構成されている。
この情報処理装置100では、電源が投入されると、CPU1は、フラッシュROM3からシステムのブートシーケンスを含むBIOSプログラムを読み込み、このBIOSプログラムに従ってブートシーケンスを実行し、ハードディスクドライブなどの起動ドライブに格納されたオペレーティングシステムをブートする。
以下に、このブートシーケンスの詳細な流れを図2および図3を参照して説明する。
図2はCPU1の側の処理手順、図3は運用管理部11の側の処理手順である。
電源が投入されると、CPU1は、BIOSプログラムのブートシーケンスに従って、まず、POSTを起動し、メモリ接続制御部4、I/O制御部8を通じて運用管理部11にウォッチドッグ・タイマ12の起動要求を行う。このとき、CPU1は、ブートシーケンスに含まれる、ウォッチドッグ・タイマのタイムアウト時間を最適化する処理手順13に従って、フラッシュROM3から前回のPOST時間の実測値14を読み込み(図2,ステップ201)、この前回のPOST時間の実測値14に所定のマージンを加えた時間をウォッチドッグ・タイマ12に設定すべき新たなタイムアウト時間として生成し(ステップ202)、この新たなタイムアウト時間をウォッチドッグ・タイマ12の起動要求とともに運用管理部11に通知する(ステップ203)。ここで、前回のPOST時間の実測値14に加えるマージン時間はたとえば20秒程度とする。もちろん、このマージン時間は適宜変更できることが好ましい。なお、POST時間の実測値14については後で説明する。
一方、運用管理部11は、CPU1からのウォッチドッグ・タイマ12の起動要求を受けると、これに付加されているタイムアウト時間をウォッチドッグ・タイマ12に新たに設定した後(図3,ステップ301)、ウォッチドッグ・タイマ12を起動させる(ステップ302)。運用管理部11はウォッチドッグ・タイマ12を起動後、CPU1にこの旨を通知する(ステップ303)。
CPU1は、運用管理部11からのウォッチドッグ・タイマ12の起動通知を受けると(図2,ステップ204)、POSTによる診断を起動するとともに、POST時間計測タイマーを起動してPOST時間の計測を開始する(ステップ205)。POSTによる各ハードウェアの診断が正常に完了したなら(ステップ206のYES)、CPU1は運用管理部11に対してPOST完了を通知し(ステップ207)、POST時間の計測結果をフラッシュROM3に記録する(ステップ208)。この診断が完了しない間(ステップ206のNO)、POST時間の計測が継続されることになる。
一方、運用管理部11は、ウォッチドッグ・タイマ12のタイムアウトが発生する前に(図3,ステップ304のNO)、CPU1からPOST完了の通知を受けると(ステップ305)、ウォッチドッグ・タイマ12をストップし(ステップ306)、CPU1にこの旨を通知する(ステップ307)。
CPU1は、この通知を受けると(図2,ステップ209)、ブートシーケンスの以降のステップを実行する。たとえば、起動ドライブのサーチ、起動ドライブからのマスターブートレコードのロード、起動ドライブにおける起動パーティションのサーチ、起動パーティションのブートセクターのロードなどを実行を通して、オペレーティングシステムのブートを行う(ステップ210)。
また、デバイスに障害がある場合、POST中、CPU1はデバイスからの応答待ちの状態が続く、この応答待ちの状態が継続することによって、ウォッチドッグ・タイマ12のタイムアウトが発生し(図3,2ステップ304のYES)、運用管理部11は、障害発生時の復旧処理として、CPU1に対して再起動の割り込みを掛ける(ステップ308)。これにより、ブートシーケンスが最初から実行される。
このように、この実施形態では、前回のPOST時間の計測値に所定のマージンを加えた時間を今回のブートシーケンスにおけるウォッチドッグ・タイマ12のタイムアウト時間として設定することで、メモリ容量や接続機器に変更が発生しない限り、ウォッチドッグ・タイマ12のタイムアウト時間を最適化することができ、ハードウェア障害時にシステムがリブートするまでに要する時間を短縮することができる。
また、メモリ容量や接続機器の構成に変更が発生した場合には、フラッシュROM3の前回のPOST実測時間をクリアして、構成変更用にあらかじめ用意された、マージンの大きいタイムアウト時間をウォッチドッグ・タイマ12に自動であるいは手動により設定し、このとき実測されたPOST時間をフラッシュROM3に記録し、次回から上述した手順でタイムアウト時間の最適化を行うように構成してもよい。
次に、本発明の第二の実施形態として、メインメモリの容量に応じたタイムアウト時間を、ウォッチドッグ・タイマ12に設定する方式を説明する。
図4は、この第二の実施形態にかかる情報処理装置の構成を示すブロック図である。
なお、同図において、図1と同じ部分には同一の符号を付し、これら同一部分についての説明は重複を避けるために省略する。
POST時間はメインメモリ6のチェックに要するに時間に大きく依存しており、メインメモリ6の容量が大きいほどPOST時間も長くなる。そこで、フラッシュROM3などの不揮発性記憶部に、たとえば、図5に示すように、メインメモリ6の容量とこれに対する最適なタイムアウト時間との関係を登録したテーブル24を記憶しておく。このテーブル24は、1Gのメモリ容量に対してタイムアウト時間を35秒とし、これよりメモリ容量が1G増えるごとに15秒ずつタイムアウト時間が長くなるようにした場合の例である。なお、メモリ容量が1Gと2Gとの間にある場合には、たとえば、いずれか近いほうの容量に対応するタイムアウト時間を採用するものとする。もちろん、これは一例に過ぎず、メモリ容量とタイムアウト時間との関係は、他の様々な条件を考慮して、最適に設定されることが望ましい。また、メモリ容量のテーブル上の区分けに関しても、より細分化してもよいことは言うまでもない。
CPU1は、ブートシーケンスに含まれる、タイムアウト時間を最適化する処理手順23にしたがって、POST中のメインメモリ6のチェックにおいて実測されたメインメモリ6の容量に対して最適なタイムアウト時間を上記テーブル24より取得し、これをウォッチドッグ・タイマ12のタイムアウト時間として運用管理部11に、ウォッチドッグ・タイマ12の起動要求とともに通知する。
以下に、このメインメモリ6の容量に応じたタイムアウト時間の設定を含むブートシーケンスの詳細な流れを図6を参照して説明する。
図6はCPU1の側の処理手順である。運用管理部11の側の処理手順は図3と同様である。
電源が投入されると、CPU1は、BIOSプログラムのブートシーケンスに従ってPOSTを起動するとともに、そのブートシーケンスに含まれる、ウォッチドッグ・タイマのタイムアウト時間の最適化を行う処理手順23に従って、メインメモリ6の容量をチェックする(図6,ステップ601)。続いて、CPU1は、メインメモリ6の容量に対応するタイムアウト時間をフラッシュROM3の上記テーブル24から読み込み(ステップ602)、この読み込んだタイムアウト時間を付加した、ウォッチドッグ・タイマ12の起動要求を、メモリ接続制御部4、I/O制御部8を通じて運用管理部11に通知する(ステップ603)。
一方、運用管理部11は、CPU1からのウォッチドッグ・タイマ12の起動要求を受けると、これに付加されているタイムアウト時間をウォッチドッグ・タイマ12に設定した後(図3,ステップ301)、ウォッチドッグ・タイマ12を起動させる(ステップ302)。運用管理部11はウォッチドッグ・タイマ12を起動後、CPU1にこの旨を通知する(ステップ303)。
CPU1は、運用管理部11からのウォッチドッグ・タイマ12の起動完了通知を受けると(図6,ステップ604)、POSTによる診断を開始する(ステップ605)。POSTによる診断では、たとえば、メインメモリなどのメモリチェック、各デバイスの初期化などが行われる。このメモリチェックおよび各デバイスの初期化が正常に完了したなら(ステップ606のYES)、CPU1は運用管理部11に対してPOST完了を通知する(ステップ607)。この診断が完了しない間(ステップ606のNO)、POST時間の計測が継続されることになる。
一方、運用管理部11は、ウォッチドッグ・タイマ12のタイムアウトが発生する前に(図3,ステップ304のNO)、CPU1からのPOST完了通知を受けると(ステップ305)、ウォッチドッグ・タイマ12をストップし(ステップ306)、CPU1にこれを通知する(ステップ307)。
CPU1は、この通知を受けると(図6,ステップ608)、ブートシーケンスの以降のステップを実行する。たとえば、起動ドライブのサーチ、起動ドライブからのマスターブートレコードのロード、起動ドライブにおける起動パーティションのサーチ、起動パーティションのブートセクターのロードなどを実行を通して、オペレーティングシステムのブートを行う(ステップ609)。
また、デバイスに障害がある場合、POST中、CPU1はデバイスからの初期化完了を待機した状態が続く、この状態が継続することによって、ウォッチドッグ・タイマ12のタイムアウトが発生し(ステップ304のYES)、運用管理部11は、障害発生時の復旧処理として、CPU1に対して再起動の割り込みを掛ける(ステップ308)。これにより、ブートシーケンスが最初から実行される。
このように、この実施形態では、POST時間がメインメモリ6の容量に大きく左右される点を鑑みて、メインメモリ6の容量に対して最適なタイムアウト時間をウォッチドッグ・タイマ12に設定することで、ハードウェア障害時にシステムがリブートするまでに要する時間を短縮することができる。
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
1…CPU、2…ROM、3…フラッシュROM、4…メモリ接続制御部、6…メインメモリ、8…I/O制御部、11…運用管理部、12…ウォッチドッグ・タイマ、13…タイムアウト時間を最適化する処理手順、14…前回のPOST時間の実測値、100…情報処理装置。
Claims (5)
- 電源の投入を契機に、システムの起動に先立ちハードウェアの機能テストを実行するテスト実行手段と、
前記機能テストのタイムアウトを監視して前記システムを再起動に導くタイムアウト監視手段と、
前記システムを起動させる回ごとに、前記ハードウェアの構成に係る実測値を取得し、この実測値に応じたタイムアウト時間を前記タイムアウト監視手段に設定するタイムアウト時間設定手段と
を具備することを特徴とする情報処理装置。 - 前記タイムアウト時間設定手段は、
前記テスト実行手段による前記機能テストに要した時間を測定し、この時間測定結果に所定のマージンを加えた時間を、次回のシステム起動時の前記タイムアウト監視手段のタイムアウト時間として設定する
ことを特徴とする請求項1に記載の情報処理装置。 - 前記ハードウェアがメインメモリを含むものであり、
前記タイムアウト時間設定手段は、
前記メインメモリの容量を確認し、このメインメモリの容量に応じたタイムアウト時間を前記タイムアウト監視手段に設定する
ことを特徴とする請求項1に記載の情報処理装置。 - 電源の投入を契機に、システムの起動に先立ちハードウェアの機能テストを実行するステップと、
前記システムを起動させる回ごとに、前記ハードウェアの構成に係る実測値を取得するステップと、
前記取得した実測値に応じたタイムアウト時間を設定するステップと、
前記設定されたタイムアウト時間に基づいて前記機能テストのタイムアウトを監視し、タイムアウトが発生したとき、前記システムを再起動させるステップと
を具備することを特徴とするシステム起動方法。 - 電源の投入を契機に、システムの起動に先立ちハードウェアの機能テストを実行するテスト実行手段と、
前記機能テストのタイムアウトを監視して前記システムを再起動に導くタイムアウト監視手段と、
前記システムを起動させる回ごとに、前記ハードウェアの構成に係る実測値を取得し、この実測値に応じたタイムアウト時間を前記タイムアウト監視手段に設定するタイムアウト時間設定手段として
コンピュータを機能させることを特徴とするシステム起動プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003400069A JP2005165415A (ja) | 2003-11-28 | 2003-11-28 | 情報処理装置、システム起動方法、およびシステム起動プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003400069A JP2005165415A (ja) | 2003-11-28 | 2003-11-28 | 情報処理装置、システム起動方法、およびシステム起動プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005165415A true JP2005165415A (ja) | 2005-06-23 |
Family
ID=34724434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003400069A Withdrawn JP2005165415A (ja) | 2003-11-28 | 2003-11-28 | 情報処理装置、システム起動方法、およびシステム起動プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005165415A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007233667A (ja) * | 2006-03-01 | 2007-09-13 | Hitachi Ltd | 障害検出方式 |
JP2008015749A (ja) * | 2006-07-05 | 2008-01-24 | Fuji Xerox Co Ltd | 起動制御方法及び起動制御回路 |
JP2008040698A (ja) * | 2006-08-04 | 2008-02-21 | Meidensha Corp | プログラマブルコントローラの異常監視方式 |
JP2008140072A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Tec Corp | 電子機器 |
WO2013137425A1 (ja) * | 2012-03-16 | 2013-09-19 | 株式会社デンソー | Ecuの異常を監視する回路 |
JP2015232856A (ja) * | 2014-06-11 | 2015-12-24 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置 |
JP2019117662A (ja) * | 2019-04-12 | 2019-07-18 | Necプラットフォームズ株式会社 | 情報処理装置、故障検出方法、及びそのためのプログラム |
US10990319B2 (en) * | 2018-06-18 | 2021-04-27 | Micron Technology, Inc. | Adaptive watchdog in a memory device |
-
2003
- 2003-11-28 JP JP2003400069A patent/JP2005165415A/ja not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007233667A (ja) * | 2006-03-01 | 2007-09-13 | Hitachi Ltd | 障害検出方式 |
JP4715552B2 (ja) * | 2006-03-01 | 2011-07-06 | 株式会社日立製作所 | 障害検出方式 |
JP2008015749A (ja) * | 2006-07-05 | 2008-01-24 | Fuji Xerox Co Ltd | 起動制御方法及び起動制御回路 |
JP4682937B2 (ja) * | 2006-07-05 | 2011-05-11 | 富士ゼロックス株式会社 | 起動制御回路 |
JP2008040698A (ja) * | 2006-08-04 | 2008-02-21 | Meidensha Corp | プログラマブルコントローラの異常監視方式 |
JP2008140072A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Tec Corp | 電子機器 |
CN104169885A (zh) * | 2012-03-16 | 2014-11-26 | 株式会社电装 | 监视ecu的异常的电路 |
JP2013196084A (ja) * | 2012-03-16 | 2013-09-30 | Denso Corp | Ecuの異常監視回路 |
WO2013137425A1 (ja) * | 2012-03-16 | 2013-09-19 | 株式会社デンソー | Ecuの異常を監視する回路 |
CN104169885B (zh) * | 2012-03-16 | 2016-11-09 | 株式会社电装 | Ecu的异常监视电路 |
US9779559B2 (en) | 2012-03-16 | 2017-10-03 | Denso Corporation | Circuit for monitoring abnormality of ECU |
JP2015232856A (ja) * | 2014-06-11 | 2015-12-24 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置 |
US10990319B2 (en) * | 2018-06-18 | 2021-04-27 | Micron Technology, Inc. | Adaptive watchdog in a memory device |
JP2021527890A (ja) * | 2018-06-18 | 2021-10-14 | マイクロン テクノロジー,インク. | メモリデバイスの適応型ウォッチドッグ |
US11537327B2 (en) | 2018-06-18 | 2022-12-27 | Micron Technology, Inc. | Adaptive watchdog in a memory device |
JP2019117662A (ja) * | 2019-04-12 | 2019-07-18 | Necプラットフォームズ株式会社 | 情報処理装置、故障検出方法、及びそのためのプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10031736B2 (en) | Automatic system software installation on boot | |
CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
TWI303383B (en) | Method and apparatus for remote modification of system configuration | |
US9367446B2 (en) | Computer system and data recovery method for a computer system having an embedded controller | |
TWI784526B (zh) | 預防於開機自我檢測常式中因錯誤的bios設定所造成停機的方法、系統及bios晶片 | |
CN105917306B (zh) | 用于配置系统固件配置数据的系统和方法 | |
US8595552B2 (en) | Reset method and monitoring apparatus | |
JP2002244874A (ja) | 情報処理装置およびファームウェア更新方法 | |
US20150095632A1 (en) | Computer booting system and method for computer system | |
TW201020779A (en) | System for auto-operating backup firmware and method thereof | |
US12001285B2 (en) | System booting method and apparatus, node device, and computer-readable storage medium | |
JP2010086364A (ja) | 情報処理装置、動作状態監視装置および方法 | |
CN111949320B (zh) | 提供系统数据的方法、系统及服务器 | |
JP2011258032A (ja) | 情報処理装置 | |
JP2002259130A (ja) | 情報処理システムおよびその起動制御方法 | |
WO2012119432A1 (zh) | 提高计算机系统稳定性的方法及计算机系统 | |
JP2005165415A (ja) | 情報処理装置、システム起動方法、およびシステム起動プログラム | |
TW200809489A (en) | BIOS damage detection and repair method and the motherboard | |
CN116775141A (zh) | 异常检测方法、装置、计算机设备及存储介质 | |
JP6599725B2 (ja) | 情報処理装置およびログ管理方法、並びにコンピュータ・プログラム | |
TWI779682B (zh) | 電腦系統、電腦伺服器及其啟動方法 | |
TWI808362B (zh) | 可自我監視及恢復作業系統運作的電腦系統及方法 | |
JP6264879B2 (ja) | 情報処理装置、監視プログラム及び監視方法 | |
TW201734779A (zh) | 通知開機階段的方法及伺服器系統 | |
JP2003256240A (ja) | 情報処理装置及びその障害回復方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |