JP2005160177A - インバータ装置 - Google Patents

インバータ装置 Download PDF

Info

Publication number
JP2005160177A
JP2005160177A JP2003393327A JP2003393327A JP2005160177A JP 2005160177 A JP2005160177 A JP 2005160177A JP 2003393327 A JP2003393327 A JP 2003393327A JP 2003393327 A JP2003393327 A JP 2003393327A JP 2005160177 A JP2005160177 A JP 2005160177A
Authority
JP
Japan
Prior art keywords
switching element
diode
switching elements
switching
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003393327A
Other languages
English (en)
Other versions
JP4153408B2 (ja
Inventor
Jun Fumiya
潤 文屋
Koichi Kinoshita
広一 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Home Appliance Co Ltd
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Home Appliance Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Home Appliance Co Ltd, Mitsubishi Electric Corp filed Critical Mitsubishi Electric Home Appliance Co Ltd
Priority to JP2003393327A priority Critical patent/JP4153408B2/ja
Publication of JP2005160177A publication Critical patent/JP2005160177A/ja
Application granted granted Critical
Publication of JP4153408B2 publication Critical patent/JP4153408B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】 インバータ装置におけるスイッチング素子を駆動する駆動装置の故障を防止することを目的とする。
【解決手段】 互いに直列に接続され、かつ、逆並列にそれぞれダイオードを接続した第1及び第2のスイッチング素子と、前記第1及び第2のスイッチング素子を交互にオンオフ駆動する駆動装置と、前記第1及び第2のスイッチング素子の中点に接続される負荷回路と、前記第2のスイッチング素子と並列に接続されるコンデンサとを備えたインバータ装置であって、前記第2のスイッチング素子と並列に、該第2のスイッチング素子側の前記ダイオードよりも順方向導通時間が速く、かつ順方向電圧が小さいダイオードと正特性のサーミスタからなる直列回路を接続したものである。
【選択図】 図1

Description

この発明は、ハーフブリッジ構成のインバータ装置に関するものである。
図3は従来のインバータ装置を示す図である。
図において、駆動装置1の電源電圧端子(Vcc)とブートストラップ端子(VB)間には、ブートストラップダイオード2が、ブートストラップ端子(VB)と中点端子(VS)間にはブートストラップコンデンサ3が設けられ、逆並列にダイオード4bが接続された第1のスイッチング素子4aの駆動電源を生成している。前記第1のスイッチング素子4aと直列接続され、逆並列にダイオード5bが接続された第2のスイッチング素子5aとの中点と、前記駆動装置1の中点端子(VS)との間に抵抗6が設けられ、前記駆動装置1の(HO)及び(LO)端子と前記第1、第2スイッチング素子4a、5aのゲート間には、夫々ゲート抵抗7a、7bが設けられている。また、前記第2のスイッチング素子5bと並列にコンデンサ11及び負荷回路10が接続され、前記第1、第2のスイッチング素子4a、5aの駆動により交流電流が供給される(例えば、非特許文献1参照)。
上記構成によるインバータ装置の動作について、前記図3及び図4の動作説明図を用いて説明する。
駆動装置1により、図4(a)、(b)に示すように前記第1のスイッチング素子4aと第2のスイッチング素子5aにオン/オフ駆動信号を出力し交互にスイッチング動作させる際、同時オン状態を回避する目的で、第1と第2のスイッチング素子4a、5aに同時にオフ信号を供給する期間(デッドタイム)を設ける。図3の回路構成においては、デッドタイム中に負荷回路10から前記第2のスイッチング素子5aの前記ダイオード5bを介して負荷電流が流れる。負荷電流がダイオード5bを流れると、第1、第2スイッチング素子4a、5aの中点の電位は、ダイオード5bの順方向電圧Vと、配線のインダクタンスLによる逆電圧L×di/dtの発生により−(V+L×di/dt)の電位となる。
しかしながら、前記ダイオード5bの順方向導通時間(順方向電圧Vとなってから導通するまでの時間)が遅い場合、該ダイオード5bが導通するまでの間はコンデンサ11に負荷電流が流れ、この間は図4の15に示すように、第1、第2スイッチング素子4a、5aの中点の電位が大きな負電位(アンダーシュート)となる。そして、前記駆動装置1の電圧VBS(=VB−VS)に対し、前記大きな負電位(アンダーシュート)が−VBS以下となると、駆動装置1の接地端子(GND)とブートストラップ端子(VB)間に存在する図3の点線にて示す寄生ダイオードに順方向バイアスが印加され、駆動装置1が故障してしまう。
したがって、第1、第2のスイッチング素子4a、5aの中点と駆動装置1の中点端子(VS)との間に抵抗6を設けると、等価的にゲート抵抗7aの値を大きくすることとなり、di/dtが小さくなることから前記アンダーシュートは抑制され(L×di/dtによる振動が小さくなる)、また、前記中点端子(VS)へ流れ込む電流が制限されるため駆動装置1の故障を防止することが可能となる。
Chris Chey、John Parry著「制御ICによって駆動されるパワー段の過渡時の注意点」International Rectifier社DESIGN TIPS(DT97-3J)
しかしながら、前記第1、第2のスイッチング素子4a、5aの中点と駆動装置1の中点端子(VS)との間に抵抗6を設けると、前記第2のスイッチング素子5aがオンした時に、ブートストラップダイオード2を介してブートストラップコンデンサ3を充電する経路に抵抗6が挿入されることになるため、該ブートストラップコンデンサ3の充電時間が長くなり、前記第1のスイッチング素子4aの駆動電源となる前記ブートストラップコンデンサ3の両端電圧が低下することになる。また、抵抗6はゲート抵抗7aと直列に挿入されることと等価となり、第1のスイッチング素子4aのスイッチング特性に影響を及ぼすという問題点があった。
この発明は上記のような問題点に鑑みてなされたもので、第1のスイッチング素子の駆動電源となるブートストラップコンデンサ3の両端電圧を低下させることなく、また、第1のスイッチング素子4aのスイッチング特性に影響を及ぼすことなく駆動装置1の故障を防止することのできるインバータ装置を得ることを目的とする。
この発明は、互いに直列に接続され、かつ、逆並列にそれぞれダイオードを接続した第1及び第2のスイッチング素子と、前記第1及び第2のスイッチング素子を交互にオンオフ駆動する駆動装置と、前記第1及び第2のスイッチング素子の中点に接続される負荷回路と、前記第2のスイッチング素子と並列に接続されるコンデンサとを備えたインバータ装置であって、前記第2のスイッチング素子と並列に、該第2のスイッチング素子側の前記ダイオードよりも順方向導通時間が速く、かつ順方向電圧が小さいダイオードと正特性のサーミスタからなる直列回路を接続したことを特徴とするものである。
この発明のインバータ装置は、互いに直列に接続され、かつ、逆並列にそれぞれダイオードを接続した第1及び第2のスイッチング素子と、前記第1及び第2のスイッチング素子を交互にオンオフ駆動する駆動装置と、前記第1及び第2のスイッチング素子の中点に接続される負荷回路と、前記第2のスイッチング素子と並列に接続されるコンデンサとを備えたインバータ装置であって、前記第2のスイッチング素子と並列に、該第2のスイッチング素子側の前記ダイオードよりも順方向導通時間が速く、かつ順方向電圧が小さいダイオードと正特性のサーミスタからなる直列回路を接続したので、駆動装置の中点端子(VS)に大きな負電位(アンダーシュート)が印加される前に、該アンダーシュートを回避することが可能となり、第1のスイッチング素子の駆動電源となるブートストラップコンデンサの両端電圧を低下させることなく、また第1のスイッチング素子のスイッチング特性に影響を及ぼさずに駆動装置の故障を防止することができる。
実施の形態1.
図1はこの発明の実施の形態1におけるインバータ装置の回路構成図を示すものである。尚、図1において、上記従来技術の図3と同一または相当部分には同一符号を付し説明を省略する。
前記図1の回路構成において、上記従来技術の図3と異なる点は、前記第1、第2のスイッチング素子4a、5aの中点と、前記駆動装置1の中点端子(VS)との間に設けられた抵抗6をなくし、前記第2のスイッチング素子5aと並列に、該第2のスイッチング素子5aに逆並列に接続されたダイオード5bの順方向導通時間よりも速く、かつ順方向電圧の小さいダイオード8と、発熱による温度上昇により抵抗値が増加する例えば正特性をもつサーミスタの抵抗9との直列回路を設けた点である。
上記のように構成された本実施の形態のインバータ装置の動作について説明する。
前記第2のスイッチング素子5aが前記駆動装置1によりオンした時、前記ブートストラップダイオード2を介してブートストラップコンデンサ3が充電され、前記第1のスイッチング素子4aの駆動電源を生成する。これにより前記第1のスイッチング素子4aが駆動可能となり、第1、第2のスイッチング素子4a、5aは交互に駆動を始める。尚、第2のスイッチング素子5aに並列に設けられた前記コンデンサ11は、該第2のスイッチング素子5aがオフした時のスイッチング損失やノイズを低減するためのスナバコンデンサとして動作する。
前記第1のスイッチング素子4aがオフしてから前記第2のスイッチング素子5aがオンするまでの期間(デッドタイム)において、前記負荷回路10からの負荷電流は、最初瞬間的に前記コンデンサ11に流れるが、直ぐに第2のスイッチング素子5aに逆並列に接続されたダイオード5bより順方向導通時間が速く、かつ順方向電圧の小さい前記ダイオード8と抵抗9との直列回路に流れる。この負荷電流が流れることで前記抵抗9が自己発熱し、この発熱による温度上昇により抵抗値が増加し抵抗9の両端電圧が上昇する。そして、前記ダイオード8の順方向電圧と抵抗9の両端電圧の合計、すなわち、ダイオード8と抵抗9との直列回路の両端電圧が、前記第2のスイッチング素子5aに逆並列に接続されたダイオード5bの順方向電圧以上になると、ダイオード8と抵抗9の直列回路に負荷電流は流れなくなる。そして、負荷電流は、この時点で順方向導通を開始している前記第2のスイッチング素子側の前記ダイオード5bに流れるようになる。
このように、負荷電流を第2のスイッチング素子5aに逆並列に接続されたダイオード5bより順方向導通時間が速く、かつ順方向電圧の小さいダイオード8と抵抗9の直列回路に流し、次いで第2のスイッチング素子5aの前記ダイオード5bに流すようにした相乗作用により、従来のようなダイオード5bが導通するまでの間コンデンサ11に負荷電流が流れ、第1、第2のスイッチング素子4a、5aの中点の電位が、図4の15に示す大きな負電位(アンダーシュート)(前述の−VBS以下の電位)となることはない。
以上のように、第2のスイッチング素子5aに逆並列に接続されたダイオード5bよりも順方向導通時間が速く、かつ順方向電圧の小さいダイオード8と正特性サーミスタの抵抗9の直列回路を前記第2のスイッチング素子5aと並列に接続するようにしたので、従来のようなダイオード5bの順方向導通時間が遅い場合、ダイオード5bが導通するまでの間コンデンサ11に負荷電流が流れ、第1、第2スイッチング素子4a、5aの中点の電位が、図4の15に示すような大きな負電位(アンダーシュート)になることがなくなり、したがって、第1のスイッチング素子4aの駆動電源となるブートストラップコンデンサ3の両端電圧を低下させることなく、また、第1のスイッチング素子4aのスイッチング特性に影響を及ぼさずに駆動装置1の故障を防止することができる。
また、抵抗9により前記ダイオード8に負荷電流が流れ続けることがないため、定格が小さく安価なダイオードの使用で確実に駆動装置1の故障防止を実現することができる。
実施の形態2.
上記実施の形態1では、第2のスイッチング素子に並列に、該第2のスイッチング素子に逆並列に接続されたダイオードよりも順方向導通時間が速く、かつ順方向電圧の小さいダイオードと正特性サーミスタの抵抗との直列回路を接続するようにしたものであるが、本実施の形態では、前記第2のスイッチング素子に並列に、該第2のスイッチング素子に逆並列に接続されたダイオードよりも順方向導通時間が速く、かつ順方向電圧の小さいダイオードとコンデンサとの直列回路を接続するようにしたものである。
図2に本実施の形態におけるインバータ装置の回路構成図を示す。尚、図2において、上記実施の形態1の図1と同一または相当部分には同一符号を付し説明を省略する。
図2において、第2のスイッチング素子5aと並列に、該第2のスイッチング素子5aに逆並列に接続されたダイオードよりも順方向導通時間が速く、かつ順方向電圧の小さいダイオード8と第2のコンデンサ12の直列回路が設けられている。
上記のように構成された本実施の形態のインバータ装置の動作について説明する。
前記第2のスイッチング素子5aが前記駆動装置1によりオンした時、前記ブートストラップダイオード2を介してブートストラップコンデンサ3が充電され、前記第1のスイッチング素子4aの駆動電源を生成する。これにより前記第1のスイッチング素子4aが駆動可能となり、第1、第2のスイッチング素子4a、5aは交互に駆動を始める。尚、第2のスイッチング素子5aに並列に設けられた第1のコンデンサ11は、該第2のスイッチング素子5aがオフした時のスイッチング損失やノイズを低減するためのスナバコンデンサとして動作する。
前記第1のスイッチング素子4aがオフしてから前記第2のスイッチング素子5aがオンするまでの期間(デットタイム)において、前記負荷回路10からの負荷電流は、まず最初瞬間的に前記第1のコンデンサ11に流れるが、直ぐに第2のスイッチング素子5aに逆並列に接続されたダイオード5bより順方向導通時間が速く、かつ順方向電圧の小さい前記ダイオード8と第2のコンデンサ12との直列回路に流れる。この負荷電流が流れることで前記第2のコンデンサ12は充電され、前記ダイオード8の順方向電圧と前記第2のコンデンサ12の両端電圧の合計、すなわち、ダイオード8と第2のコンデンサ12との直列回路の両端電圧が、前記第2のスイッチング素子5aに逆並列に接続されたダイオード5bの順方向電圧以上になると、ダイオード8と第2のコンデンサ12の直列回路に負荷電流は流れなくなる。そして、負荷電流は、この時点で順方向導通を開始している前記ダイオード5bに流れるようになる。
このように、負荷電流を第2のスイッチング素子5aに逆並列に接続されたダイオード5bより順方向導通時間が速く、かつ順方向電圧の小さいダイオード8と第2のコンデンサ12の直列回路に流し、次いで第2のスイッチング素子5aの前記ダイオード5bに流すようにした相乗作用により、上記実施の形態1同様に前記第1、第2のスイッチング素子4a、5aの中点の電位が、図4の15に示す大きな負電位(アンダーシュート)(前述の−VBS以下の電位)となることはない。
以上のように、第2のスイッチング素子5aに逆並列に接続されたダイオード5bよりも順方向導通時間が速く、かつ順方向電圧の小さいダイオード8と第2のコンデンサ12の直列回路を前記第2のスイッチング素子5aと並列に接続するようにしたので、上記実施の形態1同様、第1、第2スイッチング素子4a、5aの中点の電位が、図4の15に示すような大きな負電位(アンダーシュート)になることがなくなり、実施の形態1同様に第1のスイッチング素子4aの駆動電源となるブートストラップコンデンサ3の両端電圧を低下させることなく、また、第1のスイッチング素子4aのスイッチング特性に影響を及ぼさずに駆動装置1の故障を防止することができる。
また、第2のスイッチング素子5aに並列に接続するダイオードとの直列回路にコンデンサを用いたので、上記実施の形態1の直列回路で用いた抵抗による発熱をなくすことができ、信頼性の高いインバータ装置が得られる。
本発明は、例えばハーフブリッジ構成のインバータ装置を高耐圧駆動IC(HVIC)にて動作させる場合などに活用できるものである。
この発明の実施の形態1におけるインバータ装置の回路構成図である。 この発明の実施の形態2におけるインバータ装置の回路構成図である。 従来のインバータ装置の回路構成図である。 図3のスイッチング素子の駆動信号及び中点端子(VS)電位の波形である。
符号の説明
1 駆動装置、 2 ブートストラップダイオード、 3 ブートストラップコンデンサ、 4a 第1のスイッチング素子、 4b 第1のスイッチング素子に逆並列に接続されたダイオード、 5a 第2のスイッチング素子、 5b 第2のスイッチング素子に逆並列に接続されたダイオード、 7a 第1のスイッチング素子のゲート抵抗、 7b 第2のスイッチング素子のゲート抵抗、 8 ダイオード、 9 抵抗、 10 負荷回路、 11 コンデンサ、 12 コンデンサ。

Claims (2)

  1. 互いに直列に接続され、かつ、逆並列にそれぞれダイオードを接続した第1及び第2のスイッチング素子と、前記第1及び第2のスイッチング素子を交互にオンオフ駆動する駆動装置と、前記第1及び第2のスイッチング素子の中点に接続される負荷回路と、前記第2のスイッチング素子と並列に接続されるコンデンサとを備えたインバータ装置であって、
    前記第2のスイッチング素子と並列に、該第2のスイッチング素子側の前記ダイオードよりも順方向導通時間が速く、かつ順方向電圧が小さいダイオードと正特性のサーミスタからなる直列回路を接続したことを特徴とするインバータ装置。
  2. 互いに直列に接続され、かつ、逆並列にそれぞれダイオードを接続した第1及び第2のスイッチング素子と、前記第1及び第2のスイッチング素子を交互にオンオフ駆動する駆動装置と、前記第1及び第2のスイッチング素子の中点に接続される負荷回路と、前記第2のスイッチング素子と並列に接続される第1のコンデンサとを備えたインバータ装置であって、
    前記第2のスイッチング素子と並列に、該第2のスイッチング素子側の前記ダイオードよりも順方向導通時間が速く、かつ順方向電圧が小さいダイオードと第2のコンデンサからなる直列回路を接続したことを特徴とするインバータ装置。
JP2003393327A 2003-11-25 2003-11-25 インバータ装置 Expired - Fee Related JP4153408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003393327A JP4153408B2 (ja) 2003-11-25 2003-11-25 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003393327A JP4153408B2 (ja) 2003-11-25 2003-11-25 インバータ装置

Publications (2)

Publication Number Publication Date
JP2005160177A true JP2005160177A (ja) 2005-06-16
JP4153408B2 JP4153408B2 (ja) 2008-09-24

Family

ID=34719720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003393327A Expired - Fee Related JP4153408B2 (ja) 2003-11-25 2003-11-25 インバータ装置

Country Status (1)

Country Link
JP (1) JP4153408B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010178579A (ja) * 2009-02-02 2010-08-12 Mitsubishi Electric Corp 半導体装置
DE102010008617A1 (de) 2009-05-08 2010-12-09 Mitsubishi Electric Corp. Halbleitervorrichtung zum Treiben eines als Brücke geschalteten Leistungstransistors
CN103308848A (zh) * 2013-05-24 2013-09-18 上海奔赛电子科技发展有限公司 高压集成电路vs瞬态负压耐受能力测试装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869889A (ja) * 1994-08-30 1996-03-12 Hitachi Lighting Ltd 放電灯点灯装置
JPH11285266A (ja) * 1998-03-30 1999-10-15 Toshiba Tec Corp 電源装置
JP2000116120A (ja) * 1998-10-07 2000-04-21 Fuji Electric Co Ltd 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869889A (ja) * 1994-08-30 1996-03-12 Hitachi Lighting Ltd 放電灯点灯装置
JPH11285266A (ja) * 1998-03-30 1999-10-15 Toshiba Tec Corp 電源装置
JP2000116120A (ja) * 1998-10-07 2000-04-21 Fuji Electric Co Ltd 電力変換装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010178579A (ja) * 2009-02-02 2010-08-12 Mitsubishi Electric Corp 半導体装置
DE102010008617A1 (de) 2009-05-08 2010-12-09 Mitsubishi Electric Corp. Halbleitervorrichtung zum Treiben eines als Brücke geschalteten Leistungstransistors
US8264057B2 (en) 2009-05-08 2012-09-11 Mitsubishi Electric Corporation Semiconductor device driving bridge-connected power transistor
DE102010008617B4 (de) 2009-05-08 2019-03-28 Mitsubishi Electric Corp. Halbleitervorrichtungen zum Treiben eines als Brücke geschalteten Leistungstransistors
CN103308848A (zh) * 2013-05-24 2013-09-18 上海奔赛电子科技发展有限公司 高压集成电路vs瞬态负压耐受能力测试装置及方法

Also Published As

Publication number Publication date
JP4153408B2 (ja) 2008-09-24

Similar Documents

Publication Publication Date Title
JP6170119B2 (ja) 電源スイッチを駆動するためのシステムおよび方法
KR101863014B1 (ko) 자기 소호형 반도체 소자의 단락 보호 회로
JP6617571B2 (ja) 半導体スイッチング素子のゲート駆動回路
US8766711B2 (en) Switching circuit with controlled driver circuit
JP4313658B2 (ja) インバータ回路
US6738270B2 (en) Parallel power source system
JP2007104805A (ja) 電圧駆動型半導体素子のゲート駆動回路。
JP2010088283A (ja) スナバ回路
JP2018133892A (ja) パワー半導体のゲート駆動装置およびゲート駆動方法
JP4675910B2 (ja) インバータ装置
JP2007267560A (ja) 貫通電流制御装置を備えたインバータ
JP4153408B2 (ja) インバータ装置
JP2008043003A (ja) 電圧駆動型半導体素子のゲート駆動装置
US6208541B1 (en) PWM inverter apparatus
JP6758486B2 (ja) 半導体素子の駆動装置および電力変換装置
JP5810973B2 (ja) スイッチング素子の駆動回路
JP2005328668A (ja) 自己消弧形半導体素子の駆動回路
JP2005217774A (ja) スイッチング回路
JP2006187101A (ja) 電圧駆動素子の駆動方法
JP2001309670A (ja) インバータ装置の駆動回路
JP6939087B2 (ja) 集積回路装置
JP2010178579A (ja) 半導体装置
JP7501760B1 (ja) 電源システム
JP3694292B2 (ja) 同期整流型dc−dcコンバータ
JP2019088078A (ja) ドライバ回路および電力変換装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4153408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees