JP2005157285A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2005157285A
JP2005157285A JP2004220282A JP2004220282A JP2005157285A JP 2005157285 A JP2005157285 A JP 2005157285A JP 2004220282 A JP2004220282 A JP 2004220282A JP 2004220282 A JP2004220282 A JP 2004220282A JP 2005157285 A JP2005157285 A JP 2005157285A
Authority
JP
Japan
Prior art keywords
gradation
liquid crystal
pixel
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004220282A
Other languages
English (en)
Inventor
Yuji Uchiyama
裕治 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2004220282A priority Critical patent/JP2005157285A/ja
Publication of JP2005157285A publication Critical patent/JP2005157285A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 液晶の配向むら、膜厚むら等により生じる非線形な光強度分布の不均一性を補間する。
【解決手段】 表示画面の画素数X及び画素数Yを各々等間隔で分割した各画素分割点の位置情報を記憶する分割点情報記憶手段と、液晶表示装置の最大階調数を等間隔で分割した各階調分割点毎に設定された階調補正値を記憶する階調補正値記憶手段と、階調補正値記憶手段に記憶される階調補正値に基づいて、入力された画像信号の各画素分割点毎の階調レベル補間信号を生成する階調レベル判断手段と、画像信号の画素位置と画素分割点の位置とのx軸方向の距離を求め、求められた距離に基づいて階調レベル補間信号から水平方向補間信号を生成する水平方向補間手段と、画像信号の画素位置と画素分割点の位置とのy軸方向の距離を求め、求められた距離に基づいて水平方向補間信号から液晶表示装置に表示させる画像信号を生成する垂直方向補間手段とを備える。
【選択図】 図1

Description

本発明は、投射型ディスプレイやビューファインダ、ヘッドマウントディスプレイ等に用いられる液晶表示装置に関し、特に液晶の配向むら、膜厚むら等により生じる非線形な光強度分布の不均一性を補間した高画質の液晶表示装置に関する。
一般的に、液晶表示装置では、表示画素上の液晶の配向むらや膜厚むらが原因となり、表示画像面上の光強度分布の不均一性を生じるという問題がある。
従来の液晶表示装置では、例えば図16に示すようにガンマ補正手段301、重量シェーディング補正手段302、変調シェーディング補正手段303を設けて不均一性を補正していた。
図7及び図8に示す表示画面20を用いて、従来の液晶表示装置の補正について説明する。
図7は液晶表示装置100の表示画面20を示している。表示画面20は、水平方向の一辺が等間隔に(M−1)分割、垂直方向の他辺が等間隔に(N−1)分割されている。たとえば、図7に示す例では水平方向、垂直方向ともに10分割されている。このとき、分割の対象とされた各点を画素分割点P(m,n)とする。
例えば、図7に示すように水平及び垂直方向にそれぞれ10分割した場合には画素分割点P(1,1)から画素分割点P(11,11)まで121の画素分割点ができる。また、このときのmは1≦m≦(M−1)、nは1≦n≦(N−1)の条件で定められている。
図8は図7の一部拡大図20aである。図8では、表示画面20上の一画素を画面上のx座標、y座標を用いた画素G(x,y)とし、この画素G(x,y)を囲む4つの画素分割点をP(m,n)、P(m+1,n)、P(m,n+1)、P(m+1,n+1)としている。この4つの画素分割点P(m,n)、P(m+1,n)、P(m,n+1)、P(m+1,n+1)は、画素G(x,y)の他にも例えば画素G(x−1,y)や画素G(x+1,y+1)等の複数の画素を囲んでいる。また、画素G(x,y)は表示画面20が水平方向にX画素、垂直方向にY画素の場合には1≦x≦X、1≦y≦Yとして定められる。
<ガンマ補正処理>
従来の一例として図16に示す一連の補正方法として先ず始めに、ガンマ補正手段301に表示画像における表示画素の位置を表す画素(x,y)に対応した画像信号S(x,y)が入力される。一般的に液晶表示装置では、画像信号に対して液晶で生じる印加電圧に対して非線形な光変調率(VT特性)により誤差が発生する問題がある。図16には図示されていないが、ガンマ補正手段301には、このVT特性で発生した光変調率の誤差に対して階調補正処理を行うための階調補正値が予め記憶されている。この階調補正値を利用して、非線形な光変調率に関する誤差を補正するガンマ補正処理が行われる。また、ガンマ補正処理後の信号は出力信号SG(x,y)となり、次の重量シェーディング補正手段302に供給される。
<重量シェーディング補正処理>
重量シェーディング補正手段302では、液晶配向膜の配向むら、液晶の膜厚むらなどの原因によって生じる各表示画素の液晶の閾値電圧の差異を補正する重量シェーディング補正処理が行われる。
重量シェーディング補正手段302には図示しないメモリに、予め各画素分割点に対して閾値電圧の差異の補正値として、STC_P(m,n)、STC_P(m+1,n)、STC_P(m,n+1)、STC_P(m+1,n+1)が保持されている。この補正値を用いて式1及び式2が並列的に演算された後、式3に続いて式4を実行させることで、重量シェーディング補正処理を行い、出力信号SS(x,y)が求められる。信号SS(x,y)は変調シェーディング補正手段303に入力供給される。
(数1)
STC1(x,y)=STC_P(m,n)+{STC_P(m+1,n)−STC_P(m,n)}*(x−m)/{x/(m−1)}・・・(1)
STC1(x,y+1)=STC_P(m,n+1)+{STC_P(m+1,n+1)−STC_P(m,n+1)}*(x−m)/{(x/(m−1)}・・・(2)
STC2(x,y)=STC1(x,y)+{STC1(x,y+1)−STC1(x,y)}*(y−n)/{y/(n−1)}・・・(3)
SS(x,y)=STC2(x,y)+SG(x,y)・・・(4)
<変調シェーディング補正処理>
変調シェーディング補正手段303では、液晶配向膜の配向むら、液晶の膜厚むらなどの原因によって生じる各表示画素の液晶の光変調動作の差異を補正する変調シェーディング補正処理が行われる。
変調シェーディング補正手段303においても各画素分割点に対して光変調動作の差異の補正値として予め、図示しないメモリにDYN_P(m,n)、DYN_P(m+1,n)、DYN_P(m,n+1)、DYN_P(m+1,n+1)が保持されている。
変調シェーディング補正手段303ではこの記憶される補正値を用いて式5及び式6が並列的に演算され、求められた値により式7に続いて重量シェーディング補正手段302において出力された信号SS(x,y)を利用して式8を実行して変調シェーディング処理が行われ、出力信号SD(x,y)が算出される。
(数2)
DYN1(x,y)=DYN_P(m,n)+{DYN_P(m+1,n)−DYN_P(m,n)}*(x−m)/{x/(m−1)}・・・(5)
DYN1(x,y+1)=DYN_P(m,n+1)+{DYN_P(m+1,n+1)−DYN_P(m,n+1)}*(x−m)/{x/(m−1)}・・・(6)
DYN2(x,y)=DYN1(x,y)+{DYN1(x,y+1)−DYN1(x,y)}*(y−n)/{y/(n−1)}・・・(7)
SD(x,y)=DYN2(x,y)*SS(x,y)・・・(8)
変調シェーディング補正手段303の出力信号SD(x,y)は表示画像信号A(x,y)として変換され、省略する液晶駆動用信号レベルに変換するレベル変換処理を行った後に、表示画像信号V(x,y)として表示素子に入力され、画像表示される。
また、これらの処理において、一般的にメモリのアドレスに入力、データを出力としたLUT(Look Up Table)が用いられている。
特開平7−325308 特開2000−206544
上述したように、図16に示す従来の液晶表示装置ではガンマ補正手段301において、VT特性で発生した誤差に対して予め記憶する階調補正値を利用して補正処理を行っている。
しかし、従来の階調補正値には初期配向させる配向膜の配向むら、液晶に入射する光と液晶の膜厚むらで生じる干渉縞について補正するに際して、各画素の位置情報は考慮されていないために液晶の配向むら、膜厚むらに対する補正は不十分であった。
特許文献1にはスペーサの脱離制御により、画質を向上させる技術が記載され、特許文献2には封止剤中の汚染物質に起因する液晶の汚染を制御することで画質を向上させる技術が記載されているが、表示画面に基づいて画像信号を補正する技術は考慮されていない。
そこで本発明は上記事情に鑑み、従来と比較して前記不均一性を補正した高画質の液晶表示装置の提供を目的としている。
上記の目的を達成するために請求項1の発明は、一辺の画素数をX、他辺の画素数をYとしてマトリクス状に表示画素を配列する第1の基板と、第1の基板に平行する第2の基板と、前記第1の基板及び前記第2の基盤との間に封入した液晶とを備え、前記第1の基板と前記第2の基盤との間に電圧を印加することで画像表示を行う液晶表示装置において、前記画素数Xを等間隔で(M−1)分割(1≦M≦X)するとともに、前記画素数Yを等間隔で(N−1)分割(1≦N≦Y)して成る各画素分割点の位置情報をそれぞれ記憶する分割点情報記憶手段と、前記画素分割点毎に、前記液晶表示装置のもつ最大階調数を等間隔で分割した各階調分割点毎に特別に入力されたテスト信号に基づいて予め設定された階調補正値を記憶する階調補正値記憶手段と、画像信号が入力された場合、前記階調補正値記憶手段に記憶される階調補正値に基づいて、入力された前記画像信号の各画素分割点毎の階調レベル補間信号を生成する階調レベル判断手段と、前記入力された画像信号の画素位置と画素分割点の位置とのx軸方向の距離を求め、求められたx軸方向の距離に基づいて前記階調レベル補間信号から水平方向補間信号を生成する水平方向補間手段と、前記入力された画像信号の画素位置と画素分割点の位置とのy軸方向の距離を求め、求められたy軸方向の距離に基づいて前記水平方向補間信号から前記液晶表示装置に表示させる画像信号を生成する垂直方向補間手段とを備えることを特徴とを備えることを特徴としている。
上記構成による本発明によれば、階調補正の補正値として、各液晶表示装置の配向むら、膜厚むらの特徴に応じ各画素の位置情報を考慮した補正値を予め記憶している。そのため、従来の補正では十分に解決できなかった液晶の配向むら、膜厚むら等により生じる光強度分布が非線形な問題を解決することができる。
また、請求項2の発明は、一辺の画素数をX、他辺の画素数をYとしてマトリクス状に表示画素を配列する第1の基板と、第1の基板に平行する第2の基板と、前記第1の基板及び前記第2の基盤との間に封入した液晶とを備え、前記第1の基板と前記第2の基盤との間に電圧を印加することで画像表示を行う液晶表示装置において、前記画素数Xを等間隔で(M−1)分割(1≦M≦X)するとともに、前記画素数Yを等間隔で(N−1)分割(1≦N≦Y)して成る各画素分割点の位置情報をそれぞれ記憶する分割点情報記憶手段と、前記画素分割点毎に、前記液晶表示装置のもつ最大階調数を不等間隔で分割した各階調分割点毎に特別に入力されたテスト信号に基づいて予め設定された階調補正値を記憶する階調補正値記憶手段と、画像信号が入力された場合、前記階調補正値記憶手段に記憶される階調補正値に基づいて、入力された前記画像信号の各画素分割点毎の階調レベル補間信号を生成する階調レベル判断手段と、前記入力された画像信号の画素位置と画素分割点の位置とのx軸方向の距離を求め、求められたx軸方向の距離に基づいて前記階調レベル補間信号から水平方向補間信号を生成する水平方向補間手段と、前記入力された画像信号の画素位置と画素分割点の位置とのy軸方向の距離を求め、求められたy軸方向の距離に基づいて前記水平方向補間信号から前記液晶表示装置に表示させる画像信号を生成する垂直方向補間手段とを備えることを特徴としている。
上記構成による本発明によれば、階調補正の補正値として、各液晶表示装置の配向むら、膜厚むらの特徴に応じ各画素の位置情報を考慮した補正値を予め記憶している。そのため、従来の補正では十分に解決できなかった液晶の配向むら、膜厚むら等により生じる光強度分布が非線形な問題を解決することができる。また、光強度の特性に基づいて不等階調で階調分割点を定めた補正により、光強度分布の不均一性を改善することができる。
さらに、請求項3記載の発明は、請求項1又は2に記載された液晶表示装置において、シェーディング補正を行なった前記画像信号に対して階調補正する階調補正手段を備えることを特徴としている。
上記構成による本発明によれば、階調補正とシェーディング補正を別々の処理とすることで、階調分割点を減らすことができるとともに、容易に光強度分布の不均一性を補正することが可能になる。
また、請求項4の発明は、請求項1乃至3に記載されたいずれか1の液晶表示装置において、前記階調レベル判断手段では、隣り合う2つの階調分割点を利用した直線補間をすることを特徴としている。
本発明によれば、階調補正の補正値として、各液晶表示装置の配向むら、膜厚むらの特徴に応じた補正値を、各画素の位置情報を考慮して予め記憶し、使用して補間処理を行っているため、液晶の配向むら、膜厚むら等により生じる非線形な光強度分布の不均一性を補間することができる。
また、表示画面を分割し、最大階調数を分割して階調分割点を設けて補正値を記憶していることにより、システムを簡素化して高画質の液晶表示装置を提供することが可能になる。
図1は本発明に係る液晶表示装置100の補正処理を表すブロック図である。図1に示される補正処理を説明する前に、図2に示す一般的な液晶表示装置100の構成例について説明する。
図2に示す液晶表示装置100では、液晶マトリクス上に水平方向にX個、垂直方向にY個配置される画素部103が列信号電極駆動回路101と行走査電極駆動回路102に接続されている。画素部103はトランジスタ104、補助容量105、画素電極106、液晶108、共通電極107により構成される。ここでは、1列1行目のトランジスタ104はTr(1,1)、補助容量105はCs(1,1)と表す。
列信号電極駆動回路101は図3に示すように、複数のフリップフロップ201からなるシフトレジスタ202と複数のアナログスイッチ203により構成される。
画像表示の際に列信号電極駆動回路101には表示画像信号に同期した列方向同期信号(以下、水平同期信号と称す)HSTとクロックHCK及び、表示画像信号V(x,y)が入力される。
入力された水平同期信号HSTとクロックHCKはシフトレジスタ202に入力される。フリップフロップFF11はクロックHCKに同期して水平同期信号HSTをラッチ出力する。さらに、フリップフロップFF12は同様にクロックHCKに同期してフリップフロップFF11の出力をラッチ出力する。
フリップフロップ201の出力はアナログスイッチ203の開閉を制御する。アナログスイッチ203は、データ線Dに接続され、表示画像信号V(x,y)をデータ線Dに出力する。例えば、フリップフロップFF11の出力はアナログスイッチ203を作動し、データ線D1に出力する。同様にフリップフロップFF12の出力に応じてデータ線D2に表示画像信号をスイッチする。データ線D1からデータ線DXは、各画素部103のトランジスタ104のソースに接続されている。
また、行走査電極駆動回路102は図4に示すように、複数のフリップフロップ205からなるシフトレジスタ206により構成される。
この行走査電極駆動回路102には表示画像信号に同期した行方向同期信号(以下、垂直同期信号と称す)VSTとラインクロックVCKが入力される。入力された垂直同期信号VSTとラインクロックVCKはシフトレジスタ206に入力される。フリップフロップFF21はラインクロックVCKに同期して垂直同期信号VSTをラッチ出力する。さらに、フリップフロップFF22は同様にVCKに同期してフリップフロップFF21の出力をラッチ出力する。
フリップフロップ205の出力はトランジスタ104のゲートに接続されるゲート線Gに入力される。例えば、フリップフロップFF21の出力はゲート線G1、フリップフロップFF22の出力はゲート線G2となり、これらゲート線G1からゲート線GYは、各画素部のトランジスタ104のゲートに接続されている。
以上の構成を以って、各画素部のトランジスタ104は表示画像信号V(x,y)に同期してトランジスタ104をオンするため、補助容量105は表示画像信号と共通電極COMとの電位差を蓄積すると共に、画素電極106に表示画像信号と共通電極CCとの電位差を液晶108に印加する。液晶108は前記電位差で生じる電界強度に応じて電界複屈折を生じ、図示しない偏光光学系を以って表示画面20上で光強度による画像表示を行っている。
[第1の実施例]
以下、図面を参照して本発明の第1の実施例について説明する。
図1のブロック図に示されるように本発明の補間演算の一連の処理を行うために、本発明に係る液晶表示装置100は、階調レベル判断手段10、水平方向補間手段11、垂直方向補間手段12、分割点情報記憶手段13、階調補正値記憶手段14を備えている。
階調レベル判断手段10、水平方向補間手段11、垂直方向補間手段12は入力された画像信号に対して補間演算の一連の処理としてそれぞれ階調レベル判断処理、水平方向補間処理、垂直方向補間処理を行う手段である。
分割点情報記憶手段13には、表示画面20上の画素数Xである一辺(水平方向)を等間隔に(M−1)分割(1≦M≦X)し、前記表示画面上の画素数Yである他辺(垂直方向)を等間隔に(N−1)分割(1≦N≦Y)したときの分割点情報が記憶されている。
分割点情報とは、各画素分割点の位置情報(座標情報)である。また、水平方向補間手段11また垂直方向補間手段12で補間処理が行われるときには、この分割点位置情報と各画素の座標情報とからその距離を求めて利用される。
この分割数(M−1)と分割数(N−1)は予め補正精度を考慮して定めるものである。また、階調補正値記憶手段14には、各画素分割点について予め液晶表示装置ごとに測定されて設定された階調補正値Lが記憶されている。階調補正値Lを求めるためには、補正値測定用の特別なテスト信号が入力され、このテスト信号に基づいて補正値が定められる。各階調補正値Lは、各画素分割点について画像信号の最大階調数Dmaxを等階調に(T−1)分割した階調分割点に対して設定されている。Tは1≦T≦Dmaxの整数である。
図7は従来技術と同様に本発明の表示画面20を示している。図7に示す水平・垂直方向ともに10分割した表示画面20について、水平方向画素数が800の場合においてM=9とした場合を例にすると、水平方向の各画素分割点間の数は800/(9−1)=100画素となる。階調補正値は画素分割点単位で設定されているために、1つの階調補正値で補正する範囲は水平方向に100画素となる。また、例えばM=101とした場合には、水平方向の各画素分割点間の数は800/(101−1)=8画素となる。すなわち、このときに1つの階調補正値が補正する範囲は水平方向には8画素となるため、M=9に設定した場合よりも高精度の補正が実現できる。しかし、画素分割点ごとに階調補正値を設定する為、M=101とした場合の方が予め記憶する階調補正値の数が多くなり、システムを簡素化できないという反面もある。従って、分割数(M−1)、(N―1)は補正精度とともに、システム構成(コスト)を考慮しながら定めている。
また、1≦x≦Xである水平方向画素番号xと、1≦y≦Yある垂直方向画素番号yを用いて、表示画面20上の画素をG(x,y)と表す。この画素G(x,y)は図8に示す一部拡大図20aのように、4つの画素分割点P(m,n)、P(m+1,n)、P(m,n+1)、P(m+1,n+1)に囲まれている。
分割点情報記憶手段13に記憶されている情報として例えば、G(x,y)とした場合に対する4つの画素分割点P(m,n)、P(m+1,n)、P(m,n+1)、P(m+1,n+1)等の位置に関する情報である。
階調補正値Lについて、図5の階調補正値Lと階調分割点tを示すグラフを用いて説明する。画素分割点P(m,n)に対する階調分割点tの場合の補正値を、階調補正値L(t,m,n)と表している。このとき、分割数(T−1)に対して階調分割点tの値は、1≦t≦(T−1)である。上述もしたように階調補正値L(t,m,y)は、予め各頂点に対して表示画像面上の光強度分布を均一にするための値を設定するものとして液晶表示装置ごとに予め設定され、記憶されている。予め定められる階調分割点から、入力される信号の階調数に対し、両端の階調分割点を判断し、対応する階調補正値Lを求める。
<階調レベル判断処理>
階調レベル判断手段10に入力信号S(x,y)が入力されると、入力信号S(x,y)に対する階調補正値Lを、
L(t,m,y)≦S(x,y)<L(t+1,m,y)
とするとき、例えば頂点P(m,n)での階調レベル判断処理として式9が実行され、信号S1(x,y,m,n)が出力される。このとき、この画像信号S(x,y)とともに、階調補正値記憶手段14に記憶される画像信号S(x,y)に対する階調補正値L(t,m,y)とL(t+1,m,y)と分割点情報記憶手段13に記憶される画像信号S(x,y)に対する分割点情報も階調レベル判断手段10に入力される。
(数3)
S1(x,y,m,n)=L(t,m,n)+{L(t+1,m,n)−L(t,m,n)}*{L(t,m,n) − S(x,y)}/ {Dmax/(T−1)}・・・(9)
残りの画素分割点も同様に、それぞれ頂点P(m+1,n)について式10、頂点P(m,n+1)について式11、頂点P(m+1,n+1)について式12を実行し、階調レベル判断処理を行い、出力信号としてS1(x,y,m+1,n)、S1(x,y,m,n+1)、S1(x,y,m+1,n+1)を求める。
(数4)
S1(x,y,m+1,n)=L(t,m+1,n)+{L(t+1,m+1,n)−L(t,m+1,n)}*{L(t,m+1,n)−S(x,y)}/{Dmax/(T−1)}・・・(10)
S1(x,y,m,n+1)=L(t,m,n+1)+{L(t+1,m,n+1)−L(t,m,n+1)}*{L(t,m,n+1)−S(x,y)}/{Dmax/(T−1)} ・・・(11)
S1(x,y,m+1,n+1)=L(t,m+1,n+1)+{L(t+1,m+1,n+1)−L(t,m+1,n+1)}*{L(t,m+1,n+1)−S(x,y)}/{Dmax/(T−1)}・・・(12)
具体的に、図6を用いて最大階調数Dmaxを255とし、等間隔に最大階調数Dmaxを8分割した場合にはT=9となり、32階調単位で分割されることになる。この場合、例えば入力された信号S(x,y)が60であるとき、その両端の階調補正値Lについては、階調分割点t=2及びt=3となる。この場合には、階調分割点t=2及びt=3に対して記憶されている階調補正値L(階調補正値L(2,x,y)、L(3,x,y))を利用して階調レベル判断処理を行うこととなる。
<水平方向補間処理>
次に、水平方向補間手段11において、水平方向補間処理を行う。水平方向補間手段11には、階調レベル判断手段10の出力する信号S1(x,y,m,n)とともに、分割点情報記憶手段13からの画像信号S(x,y)に対する画素分割点の情報として、画素分割点と対象となる画素点との距離が入力される。式13、14に示す処理が並列的に行われ、その結果として、信号S2(x,y,n)、S2(x,y,n+1)が出力される。
(数5)
S2(x,y,n)=S1(x,y,m,n)+{S1(x,y,m+1,n)−S1(x,y,m,n)}*(x−m)/(x/m)・・・(13)
S2(x,y,n+1)=S1(x,y,m,n+1)+{S1(x,y,m+1,n+1)−S1(x,y,m,n+1)}*(x−m)/(x/m)・・・(14)
<垂直方向補間処理>
次に、垂直方向補間手段12において、垂直方向補間処理を行う。
垂直方向補間手段12には水平方向補間手段11からの信号S2(x,y,n)とともに分割点情報記憶手段13に記憶される画像信号S(x,y)に対する画素分割点の情報として、画素分割点と対象となる画素点との距離が入力される。式15が実行されることにより、垂直方向補間処理が行われ、表示画像信号A(x,y)が出力される。
(数6)
A(x,y)=S2(x,y,n)+{S2(x,y,n+1)−S2(x,y,n)}*(y−n)/(y/n)・・・(15)
上記垂直方向補間処理後の信号を表示画像信号A(x,y)として、さらに図示しない液晶駆動用信号レベルに変換するレベル変換処理を行った後に、信号V(x,y)として表示素子に入力される。その後、信号V(x,y)は列信号電極駆動回路101に入力されて、画像信号に応じた高画質画像が表示される。
上述した第1の実施例によれば、画素の位置情報に基づいた補正を行うことで、高画質の液晶表示画可能となる。
[第2の実施例]
次に、本願発明における第2の実施例について説明する。
第1の実施例と同様に、第2の実施例においても図1に示すように、画像信号S(x,y)と分割点情報記憶手段13、階調補正値記憶手段14からの信号に基づいて階調レベル判断手段10、水平方向補間手段11、垂直方向補間手段12により、補間演算の一連の処理が行われる。
分割点情報記憶手段13では第1の実施例と同様に、表示画面20上の水平方向を等間隔に(M−1)分割、垂直方向を等間隔に(N−1)分割した図7、図8に示す画素分割点の情報が記憶されている。また、階調補正値記憶手段14には図9に示す階調補正値Lが記憶されている。
本実施例において第1の実施例と異なる点は、図9の階調補正値Lについては、図11に示すような低階調部と高階調部について光強度Tαの変化が大きく誤差が生じやすい部分に対して細かく補正をし、その他の光強度Tαが緩やかに変化する部分に関しては大きな範囲で補正をするようにした点である。このような構成にすることにより、さらに高画質の液晶表示装置を提供することができる。
図9に示すように、前記画素分割点各々に対して画像信号の最大階調数Dmaxを不等間隔に(T−1)分割して、その分割された各階調点に対して求めた各階調補正値をLとする。この不等間隔の分割された各分割点を階調分割点tとする。
ここで、例えばP(m,n)では階調補正値L(t,m,n)と表し、階調分割点tについては1≦t≦Tとする。ここで、階調分割点tと階調分割点(t−1)の差を階調差K(t)とする。この階調補正値L(t,m,y)についても、第1の実施の形態と同様に、予め各頂点に対して表示画像面上の光強度分布を均一にする値を設定され、記憶されているものである。
本実施の形態の補間演算の一連の処理について、図1を用いて説明する。
<階調レベル判断処理>
第1の実施の形態と同様に、階調レベル判断手段10に入力信号S(x,y)が入力されると、入力信号S(x,y)に対する階調補正値Lを
L(t,m,y)≦S(x,y)<L(t+1,m,y)
とするとき、階調レベル判断手段10においては頂点P(m,n)での階調レベル判断処理として式16が実行され、信号S1(x,y,m,n)が出力される。
(数7)
S1(x,y,m,n)=L(t,m,n)+{L(t+1,m,n)−L(t,m,n)}*{L(t,m,n)−S(x,y)}/k(t)・・・(16)
残りの画素分割点も同様に、P(m+1,n)については式17、P(m,n+1)については式18、P(m+1,n+1)については式19を実行し、階調レベル判断処理を行い、出力信号としてそれぞれS1(x,y,m+1,n)、S1(x,y,m,n+1)、S1(x,y,m+1,n+1)を求める。
(数8)
S1(x,y,m+1,n)=L(t,m+1,n)+{L(t+1,m+1,n)−L(t,m+1,n)}*{L(t,m+1,n)−S(x,y))}/K(t)・・・(17)
S1(x,y,m,n+1)=L(t,m,n+1)+{L(t+1,m,n+1)−L(t,m,n+1)}*{L(t,m,n+1)−S(x,y)}/K(t)・・・(18)
S1(x,y,m+1,n+1)=L(t,m+1,n+1)+{L(t+1,m+1,n+1)−L(t,m+1,n+1)}*{L(t,m+1,n+1)−S(x,y)}/K(t)・・・(19)
図10を用いて最大階調数Dmaxを255とし、不等間隔に最大階調数Dmaxを10分割した場合の第2の実施例の階調補正値Lについて、具体的に説明する。
最大階調数Dmaxを10分割した場合にはT=11となる。不等間隔に分割する場合、その間隔は任意に決めることができるが、階調変化の多い部分については細かく分割し、階調変化の緩やかな部分については変化の多い部分と比較して大きな間隔で分割される。
図10では、階調変化の大きい階調数0〜63と階調数192〜255までを16階調単位で分割し、変化の緩やかな階調数64〜191までを64階調単位で分割する例を示している。また、tとt−1の差が階調差K(t)であるため、例えばt=6(階調数127)、t=5(階調数64)の階調差K(6)は64となり、また、t=10(階調数239)、t=9(階調数224)の階調差K(10)は16となる。
例えば、入力された階調数が100であるとき、その両端の階調分割点t=5及びt=6に対して記憶されている階調補正値L(5,x,y)及びL(6,x,y)を利用する。
<水平方向補間処理>
次に、水平方向補間手段11において、水平方向補間処理を行う。水平方向補間手段11には、階調レベル判断処理により得られた信号S1(x,y,m,n)、S1(x,y,m+1,n)、S1(x,y,m,n+1)、S1(x,y,m+1,n+1)とともに、分割点情報記憶手段13から画像信号S(x,y)に対する画素分割点と対象となる画素点との距離が入力される。水平方向補間手段11では、式20、式21がそれぞれ並列的に実行され、その結果はS2(x,y,n)、S2(x,y,n+1)として出力される。
(数9)
S2(x,y,n)=S1(x,y,m,n)+{S1(x,y,m+1,n)−S1(x,y,m,n)}*(x−m)/(x/m)・・・(20)
S2(x,y,n+1)=S1(x,y,m,n+1)+{S1(x,y,m+1,n+1)−S1(x,y,m,n+1)}*(x−m)/(x/m)・・・(21)
<垂直方向補間処理>
水平方向補間処理により得られた信号S2(x,y,n)、S2(x,y,n+1)とともに、分割点情報記憶手段13から画像信号S(x,y)に対する画素分割点と対象となる画素点との距離が垂直方向補間手段12に入力され、垂直方向補間処理として式22が実行されてその結果として信号S3(x,y)として出力される。
(数10)
S3(x,y)=S2(x,y,n)+{S2(x,y,n+1)−S2(x,y,n)}*(y−n)/(y/n)・・・(22)
上記垂直方向補間処理後信号を表示画像信号とし、さらに省略する液晶駆動用信号レベルに変換するレベル変換処理を行った後に、信号V(x,y)として表示素子に入力され、画像信号に応じた高画質画像表示がおこなわれる。
上述した第2の実施例によれば、画素の位置情報にあわせた補正を行うとともに、光強度Tαの変化量に基づく補正を行っているので、さらに光強度分布の不均一性を改善することができる。
[第3の実施例]
以下、図面を参照して本発明の第3の実施例について説明する。
図12に示すのは、第3の実施例に係る液晶表示装置110の補正処理を説明するブロック図である。第3の実施例に係る液晶表示装置110は階調レベル判断手段10、水平方向補間手段11、垂直方向補間手段12、分割点情報記憶手段13、階調補正値記憶手段14及び階調補正手段15を備えている。
第3の実施例に係る液晶表示装置110の補正処理においても、図1に示す液晶表示装置100と同様に、画像信号S(x,y)と分割点情報記憶手段13、階調補正値記憶手段14からの信号に基づいて階調レベル判断手段10、水平方向補間手段11、垂直方向補間手段12により、補間演算の一連の処理が行われる。
図12に示す第3の実施例に係る液晶表示装置110を、図1に示した液晶表示装置100と比較すると、液晶表示装置110では階調補正手段15を有する点で異なる。この階調補正手段15は、入力されるシェーディング補正信号に対して一意に関連付けられて記憶される表示画像信号に基づいて階調補正している。
具体的には、第3の実施例の液晶表示装置110では、垂直方向補間手段12の出力信号は表示画像信号A(x,y)であるのに対し、本実施例における垂直方向補間手段12の出力信号は、シェーディング補正信号A1(x,y)として説明する。なお、階調補正手段15は、このシェーディング補正信号A1(x,y)を入力信号とする。また、階調補正手段15の出力信号は、表示画像信号A2(x,y)とする。なお、階調レベル判断処理、水平方向補間処理、垂直方向補間処理については上述した第1の実施例と同様の処理であるため、垂直方向補間処理に続く階調補正処理について以下に説明する。
<階調補正処理>
階調補正手段15には、垂直方向補間手段12からのシェーディング補正信号A1(x,y)が入力され、図12に図示しないLUTを用いて階調補正処理が行われる。
ここで、LUTの一例を図13に示す。LUTとしては様々な形態が想定できるが、図13に示すLUTは、指定アドレスに対してデータを一義的に定めるメモリである。図13の階調補正手段15で使用するLUTは、階調補正信号をアドレスとしている。ここで、V−T特性を補正する逆特性をV‘−T’特性とする。このとき、Vに相当するA1(x,y)をアドレスとして入力されたとき、Tに相当する表示画像信号A2(x,y)を出力とすることで階調補正処理が行なわれる。なお、階調補正には、V‘−T’特性の代表点による近似として、例えば直線近似やスプライン関数等を用いた曲線近似を用いても良い。
階調補正手段15では、まず、階調レベル判断処理、水平方向補間処理及び垂直方向補間処理を無効にする。具体的には、階調補正手段15に入力されるまでの処理で行なわれたシェーディング補正を無効にする。階調レベル判断処理から垂直方向補間処理によるシェーディング補正を無効にした状態では、A2(x,y)=S(x,y)となる。
続いて、V‘−T’特性補正すなわち階調補正を行なう。ここで、V‘−T’特性補正で用いるV−‘T’特性は、予め以下のような手順で求めてLUTに記憶しておく。
V−‘T’特性を求めるために、まず、図7の面分割点のうち、最大の光変調が得られる点を参照点として設定する。ここで、参照点は、補正誤差を最小とするためには、最大の光変調が得られる点とすることが好ましい。参照点が求められると、各参照点におけるV‘−T’特性から、階調補正処理のためのデータを生成し、としてLUTとして記憶させる。このLUTで記憶される階調補正処理のためのデータは、表示画像信号A2(x,y)に対する光強度変調が線型になるものとして生成することで、図13に示すような特性が求められる。このV‘−T’特性は、取り得る全ての各表示画像信号A2(x,y)に対して予め照度計や輝度計等の光強度測定器で測定し、表示画像信号A2(x,y)に対して設定する。
続いて、階調補正手段15は、無効としていた階調レベル判断処理、水平方向補間処理及び垂直方向補間処理でされたシェーディング補正を有効にするとともに、画像信号を面内で一様なレベルの信号とする。この一様なレベルは、上述した階調レベル判断処理で求めた分割点tのレベルである。
ここで、上述した第1及び第2の実施例では、階調補正値L(t,m,y)は、予め各頂点に対して表示画像面上の光強度分布を均一にする値を設定され、記憶されていた。しかしながら、本実施例においては、シェーディング補正と階調補正とを別々の処理により行なう。そのため、第1及び第2の実施例で設定された階調補正値を利用することはできない。従って、本第3の実施例において使用する階調補正値L(x,y,t)は、以下のような方法により求めている。
具体的には、参照点での光強度を測定し、この測定値をHref(x,y,t)とする。同様に各面分割点での光強度を測定し、この測定値をH(x,y,t)とする。このとき、階調補正値L(x,y,t)は、
L(x,y,t)=Href(x,y,t)/H(x,y,t)
として得られる。このようにして求められる階調補正値L(x,y,t)を予め算出し、記憶しておく。階調補正値L(x,y,t)は、例えば図14に示すような結果に得られる。
本実施例では、上述したように参照点での測定値に基づいて階調補正値L(x,y,t)を設定し、階調補正処理をシェーディング補正処理と分けて行なうことで、第1の実施例の場合と比較して、階調分割点を減らすことができる。具体的には、垂直方向補間処理までにおいて階調分割点を使用したシェーディング補正が実施され、階調補正手段15には、その出力信号が入力される。これにより、階調補正手段15では、階調分割点の情報は必要とせず、単に入力と出力の関係に基づく図13に示すV‘−T’特性のみにより、階調補正処理がされる。本実施例ではこのように構成することにより、面内で分布した階調特性の補正処理を容易に実現することができる。
また、上述した実施例では、参照点を面分割点のうち最大の光変調が得られる点としたが、これに限られない。
上述した本実施例では、図14では第1の実施例と同様に等間隔の階調分割点の場合に対応するものである。しかし、第2の実施例の場合に対応して、階調分割点を不等間隔することも可能である。この場合、第2の実施例と同様であるためその処理に関する説明は省略するが、階調分割点を不等間隔に設定した場合、例えば図15に示すように設定された階調分割点について補正を行っても良い。
図15に示したように階調分割点を不等間隔にすることで、図14のように階調分割点を等間隔にする場合と比較して、さらに光強度分布の不均一性を改善することができる。
本発明の液晶表示装置の補正処理を示すブロック図である。 一般的な液晶表示装置を示す図である。 液晶表示装置の列信号電極駆動回路を説明する図である。 液晶表示装置の行操作電極駆動回路を説明する図である。 本発明の第1の実施例の液晶表示装置の階調補正値と階調分割点の関係を示すグラフである。 本発明の第1の実施例の液晶表示装置の階調補正値と階調分割点の関係の一例を示すグラフである。 本発明の液晶表示装置の表示画面を説明する図である。 図7の表示画面を詳細に説明する図である。 本発明の第2の実施例の液晶表示装置の階調補正値と階調分割点の関係を示すグラフである。 本発明の第2の実施例の液晶表示装置の階調補正値と階調分割点の関係の一例を示すグラフである。 液晶の非線形なVT特性を示す図である。 本発明の第3の実施例の液晶表示装置の補正処理を示すブロック図である。 本発明の第3の実施例の液晶表示装置の階調補正値と階調分割点の関係を示すグラフの一例である。 本発明の第3の実施例の液晶表示装置の光階調補正情報を示す図である。 本発明の第3の実施例の液晶表示装置の階調補正値と階調分割点の関係を示すグラフの他の例である。 従来の液晶表示装置の補正処理について示すブロック図である。
符号の説明
10…階調レベル判断手段
11…水平方向補間手段
12…垂直方向補間手段
13…分割点情報記憶手段
14…階調補正値記憶手段
15…階調補正手段
20…表示画面
100, 110…液晶表示装置
101…列信号電極駆動回路
102…行走査電極駆動回路
103…画素部
104…トランジスタ
105…補助容量
106…画素電極
107…共通電極
108…液晶
201…フリップフロップ
202…シフトレジスタ
203…アナログスイッチ
205…フリップフロップ
206…シフトレジスタ
301…ガンマ補正手段
302…重量シェーディング補正手段
303…変調シェーディング補正手段

Claims (4)

  1. 一辺の画素数をX、他辺の画素数をYとしてマトリクス状に表示画素を配列する第1の基板と、第1の基板に平行する第2の基板と、前記第1の基板及び前記第2の基盤との間に封入した液晶とを備え、前記第1の基板と前記第2の基盤との間に電圧を印加することで画像表示を行う液晶表示装置において、
    前記画素数Xを等間隔で(M−1)分割(1≦M≦X)するとともに、前記画素数Yを等間隔で(N−1)分割(1≦N≦Y)して成る各画素分割点の位置情報をそれぞれ記憶する分割点情報記憶手段と、
    前記画素分割点毎に、前記液晶表示装置のもつ最大階調数を等間隔で分割した各階調分割点毎に特別に入力されたテスト信号に基づいて予め設定された階調補正値を記憶する階調補正値記憶手段と、
    画像信号が入力された場合、前記階調補正値記憶手段に記憶される階調補正値に基づいて、入力された前記画像信号の各画素分割点毎の階調レベル補間信号を生成する階調レベル判断手段と、
    前記入力された画像信号の画素位置と画素分割点の位置とのx軸方向の距離を求め、求められたx軸方向の距離に基づいて前記階調レベル補間信号から水平方向補間信号を生成する水平方向補間手段と、
    前記入力された画像信号の画素位置と画素分割点の位置とのy軸方向の距離を求め、求められたy軸方向の距離に基づいて前記水平方向補間信号から前記液晶表示装置に表示させる画像信号を生成する垂直方向補間手段と、
    を備えることを特徴とする液晶表示装置。
  2. 一辺の画素数をX、他辺の画素数をYとしてマトリクス状に表示画素を配列する第1の基板と、第1の基板に平行する第2の基板と、前記第1の基板及び前記第2の基盤との間に封入した液晶とを備え、前記第1の基板と前記第2の基盤との間に電圧を印加することで画像表示を行う液晶表示装置において、
    前記画素数Xを等間隔で(M−1)分割(1≦M≦X)するとともに、前記画素数Yを等間隔で(N−1)分割(1≦N≦Y)して成る各画素分割点の位置情報をそれぞれ記憶する分割点情報記憶手段と、
    前記画素分割点毎に、前記液晶表示装置のもつ最大階調数を不等間隔で分割した各階調分割点毎に特別に入力されたテスト信号に基づいて予め設定された階調補正値を記憶する階調補正値記憶手段と、
    画像信号が入力された場合、前記階調補正値記憶手段に記憶される階調補正値に基づいて、入力された前記画像信号の各画素分割点毎の階調レベル補間信号を生成する階調レベル判断手段と、
    前記入力された画像信号の画素位置と画素分割点の位置とのx軸方向の距離を求め、求められたx軸方向の距離に基づいて前記階調レベル補間信号から水平方向補間信号を生成する水平方向補間手段と、
    前記入力された画像信号の画素位置と画素分割点の位置とのy軸方向の距離を求め、求められたy軸方向の距離に基づいて前記水平方向補間信号から前記液晶表示装置に表示させる画像信号を生成する垂直方向補間手段と、
    を備えることを特徴とする液晶表示装置。
  3. 請求項1又は2に記載された液晶表示装置において、
    シェーディング補正を行なった前記画像信号に対して階調補正する階調補正手段を備えることを特徴とする液晶表示装置。
  4. 請求項1乃至3のいずれか1に記載された液晶表示装置において、前記階調レベル判断手段では、隣り合う2つの階調分割点を利用した直線補間を行うことを特徴とする液晶表示装置。


JP2004220282A 2003-10-29 2004-07-28 液晶表示装置 Pending JP2005157285A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004220282A JP2005157285A (ja) 2003-10-29 2004-07-28 液晶表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003369499 2003-10-29
JP2004220282A JP2005157285A (ja) 2003-10-29 2004-07-28 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2005157285A true JP2005157285A (ja) 2005-06-16

Family

ID=34741155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220282A Pending JP2005157285A (ja) 2003-10-29 2004-07-28 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2005157285A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436413B2 (en) 2004-03-16 2008-10-14 Canon Kabushiki Kaisha Image data processing apparatus and image display apparatus
JP2009151042A (ja) * 2007-12-20 2009-07-09 Sony Corp 表示装置、映像信号補正装置、映像信号補正方法
JP2010160509A (ja) * 2010-03-03 2010-07-22 Nanao Corp 調整方法及び表示装置
JP2011209513A (ja) * 2010-03-30 2011-10-20 Seiko Epson Corp 画像表示装置および画像表示方法
CN107591142A (zh) * 2017-09-29 2018-01-16 康佳集团股份有限公司 一种画面显示质量的调控方法、装置及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343955A (ja) * 2000-01-28 2001-12-14 Seiko Epson Corp 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343955A (ja) * 2000-01-28 2001-12-14 Seiko Epson Corp 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436413B2 (en) 2004-03-16 2008-10-14 Canon Kabushiki Kaisha Image data processing apparatus and image display apparatus
JP2009151042A (ja) * 2007-12-20 2009-07-09 Sony Corp 表示装置、映像信号補正装置、映像信号補正方法
JP2010160509A (ja) * 2010-03-03 2010-07-22 Nanao Corp 調整方法及び表示装置
JP2011209513A (ja) * 2010-03-30 2011-10-20 Seiko Epson Corp 画像表示装置および画像表示方法
CN107591142A (zh) * 2017-09-29 2018-01-16 康佳集团股份有限公司 一种画面显示质量的调控方法、装置及存储介质
CN107591142B (zh) * 2017-09-29 2020-03-31 康佳集团股份有限公司 一种画面显示质量的调控方法、装置及存储介质

Similar Documents

Publication Publication Date Title
KR102197270B1 (ko) 표시 패널의 영상 보정 방법, 이를 포함하는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US6952287B2 (en) Electro-optical apparatus, image processing circuit, image data correction method, and electronic apparatus
JP4764870B2 (ja) 平板表示装置の表示欠陥補償方法及び装置
KR100878267B1 (ko) 액정 표시 장치
US9171511B2 (en) Liquid crystal display
US9390645B2 (en) Display apparatus and method of driving the same
US20060158415A1 (en) Overdrive circuit having a temperature coefficient look-up table and liquid crystal display panel driving apparatus including the same
KR101160832B1 (ko) 표시 장치 및 영상 신호 보정 방법
JP2006003867A (ja) 画像補正量検出装置、電気光学装置用駆動回路、電気光学装置及び電子機器
US11508281B2 (en) Mura compensation circuit and driving apparatus for display applying the same
KR101315376B1 (ko) 표시 장치의 구동 장치 및 그 영상 신호 보정 방법
JP2006003866A (ja) 電気光学装置及びその駆動回路並びに電子機器
JP2004004629A (ja) 液晶表示装置
KR20100059704A (ko) 보정치 산출 방법 및 표시 장치
JP4549762B2 (ja) 画像信号処理装置及び方法
JPS62131233A (ja) 液晶表示装置
JP2007178561A (ja) 表示装置およびその駆動方法
JP2008028889A (ja) 電気光学装置、画像処理回路、画像処理方法、及び電子機器
KR101286515B1 (ko) 평판표시장치의 가로선 보상방법 및 장치
KR101329074B1 (ko) 평판표시장치의 화질제어 장치 및 방법
JP2005157285A (ja) 液晶表示装置
KR101213859B1 (ko) 평판표시장치의 데이터 보상방법 및 장치
US7289093B2 (en) Liquid crystal display
KR101346980B1 (ko) 평판표시장치의 흑선 보상방법 및 장치
JP2010014800A (ja) 輝度調整回路及び液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20061227

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20100831

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104